JP5174052B2 - 低欠陥密度を有するエピタキシャル構造の製造方法 - Google Patents

低欠陥密度を有するエピタキシャル構造の製造方法 Download PDF

Info

Publication number
JP5174052B2
JP5174052B2 JP2010010248A JP2010010248A JP5174052B2 JP 5174052 B2 JP5174052 B2 JP 5174052B2 JP 2010010248 A JP2010010248 A JP 2010010248A JP 2010010248 A JP2010010248 A JP 2010010248A JP 5174052 B2 JP5174052 B2 JP 5174052B2
Authority
JP
Japan
Prior art keywords
epitaxial
layer
defect
recess
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010010248A
Other languages
English (en)
Other versions
JP2010171427A (ja
Inventor
トン シン ウー
ロイ ホア ホン
スー ティン チェン
ツォン イェン ツァイ
シュエ ウェイ ウー
Original Assignee
ナショナル チョン シン ユニバーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW098102239A external-priority patent/TWI482214B/zh
Priority claimed from TW098102240A external-priority patent/TW201029073A/zh
Application filed by ナショナル チョン シン ユニバーシティ filed Critical ナショナル チョン シン ユニバーシティ
Publication of JP2010171427A publication Critical patent/JP2010171427A/ja
Application granted granted Critical
Publication of JP5174052B2 publication Critical patent/JP5174052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

関連出願の相互参照
本出願は2009年1月21日に出願した台湾出願第098102240号および2009年1月21に出願した台湾出願第098102239号への優先権を主張する。
本発明はエピタキシャル構造に関し、とりわけ低欠陥密度を有し、またその上に半導体装置を形成するための基材として用いることができるエピタキシャル構造に関する。
窒化ガリウムを主成分とする発光素子では、サファイア基材または炭化ケイ素基材が、それらの上に窒化ガリウムを主成分とする層を成長させるために通常用いられている。この基材上への窒化ガリウムを主成分とする半導体層の成長の間に、格子不整合による転位が形成され、そして発光素子の活性層中へと成長し、それによってその発光効率を低下させる。
米国特許第6051849号明細書および第6608327号明細書には、基層を含み、その上に緩衝層、第1のエピタキシャル層およびパターン形成された二酸化ケイ素層が順次積層された半導体構造が開示されている。次いで、第2のエピタキシャル層が、この第1のエピタキシャル層およびパターン形成された二酸化ケイ素層の上に、横方向エピタキシャル成長技術を用いて形成される。第1のエピタキシャル層の部分をパターン形成された酸化ケイ素層で被覆することによって、第1のエピタキシャル層から成長する第2のエピタキシャル層中の欠陥もしくは転位を低減することができる。従って、活性層中に形成された転位もまた低減することができ、それが半導体構造上に形成された時に発光素子の発光効率の向上をもたらす。
しかしながら、エピタキシャル層の増加は収率の低下をもたらす可能性がある。更に、エピタキシャル層の数が増えると、欠陥の減少は少なくなり、発光素子の量子効率を効果的に向上することができない。
米国特許出願公開第2008/0068291号明細書には、複数のリセスが形成されたパターン形成された基層、およびこのパターン形成された基層上に形成された第1のエピタキシャル層を含む半導体構造を開示している。次いで、パターン形成されたマスクが、第1のエピタキシャル層上のリセスのない領域に対応する位置に、それを通した欠陥の成長を妨げるために積層される。
米国特許第7364805号明細書には、マスクによるパターン形成なしのエッチングによって、転位に対応する位置に複数のリセスを自然に形成する方法が開示されている。図1〜3を参照すると、エピタキシャル基材1は基層11、第1のエピタキシャル層12および被覆膜13を含んでいる。この第1のエピタキシャル層12はエピタキシャル表面122、複数の欠陥123およびこの欠陥123に対応して形成された複数のエッチピット121を有している。この被覆膜13は、エピタキシャル表面122の上およびエッチピット121の中に形成される。次いで、エピタキシャル表面122上に形成された被覆膜13は、その上への次のエピタキシャル層を成長させるために、反応性イオンエッチング(RIE)法を用いて取り除かれる。しかしながら、反応性イオンエッチング法を用いた被覆膜13の除去の間に、欠陥は増加する傾向にある。更に、エッチピット121が、熱およびガスによるエッチングのために、螺旋転位および刃状転位を含む欠陥の上端部上に形成される。
米国特許第6051849号明細書 米国特許第6608327号明細書 米国特許出願公開第2008/0068291号明細書 米国特許第7364805号明細書
従って、本発明の目的は、従来技術に関連した上記の欠点を克服することができるエピタキシャル基材構造を提供することである。
本発明の他の目的は、そのエピタキシャル基材構造を作る方法を提供することである。
本発明の1つの態様によれば、低欠陥密度を有するエピタキシャル構造は、基層;この基層上に形成され、またこの基層と格子不整合を有する第1のエピタキシャル層(この第1のエピタキシャル層は更に複数の集中した欠陥群、およびこの集中した欠陥群に対応する位置に複数の第1のリセスを有するエピタキシャル表面を有しており、この第1のリセスの大きさはそれぞれ近似している)、ならびに第1のリセスをそれぞれ充填しており、また磨かれた表面を有している複数の欠陥停止ブロックを含んでいる。この欠陥停止ブロックは除去速度が、第1のエピタキシャル層のものとは異なる物質で作られている。この磨かれた表面はエピタキシャル表面と実質的に同一平面であり、そのためにこの第1のエピタキシャル層は実質的に平坦化された結晶成長表面を有している。
本発明の他の態様によれば、低欠陥密度を有するエピタキシャル基材構造を作る方法は、(a)基層上に第1のエピタキシャル層を横方向に形成すること(この第1のエピタキシャル層はエピタキシャル表面および複数の集中した欠陥群を有している);(b)この第1のエピタキシャル層をウェットエッチング剤を用いてエッチングすること(これによりこのエピタキシャル表面は、集中した欠陥群に対応する複数の第1のリセスを有し、第1のリセスの大きさは互いに近似している);(c)第1のエピタキシャル層上に、第1のリセスの深さよりも大きな厚さを有する欠陥停止層を堆積させ、これによりこの欠陥停止層は第1のリセスを充填し、そして該エピタキシャル表面を被覆すること(この欠陥停止層は除去速度が、第1のエピタキシャル層のそれと異なっている物質で作られている)、ならびに(d)欠陥停止層を化学機械研磨法によって、該エピタキシャル表面が露出されるまで除去して、その結果第1のリセスをそれぞれ、そして完全に充填する複数の欠陥停止ブロックを形成すること(この欠陥停止ブロックは、エピタキシャル表面と実質的に同一平面の磨かれた表面を有している)、を含んでいる。
本発明の他の特徴および利点は、以下の本発明の好ましい実施態様の詳細な説明および添付の図面を参照することによって明確になるであろう。
図1は従来のエピタキシャル構造の製造方法を示す図である。 図2は従来のエピタキシャル構造の製造方法を示す図である。 図3は従来のエピタキシャル構造の製造方法を示す図である。 図4は本発明によるエピタキシャル構造の第1の好ましい実施態様の概略図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図5a〜図5gは本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続した工程を説明する図である。 図6は本発明の第1の好ましい実施態様のエピタキシャル層に形成されたリセスの画像である。 図7は図4と同じ図であるが、しかしながら断面が長方形である第2のリセスを示している。 図8は図4と同じ図であるが、しかしながら断面が台形である第2のリセスを示している。 図9aは、基層がパターン形成されていない場合で、本発明の第1の好ましい実施態様の不均一なリセスを示す画像である。 図9bは、基層がパターン形成されている場合で、本発明の第1の好ましい実施態様の均一なリセスを示す画像である。 図10は本発明によるエピタキシャル構造の第2の好ましい実施態様の概略図である。
本発明を添付の実施態様を参照してより詳細に亘って説明する前に、類似の要素はこの開示を通して同じ参照番号によって表示されることをここに示しておかねばならない。
図4および図5gを参照すると、本発明による低欠陥密度を有するエピタキシャル構造の第1の好ましい実施態様が示されている。このエピタキシャル構造は基層2、複数の第1のリセス32を有する第1のエピタキシャル層3、複数の欠陥停止ブロック4および第2のエピタキシャル層5を含んでいる。
基層2はパターン形成されており、また第1のエピタキシャル層3との格子不整合、ならびに複数の第2のリセス21および第2のリセス21の間の複数の平坦な表面部分22を含む基表面20、を有している。第2のリセス21はマトリックス配列に配置されており、また1μm〜5μmの範囲の平均幅およびこの平均幅の1/5以上の平均深さを有している。
基層2はパターン形成されていない平坦な表面を有していてもよいことは言及しておく価値がある。しかしながら、基層2がパターン形成されている場合には、格子不整合に由来する欠陥は、エピタキシャル層の成長の間に平坦な表面部分22上に自然に集中する高い傾向を有している。第2のリセス21の別の可能性としては、基層2のパターンが細片様のパターン要素または不規則なパターン要素(示されていない)を含んでいてもよい。
第1のエピタキシャル層3は平坦な表面部分22から、上方および横方向に成長し、また窒化ガリウム(GaN)で作られる。代わりに、第1のエピタキシャル層3は、少なくとも1つの窒化物を主成分とする層を含む多層構造である。この窒化物を主成分とする層は、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGa1−xN、0≦x≦1)またはそれらの組み合わせからなる群から選ばれる窒化物化合物を含んでいる。第1のエピタキシャル層3は、複数の集中した欠陥31、およびエピタキシャル表面30を含んでおり、エピタキシャル表面30は集中した欠陥群31の上端部の位置に対応して、その上に形成された第1のリセス32を有している。集中した欠陥群31は平坦な表面部分22上に集中している。第2のリセス21の上部では欠陥(示されていない)の密度は、比較的に低い。
好ましくは、第1のリセス32は1μm〜6μmの範囲、より好ましくは2μm〜4μmの範囲の平均幅を有しており、そして最も好ましくは第1のリセス32は3μmの平均幅を有している。第1のリセス32は、0.2μm超の平均深さを有しており、また第1のリセス32の平均深さの標準偏差は0.13μm以下である。
欠陥停止ブロック4はそれぞれに、そして完全に第1のリセス32を充填しており、また磨かれた表面41を有している。磨かれた表面41は、エピタキシャル表面30と実質的に同一平面であり、実質的に平坦な結晶成長表面33を与える。
図5a〜5gは、本発明によるエピタキシャル構造の製造方法の第1の好ましい実施態様の連続的工程を示している。
図5aおよび5bを参照すると、基層2はパターン形成されており、また第2のリセス21が、リソグラフィー法によって形成されている。第2のリセス21は、基表面20から窪んでおり、またお互いに間隔が空いている。
図5cを参照すると、第1のエピタキシャル層3はパターン形成された基層2上に、横方向結晶法を用いて形成されている。第2のリセス21は、第1のエピタキシャル層3によって完全に充填されていても、またはされていなくてもよい。第1のエピタキシャル層3の欠陥は、平坦な表面部分22上に集中しており、第2のリセス21も完全に充填されていても、またはいなくてもよい。第1のエピタキシャル層3の欠陥密度は第2のリセス21上では、平坦な表面部分22上の欠陥密度と比較して、低い。
図5dを参照すると、第1のエピタキシャル層3は、ウェットエッチング剤を用いてエッチングされるので、第1のエピタキシャル層3は、集中した欠陥群31に対応する位置に第1のリセス32を有している。このエッチングはどのようなマスクも用いないで行なわれるので、マスクの調整において遭遇する困難さを回避することができる。
このウェットエッチング剤によってエッチングされた深さは、欠陥が集中している第1のエピタキシャル層3の部分においては、欠陥の密度が低い第1のエピタキシャル層3の部分におけるよりも大きいことは、言及しておく価値がある。
この実施態様では、ウェットエッチング剤は加熱リン酸を含んでおり、また硫酸を含まない。このようなエッチング剤は、欠陥が螺旋転位である場合には、第1のエピタキシャル層3中に六角形の孔を形成することができるが、しかしながら欠陥が刃状転位である場合には第1のエピタキシャル層3をエッチングしない。従って、第1のリセス32は、螺旋転位の上端部上に形成される。第1のリセス32は、第1のエピタキシャル層3の上側から観た場合には六角形であり(図6を参照)、また第1のエピタキシャル層3を垂直平面に沿って切断した場合には断面が三角形である(図4を参照)。この三角形の横断面はウェットエッチングの初期の時間に生成することができる。ウェットエッチングが一定の時間実施された後には、第1のリセス32の横断面は台形または更には不規則形になる可能性がある。それぞれの集中した欠陥群31は螺旋転位を含んでいる。
ウェットエッチングによって形成された場合には、第2のリセス21は断面が三角形であり(図4を参照)、またドライエッチングによって形成された場合には、長方形もしくは台形である(図7および図8を参照)。
図9aを参照すると、基層2が、第1のエピタキシャル層3がその上に成長するためのパターン形成がなされていない場合には、第1のエピタキシャル層3の成長の間には第1のエピタキシャル層3における螺旋転位は十分には集中することができないので、第1のリセス32は均一で、かつ十分に深い深さを有することはできない。対照的に、図9bを参照すると、基層2がパターン形成されている場合には、第1のリセス32は均一で深い深さを有することができ、このことはそこからの欠陥の成長を妨げるのに有益である。
均一な大きさの第1のリセス32を提供するために、エッチング温度は好ましくは270℃以下である。より好ましくは、エッチング温度は200℃であり、そうすればエッチング速度を低減することができる。結果として、第1のリセス32はより均一な大きさであることができ、また第1のリセス32は合体することを防ぐことができる。第1のリセス32が合体した場合には、リセス32の幅および欠陥停止ブロック4の大きさが大きくなってしまうので、第2のエピタキシャル層5(図5gを参照)は、大きなリセスが存在する場所では良好な結合を作ることができない。
図5eを参照すると、エッチングの後では、第1のリセス32の深さよりも大きな厚さを有する欠陥停止層4’が、第1のエピタキシャル層3上に堆積されるので、欠陥停止層4’が、第1のリセス32を完全に充填し、そしてエピタキシャル表面30を被覆する。
図5fを参照すると、欠陥停止層4’は、化学機械研磨法(CMP)によって、エピタキシャル表面30が露出するまで取り除かれ、その結果複数の欠陥停止ブロック4が形成されて、それぞれにまた完全に第1のリセス32を充填するが、欠陥停止ブロック4は磨かれた表面41を有しており、それはエピタキシャル表面30と実質的に同一平面であり、実質的に平坦な結晶成長表面33を与える。この実施態様では、コロイド状の二酸化ケイ素を含むスラリーがCMP法に用いられる。
欠陥停止ブロック4を形成する欠陥停止層4’は、除去速度が第1のエピタキシャル層3のものとは異なる物質で作られる。
好ましくは、欠陥停止層4’は、酸化物、窒化物、フッ化物、炭化物およびそれらの混合物からなる群から選ばれた物質から作られる。より好ましくは、欠陥停止層4’は、二酸化ケイ素、窒化ケイ素、二酸化チタンおよびそれらの組み合わせからなる群から選ばれる物質から作られる。この実施態様では、欠陥停止層4’は二酸化ケイ素から作れる。
良好な研磨効果を得るために、化学機械研磨の間に、基層2および第1のエピタキシャル層3は、基層2を平坦な板(示されてはいない)に取付けることによって平坦にされる。この実施態様では、この平坦な板は結晶ワックス(crystal wax)で作られており、また基層2はこの平坦な板に加熱した温度での高真空圧力吸引によって付着されている。
他の方法、例えばイオン反応性エッチングと比較して、化学機械研磨は欠陥停止層4’を均一に、また迅速に取り除くことができる。欠陥停止層4’の除去速度は、第1のエピタキシャル層3の除去速度とは異なっている。化学機械研磨は、欠陥停止層4’を除去する際に第1のエピタキシャル層3をも除去する可能性があるので、欠陥停止層4’は、第1のエピタキシャル層3よりも速く除去することができる物質から作られなければならない。欠陥停止ブロック4が存在するために、第1のエピタキシャル層3のエピタキシャル表面30は低欠陥密度を有している。
図5gを参照すると、第2のエピタキシャル層5が結晶成長表面33上に形成される。集中した欠陥群31は欠陥停止ブロック4によって停止されているので、結晶成長表面33上に成長する第2のエピタキシャル層5は第1のエピタキシャル層3の欠陥密度に比べて比較的に低い欠陥密度を有しており、そして続いて半導体装置、例えば発光素子、高周波通信装置、および電界効果トランジスタ、がその上に成長するのに適切である。
図10を参照すると、本発明の第2の好ましい実施態様は、第1の実施態様とは、基層2がパターン形成されていて、基表面20から突き出ている複数の突起部24および突起部のない表面部分23が形成されていることが異なっている。集中した欠陥群31は突起部のない表面部分23の位置に対応して形成され、また第1のエピタキシャル層3は突起部24上に比較的に低い欠陥密度を有している。
本発明を、最も実際的であると考えられる、また好ましい実施態様に関して説明してきたが、本発明は開示した実施態様には限定されず、そして最も広い解釈の精神および範囲の中に含まれる種々の変更を、そのような変更および均等な変更を網羅するように、包含することが意図されていることが理解されなければならない。

Claims (13)

  1. 低欠陥密度を有するエピタキシャル構造の製造方法であって、
    (a)パターン形成された基層(2)上に第1のエピタキシャル層(3)を形成すること、該パターン形成された基層(2)は、複数の間隔を空けた第2のリセス(21)および該第2のリセス(21)の間の複数の平坦な表面部分(22)で形成されており、この第1のエピタキシャル層(3)はエピタキシャル表面(30)および複数の集中した欠陥群(31)を有している;
    (b)この第1のエピタキシャル層(3)を、このエピタキシャル表面(30)が集中した欠陥群(31)に対応する位置に複数の第1のリセス(32)を有し、第1のリセス(32)の大きさは互いに近似しているように、ウェットエッチング剤を用いてエッチングすること;
    (c)第1のエピタキシャル層(3)上に、第1のリセス(32)の深さよりも大きな厚さを有する欠陥停止層(4’)を堆積させ、これによりこの欠陥停止層(4’)は第1のリセス(32)を充填し、そしてエピタキシャル表面(30)を被覆すること、この欠陥停止層(4’)は、除去速度が第1のエピタキシャル層(3)のものと異なっている物質で作られている
    d)欠陥停止層(4’)を化学機械研磨法に付して、研磨剤を、エピタキシャル表面(30)と機械的に接触させて、第1のリセス(32)を、それぞれ、そして完全に充填する複数の欠陥停止ブロック(4)を形成させること、該欠陥停止ブロック(4)は、該エピタキシャル表面(30)と実質的に同一平面の磨かれた表面(41)を有している
    こで、該化学機械研磨法は、該欠陥停止層(4’)の除去速度が、該第1のエピタキシャル層(3)の除去速度よりも速いように行なわれる;ならびに
    (e)第2のエピタキシャル層(5)を該第1のエピタキシャル層(3)の上に形成させ、該第2のエピタキシャル層(5)が該第1のエピタキシャル層(3)の欠陥密度よりも低い欠陥密度を有する、
    を含んでなる、方法。
  2. 前記の第2のリセス(21)がマトリックス配列で配置され、また1μm〜5μmの範囲の平均幅および該平均幅の1/5以上の平均深さを有していることを特徴とする、請求項1記載の方法。
  3. 前記のパターン形成された基層(2)が複数の間隔を空けた突起部(24)で形成されていることを特徴とする、請求項1記載の方法。
  4. 工程(b)において、前記のエッチングがいずれかのマスクを用いることなく実施されることを特徴とする、請求項1記載の方法。
  5. 前記のウェットエッチング剤がリン酸であり、また第1のエピタキシャル層(3)が窒化ガリウムで作られることを特徴とする、請求項4記載の方法。
  6. 前記の第1のリセス(32)が0.2μm超の平均深さを有することを特徴とする、請求項1記載の方法。
  7. 前記の第1のリセス(32)の平均深さの標準偏差が0.13μm以下であることを特徴とする、請求項6記載の方法。
  8. 前記の第1のリセス(32)が1μm〜6μmの範囲の平均幅を有していることを特徴とする、請求項1記載の方法。
  9. 前記の第1のリセス(32)が2μm〜4μmの範囲の平均幅を有していることを特徴とする、請求項8記載の方法。
  10. 前記の第1のリセス(32)が3μmの平均幅を有していることを特徴とする、請求項9記載の方法。
  11. 前記の欠陥停止層(4’)が、二酸化ケイ素から作られ、前記第1のエピタキシャル層(3)が、窒化ガリウムから作られ、そして前記研磨剤の前記化学成分が、コロイド状二酸化ケイ素であることを特徴とする、請求項1記載の方法。
  12. 前記のパターン形成された基層(2)および前記の第1のエピタキシャル層(3)を、前記の化学機械研磨工程の前に該パターン形成された基層(2)を平坦な板に付着させることにより平坦化することを更に含むこと特徴とする、請求項1記載の方法。
  13. 前記の集中した欠陥群(31)が螺旋転位を含み、また前記の第1のリセス(32)が該螺旋転位の上端部の上に形成されることを特徴とする、請求項1記載の方法。
JP2010010248A 2009-01-21 2010-01-20 低欠陥密度を有するエピタキシャル構造の製造方法 Active JP5174052B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW098102239 2009-01-21
TW098102239A TWI482214B (zh) 2009-01-21 2009-01-21 Method for manufacturing epitaxial substrate with low surface defect density
TW098102240A TW201029073A (en) 2009-01-21 2009-01-21 Epitaxial wafer with low surface defect density
TW098102240 2009-01-21

Publications (2)

Publication Number Publication Date
JP2010171427A JP2010171427A (ja) 2010-08-05
JP5174052B2 true JP5174052B2 (ja) 2013-04-03

Family

ID=42644686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010010248A Active JP5174052B2 (ja) 2009-01-21 2010-01-20 低欠陥密度を有するエピタキシャル構造の製造方法

Country Status (2)

Country Link
JP (1) JP5174052B2 (ja)
KR (1) KR101148380B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
CN111869105B (zh) * 2018-03-20 2021-07-27 日本碍子株式会社 压电性材料基板与支撑基板的接合体
CN116885069B (zh) * 2023-09-05 2023-12-19 至芯半导体(杭州)有限公司 光提取层、紫外led外延结构及其制备方法和应用
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 GaN系半導体基材およびその製造方法
JP2008024554A (ja) * 2006-07-21 2008-02-07 Toyota Motor Corp 単結晶の製造方法
TWI372472B (en) * 2007-07-06 2012-09-11 Huga Optotech Inc Semiconductor light-emitting device with low defect density and method of fabricating the same

Also Published As

Publication number Publication date
JP2010171427A (ja) 2010-08-05
KR101148380B1 (ko) 2012-05-24
KR20100085875A (ko) 2010-07-29

Similar Documents

Publication Publication Date Title
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP4580193B2 (ja) 発光素子
US8138003B2 (en) Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches
JP5571503B2 (ja) 基板構造体及びその製造方法
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
US20100015739A1 (en) Semiconductor light emitting device having improved luminance and manufacturing method thereof
US8022412B2 (en) Epitaxial structure having low defect density
JP2001181096A5 (ja) Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
JP2008536319A (ja) シリコン基板上にInGaAlN膜および発光デバイスを形成する方法
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
US20090085055A1 (en) Method for Growing an Epitaxial Layer
WO2007001141A1 (en) Semiconductor light emitting device having improved luminance and method thereof
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
JP3441415B2 (ja) 半導体結晶の製造方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
CN102280533A (zh) 氮化镓衬底材料制造方法
CN111509095B (zh) 复合式基板及其制造方法
US20100184279A1 (en) Method of Making an Epitaxial Structure Having Low Defect Density
TWI451480B (zh) 三族氮化物半導體之製造方法
KR20060030636A (ko) 질화물 반도체 성장용 사파이어 기판과 그 제조 방법.
KR101116905B1 (ko) 질화물 반도체 결정 성장 방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
TW200915611A (en) Method of self-bonding epitaxy
JP2005244172A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5174052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250