TWI482214B - Method for manufacturing epitaxial substrate with low surface defect density - Google Patents

Method for manufacturing epitaxial substrate with low surface defect density Download PDF

Info

Publication number
TWI482214B
TWI482214B TW098102239A TW98102239A TWI482214B TW I482214 B TWI482214 B TW I482214B TW 098102239 A TW098102239 A TW 098102239A TW 98102239 A TW98102239 A TW 98102239A TW I482214 B TWI482214 B TW I482214B
Authority
TW
Taiwan
Prior art keywords
substrate
epitaxial
epitaxial layer
defect density
surface defect
Prior art date
Application number
TW098102239A
Other languages
English (en)
Other versions
TW201029062A (en
Original Assignee
Univ Nat Chunghsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chunghsing filed Critical Univ Nat Chunghsing
Priority to TW098102239A priority Critical patent/TWI482214B/zh
Priority to US12/688,090 priority patent/US20100184279A1/en
Priority to KR1020100005248A priority patent/KR101148380B1/ko
Priority to JP2010010248A priority patent/JP5174052B2/ja
Publication of TW201029062A publication Critical patent/TW201029062A/zh
Application granted granted Critical
Publication of TWI482214B publication Critical patent/TWI482214B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Description

低表面缺陷密度之磊晶基板的製造方法
本發明是有關於一種半導體基板，特別是指一種低表面缺陷密度之磊晶基板的製造方法。
目前，氮化鎵系發光二極體的發光效率問題，主要原因通常在用於成長氮化鎵系材料的藍寶石或碳化矽基板，其晶格常數與氮化鎵系材料的晶格常數不相匹配，造成氮化鎵系材料自基板磊晶成長時將產生差排，並隨著磊晶成長累積在氮化鎵系發光二極體的作動層(active layer)中，大幅降低內部的量子效率，使得發光二極體的發光效率不佳。
為了改善上述缺失，美國專利US6051849、US6608327B1是自基材上依序成長一緩衝層、一第一磊晶層，及一圖樣化的第一氧化矽層，接著，自該第一磊晶層與第一氧化矽層側向磊晶成長一第二磊晶層，之後視情況進行類似的製程。藉由該第一氧化矽層遮蔽該第一磊晶層部分面積，減少該第一磊晶層的差排向上延伸的機率，使得該第二磊晶層的表面缺陷密度逐次降低，以減少後續製備發光二極體時差排生成於作動層的機率，進而改善發光二極體的發光效率。
但磊晶層數越多將會使得良率下降，且缺陷密度降低程度會因磊晶層數增加而降低，無法有效率地改善發光二極體的發光效率。
美國專利US2008/0006829A1所揭露的方式，是將該基板形成複數基板凹洞，並自該圖樣化基板側向磊晶成長一具有複數缺陷處的第一磊晶層，接續地，於該第一磊晶層形成複數與該等基板凹洞錯位的磊晶層凹洞，並於該等磊晶層凹洞形成複數阻擋塊，用於阻擋差排繼續往上延伸，最後自該第一磊晶層未被該等阻擋塊阻隔的區域側向磊晶成長一第二磊晶層，製得低表面缺陷密度的磊晶層。
但前揭專利是利用光阻遮蔽式蝕刻在該第一磊晶層上形成該等磊晶層凹洞，因此在差排密度最高的地方未必有該等阻擋塊阻絕差排生成，且在完成該第一磊晶層的成長步驟後，整片晶圓將因成長第一磊晶層時的製程中高達1050℃的溫度而彎曲，因此在與光罩的對準工作將遭遇困難。
為了解決前揭專利的問題，美國專利US7364805B2是利用濕式蝕刻自然地在差排處形成複數凹洞，不必利用光罩進行蝕刻，以省略與光罩的對準工作。
參閱圖1、圖2與圖3，US7364805B2第2具體例中，該磊晶基板1依序成長有一基材11、一第一磊晶層12及一阻擋層13。該第一磊晶層12表面相對貫穿式差排密度較高的地方蝕刻形成複數第一凹洞121，使該第一磊晶層12具有一界定該等第一凹洞121的磊晶層平面122。
該阻擋層13形成於該第一磊晶層12，並覆蓋於該等第一凹洞121與磊晶層平面122上，為了後續能夠自該第一磊晶層12的磊晶層平面122繼續向上磊晶，必須將覆蓋於 該磊晶層平面122的阻擋層13去除，在此使用反應離子蝕刻法(RIE，reactive ion etching)去除多餘阻擋層13，但使用離子轟擊時容易使得該第一磊晶層12的表面缺陷增加，反而無法減少後續磊晶層的缺陷密度。
值得說明的是，該等第一凹洞121是採用汽相加熱蝕刻形成，會在螺旋式貫穿差排以及刃式貫穿差排皆形成該等第一凹洞121，因此該等第一凹洞孔洞小，該阻擋層13不一定能夠填到全部的第一凹洞121間，當後續蝕刻移除多餘阻擋層13時不易控制，可能會移除到已填於該等第一凹洞121內的阻擋層，由此可知，當該等第一凹洞121是形成於螺旋式與刃式差排處時，會有該阻擋層13不易均勻填入，且後續移除時該阻擋層13不易控制。
因此，本發明之目的，即在提供一種可以有效降低缺陷密度的低表面缺陷密度之磊晶基板的製造方法。
於是，本發明低表面缺陷密度之磊晶基板的製造方法包含以下步驟：首先自一晶格不匹配的基材側向磊晶，形成一具有複數缺陷處的第一磊晶層，接著利用濕式蝕刻劑自該第一磊晶層平面向下進行缺陷選擇性蝕刻，將該第一磊晶層的缺陷處蝕刻出複數第一凹洞，使該第一磊晶層具有一圍繞界定該等第一凹洞的磊晶層平面，其中，該等第一凹洞的孔徑寬度大小相近，然後選擇與該第一磊晶層移除速率不同的材料，自該等第一凹洞向上形成一填滿該等第一凹洞的阻擋層，再利用化學機械研磨法將該阻擋層移 除至該磊晶層平面，使該磊晶層平面裸露，而使該磊晶層平面與剩下的該阻擋層表面共同定義出一完整且平坦的磊晶基面。
本發明之功效在於側向磊晶時將差排集中再利用阻擋層阻隔螺旋式差排向上延伸，有效地降低缺陷密度，且利用化學機械研磨法能均勻地移除多餘的阻擋層並使得該第一磊晶層平面更加平坦，提高後續磊晶品質。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
本發明低表面缺陷密度之磊晶基板的製造方法之一較佳實施例包含以下步驟。
參閱圖4，首先，自一圖樣化的基材2側向磊晶，形成一具有複數缺陷處31的第一磊晶層3。
該圖樣化基材2表面在本較佳實施例中，是利用微影製程將基材2表面向下形成複數間隔散佈的基材凹洞21，並使該基材2具有一界定該等基材凹洞21的基材平面22。該等基材凹洞21是呈陣列分佈，且每一基材凹洞21的孔徑為1μm~5μm，每一基材凹洞21平均深度大於等於該等基材凹洞21孔徑寬度的五分之一。
值得一提的是，該基材2可為平坦態樣，但仍為圖樣化基材2對於缺陷集中的效果較佳，而圖樣化基材2除了上述的基材凹洞21之外，該基材2也可為條狀、不規則圖 案的圖樣化，皆可達到集中缺陷的效果。(圖皆未示)
更進一步詳述，若該第一磊晶層3自該基材平面22側向磊晶，並不完全填滿該等基材凹洞21時(圖未示)，該第一磊晶層3的螺旋式缺陷處31是對應該基材平面22上，即該等基材凹洞21上的差排密度較低。
參閱圖5，在完成具有該等缺陷處31的第一磊晶層3後，利用濕式蝕刻劑自該第一磊晶層3表面向下進行非光阻遮蔽式蝕刻，在本較佳實施例中即為利用濕式蝕刻劑進行缺陷選擇性蝕刻，由於此步驟的蝕刻無須使用光罩，因此可以避開光罩難以對準的難題。
利用濕式蝕刻劑將該第一磊晶層3的缺陷處31蝕刻出複數第一凹洞32，使該第一磊晶層3具有一圍繞界定該等第一凹洞32的磊晶層平面33，進一步詳述的是，直接對該第一磊晶層3整體表面進行濕式蝕刻時，在相同時間內，濕式蝕刻劑在該等缺陷處31所蝕刻的深度，大於在該磊晶層平面33的蝕刻深度。
參閱附件一，當該基材2沒有圖案化時，該第一磊晶層3的螺旋式差排不夠集中，使得該等第一凹洞32的深淺不一且平均深度不夠；而當該基材2有圖案化時，該第一磊晶層3的螺旋式差排較為集中，能夠蝕刻出深度較平均且深度較深的第一凹洞32，對於後續阻擋螺旋式差排繼續向上成長較為有利。
參閱圖5與附件二，在本較佳實施例中，所選用的蝕刻劑為加熱磷酸且不含硫酸，此種蝕刻劑的能夠將針對第 一磊晶層3的螺旋式缺陷處31蝕刻為六角形孔洞，而在其他的缺陷例如刃差排則不進行蝕刻，保持磊晶層平面33的平坦，即藉由蝕刻劑的選用可以有效地針對螺旋式差排密度大的地方進行蝕刻。
且藉由缺陷選擇性蝕刻在該等第一凹洞32所產生的平均徑寬為1μm~6μm，更佳地平均徑寬為2μm~4μm，深度則大於0.2μm，而為了蝕刻出大小相近的第一凹洞32，操作溫度較佳為攝氏270度以下，最佳的溫度約為攝氏200度，減慢蝕刻速率以讓該等第一凹洞32大小更加均勻，並且能夠避免相鄰近的第一凹洞32合併，因為當相鄰近的第一凹洞32互相合併會產生徑寬過大的孔洞，而這個徑寬過大的孔洞在填滿一阻擋層4、進行後續磊晶時，將會使得後續的磊晶層對應徑寬過大的孔洞的地方無法密合產生缺陷，其中更佳地，該等第一凹洞32的平均深度標準差小於0.13μm，且最佳的徑寬為3μm。由於先前利用圖樣化基材2讓該第一磊晶層3的差排集中，因此在進行缺陷選擇性蝕刻時能夠蝕刻出較均勻的第一凹洞32。
接續地，為了阻擋螺旋式差排繼續向上延伸，故沉積填滿該等第一凹洞32的阻擋層4，該阻擋層4材料為二氧化矽(SiO2)，且自該第一磊晶層3成長一預定厚度，其中，該阻擋層4與該第一磊晶層3的移除速率不同。由於是採用沉積方式形成該阻擋層4，故每一第一凹洞32皆能被該阻擋層4填滿，而無遺漏的疑慮。
值得一提的是，該阻擋層的材料也可為例如氮化矽、 二氧化鈦等氧化物、氮化物或氟化物、碳化物材質製成。
由於在沉積該阻擋層4時，會同時覆蓋於該等第一凹洞32與該第一磊晶層3的磊晶層平面33，因此必須移除磊晶層平面33上的阻擋層4，才能夠進行後續的磊晶製程。利用化學機械研磨法(CMP)將該阻擋層4移除至該磊晶層平面33，使該磊晶層平面33裸露，其中，當該阻擋層4材料為二氧化矽時，是選用膠狀二氧化矽作為研磨拋光液。
值得一提的是，若在進行研磨之前，將該基材2吸附於一平坦板(圖未示)，使該基材2與第一磊晶層3保持平坦後，再進行化學機械研磨，能夠得到更佳的移除效果。在本較佳實施例中，是利用高壓加熱抽真空方式將該基材2吸附於結晶蠟製成的平坦板上。
由於化學機械研磨法相較於其他移除該阻擋層4的方式(例如離子反應蝕刻)，能夠較為均勻地移除多餘的阻擋層4，且在移除阻擋層4的同時，能夠將該第一磊晶層3的磊晶層平面33研磨地更加平坦，即製造出平整、晶格缺陷密度低的磊晶層平面33，而使該磊晶層平面33與剩下的該阻擋層4表面共同定義出一完整且平坦的磊晶基面34。利用該平坦磊晶基面34可以提高後續磊晶品質。除此之外，利用化學機械研磨法可以快速且大量地進行阻擋層4的移除，有效地提高移除多餘阻擋層4的效率。
接著，自該第一磊晶層3的磊晶層平面33及該阻擋層4側向磊晶形成一第二磊晶層5，該第二磊晶層5的缺陷密 度低，能夠提高後續元件品質。
後續利用缺陷密度低的第二磊晶層5可以製成例如發光二極體、高頻通訊元件、場效電晶體等元件，利用降低缺陷來提高內部量子效率，以發光二極體為例，能夠提高所製得的發光二極體發光效率。
參閱圖6，值得一提的是，該圖樣化基材2除了向下凹的形式之外，也可向上凸出複數間隔散佈的基材凸柱23形成圖樣化。值得一提的是，向上凸出的圖樣化基材2除了基材凸柱23的樣式之外，也可為凸條的凸出，皆可達到缺陷集中的功效(圖皆未示)。
綜上所述，由於該第一磊晶層3是由該圖樣化的基材2側向磊晶成長，故可以形成該等缺陷處31，再利用缺陷選擇性蝕刻有效率地在差排密度高處蝕刻出第一凹洞32，並於該等第一凹洞32填滿阻擋層4，以阻擋差排繼續向上磊晶成長。
且藉由適當蝕刻劑的選用，該等第一凹洞32可以僅針對第一磊晶層3的單一式差排進行蝕刻，而保持其他區域的平坦，例如當該第一磊晶層3為氮化鎵時，選用磷酸以針對螺旋式差排進行蝕刻，而對刃差排則不進行蝕刻。
除此之外，由於形成該阻擋層4時會遮蔽該第一磊晶層3的磊晶層平面33，因此必須移除多餘的阻擋層4，而利用化學機械研磨法得以快速有效地移除多餘阻擋層4，且在移除多餘阻擋層4時亦能使得該磊晶層平面33更加平坦，製造出平整、晶格缺陷密度低的平坦磊晶基面34，有利 於後續第二磊晶層5的磊晶品質，進而提昇元件的內部量子效率，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧基材
21‧‧‧基材凹洞
22‧‧‧基材平面
23‧‧‧基材凸柱
3‧‧‧第一磊晶層
31‧‧‧缺陷處
32‧‧‧第一凹洞
33‧‧‧磊晶層平面
34‧‧‧平坦磊晶基面
4‧‧‧阻擋層
5‧‧‧第二磊晶層
圖1是一截面圖，說明以往的一種磊晶基板的一第一磊晶層及一阻擋層；圖2是一類似於圖1的視圖，說明以往的磊晶基板的多餘阻擋層被移除；圖3是一類似於圖1的視圖，說明以往的磊晶基板在阻擋層上繼續磊晶；圖4是一流程示意圖，說明本發明低表面缺陷密度之磊晶基板的製造方法的一較佳實施例；圖5是一類似圖4的視圖，說明本較佳實施例接續圖4的步驟；及圖6是一截面圖，說明本較佳實施例中該基材包括複數基材凸柱。
附件一是一照片，說明本較佳實施例的複數第一凹洞。
附件二是一照片，說明本較佳實施例的第一凹洞呈現六角形。
2‧‧‧基材
21‧‧‧基材凹洞
22‧‧‧基材平面
3‧‧‧第一磊晶層
31‧‧‧缺陷處
32‧‧‧第一凹洞
33‧‧‧磊晶層平面
4‧‧‧阻擋層
5‧‧‧第二磊晶層

Claims (16)

  1. 一種低表面缺陷密度之磊晶基板的製造方法，包含：(a)自一晶格不匹配且具陣列圖案的圖樣化的基材側向磊晶，形成一具有複數對應該基材的圖案位置的缺陷處且表面缺陷降低的第一磊晶層；(b)利用濕式蝕刻劑自該第一磊晶層平面向下進行缺陷選擇性蝕刻，將該第一磊晶層的缺陷處蝕刻出複數第一凹洞，使該第一磊晶層具有一界定該等第一凹洞的磊晶層平面，其中，該等第一凹洞的孔徑寬度大小相近，且所選用的濕式蝕刻劑是加熱磷酸且不含硫酸；(c)選擇與該第一磊晶層移除速率比不同的材料，自該等第一凹洞向上形成一填滿該等第一凹洞的阻擋層；及(d)利用化學機械研磨法移除該阻擋層至使該磊晶層平面裸露，而使該磊晶層平面與剩下的該阻擋層表面共同定義出一完整且平坦的磊晶基面。
  2. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(a)中，是將基材向下形成複數間隔散佈的基材凹洞，使該基材具有一圍繞界定該等基材凹洞的基材平面，而該第一磊晶層是自該基材平面側向磊晶。
  3. 依據申請專利範圍第2項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(a)中，該第一磊晶層自該基材平面側向磊晶，且不完全填滿該等基材凹洞，該第一磊晶層的缺陷處是對應該基材平面上，即該等基材凹洞上的缺陷密度較低。
  4. 依據申請專利範圍第3項所述的低表面缺陷密度之磊晶基板的製造方法，其中，該等基材凹洞是呈陣列分佈，且該等基材凹洞的平均孔徑為1μm~5μm，平均深度大於等於孔徑寬度的五分之一。
  5. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(a)中，是將基材向上形成複數間隔散佈的基材凸柱。
  6. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中，是採用非光阻遮蔽式蝕刻，直接對該第一磊晶層整體表面進行濕式蝕刻，且在相同時間內，濕式蝕刻劑在該等缺陷處所蝕刻的深度，大於在該磊晶層平面的蝕刻深度。
  7. 依據申請專利範圍第6項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中該第一磊晶層的材料為氮化鎵。
  8. 依據申請專利範圍第6項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中，該等第一凹洞的平均深度大於0.2μm。
  9. 依據申請專利範圍第6項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中，該等第一凹洞的平均孔徑為1μm~6μm。
  10. 依據申請專利範圍第9項所述之低表面缺陷密度之磊晶基板的製造方法，其中，該等第一凹洞的平均孔徑為2μm~4μm。
  11. 依據申請專利範圍第10項所述之低表面缺陷密度之磊晶基板的製造方法，其中，該等第一凹洞的平均孔徑為3μm。
  12. 依據申請專利範圍第11項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中，該等第一凹洞的平均深度標準差小於0.13μm。
  13. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(d)中，該阻擋層是自選自氧化物、氮化物、氟化物或碳化物所製成。
  14. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，還包含一實施於該步驟(d)前的步驟(d1)，將該基材吸附於一平坦板，使該基材與第一磊晶層保持平坦後，再進行化學機械研磨。
  15. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，更包含一接續於該步驟(d)後的步驟(e)，自該第一磊晶層的磊晶層平面及該阻擋層共同形成的平坦磊晶基面繼續磊晶，形成一第二磊晶層，且該第二磊晶層表面缺陷密度低於該第一磊晶層表面缺陷密度。
  16. 依據申請專利範圍第1項所述的低表面缺陷密度之磊晶基板的製造方法，該步驟(b)中，該等第一凹洞是針對該等缺陷處為單一式差排集中處形成，且該磊晶層平面不被蝕刻並保持平坦。
TW098102239A 2009-01-21 2009-01-21 Method for manufacturing epitaxial substrate with low surface defect density TWI482214B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW098102239A TWI482214B (zh) 2009-01-21 2009-01-21 Method for manufacturing epitaxial substrate with low surface defect density
US12/688,090 US20100184279A1 (en) 2009-01-21 2010-01-15 Method of Making an Epitaxial Structure Having Low Defect Density
KR1020100005248A KR101148380B1 (ko) 2009-01-21 2010-01-20 저결함 밀도를 가지는 에피택셜 구조 및 그 제조 방법
JP2010010248A JP5174052B2 (ja) 2009-01-21 2010-01-20 低欠陥密度を有するエピタキシャル構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098102239A TWI482214B (zh) 2009-01-21 2009-01-21 Method for manufacturing epitaxial substrate with low surface defect density

Publications (2)

Publication Number Publication Date
TW201029062A TW201029062A (en) 2010-08-01
TWI482214B true TWI482214B (zh) 2015-04-21

Family

ID=42337298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102239A TWI482214B (zh) 2009-01-21 2009-01-21 Method for manufacturing epitaxial substrate with low surface defect density

Country Status (2)

Country Link
US (1) US20100184279A1 (zh)
TW (1) TWI482214B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
CN102485944A (zh) 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构
EP2761660B1 (en) * 2012-01-18 2017-09-27 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329667B1 (en) * 1999-02-09 2001-12-11 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
WO2008141324A2 (en) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of epitaxially-grown semiconductor materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052660A1 (en) * 2005-08-23 2007-03-08 Eastman Kodak Company Forming display color image
JP2009517329A (ja) * 2005-11-28 2009-04-30 クリスタル・イズ，インコーポレイテッド 低欠陥の大きな窒化アルミニウム結晶及びそれを製造する方法
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US8329565B2 (en) * 2008-11-14 2012-12-11 Soitec Methods for improving the quality of structures comprising semiconductor materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6329667B1 (en) * 1999-02-09 2001-12-11 Pioneer Corporation Nitride semiconductor light emitting device and manufacturing method thereof
WO2008141324A2 (en) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of epitaxially-grown semiconductor materials

Also Published As

Publication number Publication date
TW201029062A (en) 2010-08-01
US20100184279A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP3934627B2 (ja) 窒化物半導体の製造方法とこれを利用した窒化物半導体
US7682944B2 (en) Pendeo epitaxial structures and devices
TWI469185B (zh) 分離基板的半導體結構及其製造方法
EP2140504B1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
JP6258904B2 (ja) 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
JP5313651B2 (ja) 半導体素子の製造方法
JP5706919B2 (ja) 半導体基板の製造方法
WO2017067333A1 (zh) 图形化衬底、制备方法及发光二极管
TWI378556B (zh)
CN101866831B (zh) 低表面缺陷密度的外延基板及其制造方法
WO2008140254A1 (en) Method of manufacturing semiconductor substrate having gan layer
TWI482214B (zh) Method for manufacturing epitaxial substrate with low surface defect density
TW201003981A (en) Substrate structure and method of removing the substrate structure
TWI384535B (zh) Epitaxial substrate
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
CN111509095B (zh) 复合式基板及其制造方法
US20080006829A1 (en) Semiconductor layered structure
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2021217302A1 (zh) 半导体结构的制作方法及半导体结构
TWI451480B (zh) 三族氮化物半導體之製造方法
US9391235B2 (en) Patterned substrate for epitaxially growing semiconductor material, and method for patterning a substrate
TWI504019B (zh) 發光二極體晶片的製造方法
JP2010532916A (ja) 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
TWI427699B (zh) Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
TW200915611A (en) Method of self-bonding epitaxy