JP2008536319A - シリコン基板上にInGaAlN膜および発光デバイスを形成する方法 - Google Patents
シリコン基板上にInGaAlN膜および発光デバイスを形成する方法 Download PDFInfo
- Publication number
- JP2008536319A JP2008536319A JP2008505717A JP2008505717A JP2008536319A JP 2008536319 A JP2008536319 A JP 2008536319A JP 2008505717 A JP2008505717 A JP 2008505717A JP 2008505717 A JP2008505717 A JP 2008505717A JP 2008536319 A JP2008536319 A JP 2008536319A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ingaaln
- groove
- forming
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 45
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 9
- 230000001788 irregular Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 8
- 239000010409 thin film Substances 0.000 claims 3
- 230000005855 radiation Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体材料に関し、より詳細には、シリコン基板上にInGaAlN膜および発光デバイスを形成する方法に関する。
InxGayAl1−x−yN(0<=x<=1、0<=y<=1)は、短波長の発光デバイスを形成するために選択される材料のうちの1つである。近年、世界中の研究者は、多くの新規なInGaAlNベースの発光デバイス、例えば、青色、緑色、および白色の発光ダイオード(LED)、ならびに紫色半導体レーザを開発してきた。これまでのところ、InGaAlNはまた、高性能の電子デバイスを形成するための良好な材料でもある。
本発明の1つの目的は、クラックのないInGaAlN膜をシリコン基板上に形成する方法を提供することである。
A.シリコン基板の表面上に溝およびメサ(mesa)を含むパターンを形成するステップ;
B.InGaAlN膜をシリコン基板の表面上に堆積するステップ;
を包含し、上記溝の深さは、6μm以上であり、溝の2つの側の2つのメサに成長されたInGaAlN膜は、分離している。
A.6μm以上の深さの溝をシリコン基板の表面上に形成し、これにより、上記基板の表面をメサの個数に分割するステップであって、その面積は、100×100μm2よりも大きく、3000×3000μm2未満である、ステップ;
B.多層InGaAlN膜をシリコン基板上の表面上に堆積するステップ;
C.上記InGaAlN膜の表面上または基板の裏側にP型およびN型の電極を形成するステップ;
D.上記溝に沿ってダイシングし、各メサがそれぞれの発光デバイスを形成することを可能にするステップ
を包含する。
実施形態1:
図1に示されているパターンは、通常のフォトリソグラフィ技術およびプラズマエッチング技術を用いることにより、(111)シリコン基板上にエッチングされる。図1における正方形のセクション1は、エッチングされていないメサである。溝2は、エッチングの結果である。図2は、そのようなメサおよび溝の構造を、より明確に示している。この実施形態において、2つの隣接する正方形のセクションの中心の間の距離は、100μmである。溝の幅は6μmであり、溝の深さは6μmである。その後、パターニングされた基板は、シリコン基板に対して周知なクリーニング技術を用いることにより、クリーニングされ得る。その後、パターニングされた基板は、反応チャンバ内に配置される。発光デバイスによって要求されるInGaAlN多層構造は、バッファ層、N型層、発光層、およびP型層を含んでおり、上記多層構造は、基板の表面上に堆積される。多層InGaAlN膜3は、4μmの全厚を有している。堆積の後、基板の断面は、図3に示されているような構造を有する。図2および図3を比較すると、InGaAlN材料が溝およびメサの両方の上に堆積されたことが、見て取れる。溝の深さは膜の厚さよりも大きいので、溝の内側で成長した膜は、メサで成長した膜から分離され得る。さらに、膜はまた、メサのエッジにおいて、外側に向けて横方向に成長し得る。溝は、十分広いので、隣接するメサの上で横方向に成長された膜は、分離したままであり得る。全てのメサの上で成長された膜は、互いに独立しているので、応力が解放され、メサの上にはクラックが生じ得ない。膜の成長が完了した後、P型電極4が、それぞれのメサの上に形成され得る。N型電極6は、基板の裏側の対応するセクションに形成され得る。次に、基板は溝2に沿ってダイシングされ、図6に示されているように、個別のデバイスが得られる。図7は、ウェハのダイシング後のデバイスの構造をさらに示している。
図1に示されているパターンは、通常のフォトリソグラフィ技術およびプラズマエッチング技術を用いることにより、(111)シリコン基板上にエッチングされる。図1における正方形のセクション1は、エッチングされていないメサである。溝2は、エッチングの結果である。溝がエッチングされた後の基板の断面構造は、図2に示されている。この実施形態において、2つの隣接する正方形のセクションの中心の間の距離は、3000μmである。溝の幅は50μmであり、溝の深さは200μmである。その後、パターニングされた基板は、シリコン基板に対して周知なクリーニング技術を用いることにより、クリーニングされ得る。その後、パターニングされた基板は、反応チャンバ内に配置される。発光デバイスによって要求されるInGaAlN多層構造は、バッファ層、N型層、発光層、およびP型層を含んでおり、上記多層構造は、基板の表面上に堆積される。多層InGaAlN膜3は、4μmの全厚を有している。堆積の後、基板は、図3に示されているような断面構造を有する。フォトリソグラフィ技術およびICPエッチング技術を用いることにより、エッチングメサ上の小さな領域がエッチングされ、その結果、InGaAlN多層構造3のN型層は、この領域において露出される。N型電極6は、露出されたN型層の上に形成される。P型電極は、メサのエッチングされていない側(P型層)の上に形成される。その後、基板は溝2に沿ってダイシングされ、分離したデバイスチップが得られる。
図面を参照すると、図4に示されている三角形のパターンは、通常のフォトリソグラフィ技術およびプラズマエッチング技術を用いることにより、(111)シリコン基板上にエッチングされる。図4におけるセクション1は、エッチングされていないメサである。溝2は、エッチングの結果である。この実施形態において、三角形の各側は、300μmである。溝の幅は20μmであり、溝の深さは20μmである。その後、パターニングされた基板は、シリコン基板に対して周知なクリーニング技術を用いることにより、クリーニングされる。その後、パターニングされた基板は、反応チャンバ内に配置される。発光デバイスによって要求されるInGaAlN多層構造は、バッファ層、N型層、発光層、およびP型層を含んでおり、上記多層構造は、基板の表面上に堆積される。多層InGaAlN膜3は、4μmの全厚を有している。膜が成長された後、P型電極4が、各メサの上に形成される。N型電極6は、基板の裏側の対応するセクションに形成される。基板は、溝2に沿ってダイシングされ、分離したデバイスチップが得られる。
図面を参照すると、図5に示されているパターンは、通常のフォトリソグラフィ技術およびプラズマエッチング技術を用いることにより、(111)シリコン基板上にエッチングされる。セクション1は、エッチングされていないメサである。領域2および領域2’は、エッチングされた溝領域である。溝2は、互いに直交しており、溝2’のうちの1つと溝2のうちの1つとは、45°の角度をなしている。溝2は、表面を正方形のセクションに分割し、正方形のセクションの各側は、4000μmである。溝2’は、溝を更なる部分に分割する。単一の溝2’の長さは、1500μmである。パターニングされた基板は、シリコン基板に対して周知なクリーニング技術を用いることにより、クリーニングされる。その後、パターニングされた基板は、反応チャンバ内に配置される。発光デバイスによって要求されるInGaAlN多層構造は、バッファ層、N型層、発光層、およびPが多層を含んでおり、上記多層構造は、基板の表面上に堆積される。多層InGaAlN膜3は、3μmの全厚を有している。膜が成長された後、P型電極が、各メサの上に形成される。N型電極6は、基板の裏側の対応する各セクションに形成される。基板は、溝2に沿ってダイシングされ、分離したデバイスチップが得られる。
図1に示されているパターンは、通常のフォトリソグラフィ技術およびプラズマエッチング技術を用いることにより、(111)シリコン基板上にエッチングされる。長方形のセクション1は、エッチングされていないメサである。領域は、エッチングされた溝領域である。溝がエッチングされた後の基板の断面構造は、図2に示されている。この実施形態において、各セクションは、500×400μmの寸法を有する長方形である。溝の幅は30μmであり、溝の深さは300μmである。パターニングされた基板は、シリコン基板に対して周知なクリーニング技術を用いることにより、クリーニングされる。その後、パターニングされた基板は、反応チャンバ内に配置される。発光デバイスによって要求されるInGaAlN多層構造は、バッファ層、N型層、発光層、およびP型層を含んでおり、上記多層構造は、基板の表面上に堆積される。多層InGaAlN膜3は、6μmの全厚を有している。堆積の後、基板は、図3に示されているような断面構造を有する。フォトリソグラフィおよびICPエッチングを用いることにより、エッチングメサ上の小さな領域がエッチングされ、その結果、InGaAlN多層構造3のN型層は、この領域において露出される。N型電極6は、露出されたN型層の上に形成される。P型電極は、メサのエッチングされていない側(P型層)の上に形成される。その後、基板は、溝2に沿ってダイシングされ、分離したデバイスチップが得られる。
Claims (19)
- シリコン基板上にInGaAlNの薄膜を形成する方法であって、該方法は、
パターニングされた構造を形成することであって、該パターニングされた構造は、該シリコン基板の表面上に溝およびメサを含んでいる、ことと、
該シリコン基板上にInGaAlN膜を形成することと
を包含し、該溝の深さは、6μm以上であり、該溝の各側において該メサの上に成長されたInGaAlN膜は、横方向に分離している、方法。 - 前記溝の深さは、6〜300μmである、請求項1に記載の方法。
- 前記溝の深さは、10〜30μmである、請求項1に記載の方法。
- 前記溝の幅は、前記薄膜の全厚よりも大きく、該薄膜は、該溝の各側において前記メサの上に横方向に成長している、請求項1に記載の方法。
- 前記溝の幅は、前記InGaAlN膜の全厚の2倍よりも大きい、請求項1または請求項4に記載の方法。
- 前記溝の厚さは、6〜50μmである、請求項4または請求項5に記載の方法。
- 前記基板上の前記溝は、線として現われ、クロスハッチパターンを示しており、
該溝は、互いに交差または結合し、放射パターンを示しているか、または互いに交差していない、請求項1〜6のいずれか一項に記載の方法。 - 任意の分離した独立なメサの面積に対する周長の比は、1mm/mm2よりも大きく、40mm/mm2未満である、請求項1に記載の方法。
- 任意の分離した独立なメサの面積に対する周長の比は、4mm/mm2よりも大きく、20mm/mm2未満である、請求項1に記載の方法。
- 前記パターニングされた構造は、円形、三角形、正方形、長方形、多角形、または不規則的な形状を備えている、請求項8または請求項9に記載の方法。
- 前記メサの面積は、100×100μm2よりも大きく、3000×3000μm2未満である、請求項8または請求項9に記載の方法。
- 前記メサの面積は、200×200μm2よりも大きく、1000×1000μm2未満である、請求項8または請求項9に記載の方法。
- シリコン基板を用いてInGaAlN発光デバイスを形成する方法であって、
請求項1〜12のいずれか一項に記載の方法を用いること
を包含する、方法。 - 前記InGaAlN膜の表面または前記基板の裏側に、P型電極およびN型電極を形成することと、
前記溝に沿って該基板をダイシングし、これにより、各メサが独立した発光デバイスを形成することを可能にすることと
をさらに包含する、請求項13に記載の方法。 - 前記InGaAlN膜を形成する前に、前記基板上の前記デバイスに対応するサイズのセクションをエッチングすることと、
その後、該InGaAlN膜を形成することと
をさらに包含する、請求項13または請求項14に記載の方法。 - 前記基板をダイシングすることは、ダイシングブレードが、エッチングされた溝に沿って、移動することを可能にすることを含んでいる、請求項13または請求項14に記載の方法。
- 前記デバイスの前記電極は、前記基板の同じ側にあるか、あるいは該基板の両側において垂直的に構成される、請求項13〜16のいずれか一項に記載の方法。
- 複数の発光デバイスは、同じ基板上において、同時であるが独立に形成される、請求項13〜16のいずれか一項に記載の方法。
- シリコン基板上にInGaAlN発光デバイスを形成する方法であって、
該基板上に溝を形成することであって、該溝の深さは、6μm以上であり、該基板は、メサに分割され、各メサの面積は、100×100μm2よりも大きく、3000×3000μm2未満である、ことと、
該基板の表面上にInGaAlN膜を堆積させることと、
該ImGaAlN膜の表面または該基板の裏側に、P型電極およびN型電極を形成することと、
該溝に沿って該基板をダイシングし、これにより、各メサが独立した発光デバイスを形成することを可能にすることと
を包含する、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2005100251797A CN1697205A (zh) | 2005-04-15 | 2005-04-15 | 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法 |
CN200510025179.7 | 2005-04-15 | ||
PCT/CN2006/000681 WO2006108359A1 (en) | 2005-04-15 | 2006-04-14 | METHOD OF FABRICATING InGaAlN FILM AND LIGHT-EMITTING DEVICE ON A SILICON SUBSTRATE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008536319A true JP2008536319A (ja) | 2008-09-04 |
JP5105621B2 JP5105621B2 (ja) | 2012-12-26 |
Family
ID=35349805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008505717A Expired - Fee Related JP5105621B2 (ja) | 2005-04-15 | 2006-04-14 | シリコン基板上にInGaAlN膜および発光デバイスを形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7888779B2 (ja) |
EP (1) | EP1870945A4 (ja) |
JP (1) | JP5105621B2 (ja) |
KR (1) | KR20080005495A (ja) |
CN (1) | CN1697205A (ja) |
WO (1) | WO2006108359A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
JP2012503861A (ja) * | 2008-09-24 | 2012-02-09 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 複合基板上に成長された半導体発光デバイス |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1404643A4 (en) | 2001-05-29 | 2008-05-07 | Univ Vanderbilt | CLEAR SURFACTANTS AND METHODS OF USE THEREOF |
JP5344360B2 (ja) * | 2006-01-24 | 2013-11-20 | セイコーエプソン株式会社 | 薄膜回路装置、電子機器及び製造方法 |
US8557681B2 (en) * | 2006-10-30 | 2013-10-15 | International Rectifier Corporation | III-nitride wafer fabrication |
US9508890B2 (en) * | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电(江西)有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
JP2009032971A (ja) * | 2007-07-27 | 2009-02-12 | Rohm Co Ltd | 窒化物半導体素子の製造方法 |
KR20110006652A (ko) * | 2008-03-25 | 2011-01-20 | 라티스 파워(지앙시) 코포레이션 | 양면 패시베이션을 갖는 반도체 발광 소자 |
TWI464899B (zh) * | 2008-05-09 | 2014-12-11 | Advanced Optoelectronic Tech | A method for manufacturing a semiconductor element |
JP2012500479A (ja) * | 2008-08-19 | 2012-01-05 | ラティス パワー (チアンシ) コーポレイション | 両面不動態化を伴う半導体発光デバイスを製造するための方法 |
WO2010020068A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting devices for generating arbitrary color |
ATE555494T1 (de) | 2009-02-19 | 2012-05-15 | S O I Tec Silicon | Relaxation und übertragung von verspannten materialschichten |
CN101877377B (zh) * | 2009-04-30 | 2011-12-14 | 比亚迪股份有限公司 | 一种分立发光二极管的外延片及其制造方法 |
US20110079766A1 (en) * | 2009-10-01 | 2011-04-07 | Isaac Harshman Wildeson | Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate |
CN102456788B (zh) * | 2010-10-20 | 2014-08-27 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
CN102544246A (zh) * | 2010-12-20 | 2012-07-04 | 展晶科技(深圳)有限公司 | 发光二极管晶粒的制作方法 |
CN102610706B (zh) * | 2011-01-24 | 2016-03-02 | 晶能光电(江西)有限公司 | 铟镓铝氮基发光器件制造过程中的应力调节方法 |
CN102810612B (zh) * | 2012-08-22 | 2014-11-12 | 华南师范大学 | 一种生长GaN基LED的硅图形衬底及其制备方法 |
KR102066619B1 (ko) * | 2013-07-15 | 2020-01-16 | 엘지이노텍 주식회사 | 발광 소자 |
CN103400913B (zh) * | 2013-07-22 | 2016-03-02 | 南昌黄绿照明有限公司 | 一种用于生长六方相GaN的矩形图形化硅衬底 |
CN103746051A (zh) * | 2013-12-04 | 2014-04-23 | 南昌大学 | 一种具有边缘隔离结构的硅衬底 |
US10707308B2 (en) | 2017-12-24 | 2020-07-07 | HangZhou HaiCun Information Technology Co., Ltd. | Hetero-epitaxial output device array |
DE102018111227A1 (de) * | 2018-05-09 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Verfahren zum Durchtrennen eines epitaktisch gewachsenen Halbleiterkörpers und Halbleiterchip |
CN111817135B (zh) * | 2020-09-04 | 2020-12-04 | 江西铭德半导体科技有限公司 | 一种垂直腔面发射激光器芯片的刻蚀方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376451A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 化合物半導体結晶基板の製造方法 |
JPH11195813A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Electronic Engineering Corp | 窒化ガリウム系半導体素子 |
JPH11274559A (ja) * | 1998-03-23 | 1999-10-08 | Sanyo Electric Co Ltd | 窒化ガリウム系半導体ウエハ及びその製造方法 |
US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
JP2001267242A (ja) * | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体及びその製造方法 |
JP2002518826A (ja) * | 1998-06-10 | 2002-06-25 | ノース・キャロライナ・ステイト・ユニヴァーシティ | トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造 |
JP2003017808A (ja) * | 2001-07-04 | 2003-01-17 | Sony Corp | 窒化ガリウム系半導体発光素子 |
JP2003152220A (ja) * | 2001-11-15 | 2003-05-23 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3174918B2 (ja) * | 1991-07-19 | 2001-06-11 | 株式会社精工舎 | 半導体集積回路チップの製造方法 |
US6500257B1 (en) * | 1998-04-17 | 2002-12-31 | Agilent Technologies, Inc. | Epitaxial material grown laterally within a trench and method for producing same |
JP3702700B2 (ja) * | 1999-03-31 | 2005-10-05 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子及びその製造方法 |
JP4540347B2 (ja) * | 2004-01-05 | 2010-09-08 | シャープ株式会社 | 窒化物半導体レーザ素子及び、その製造方法 |
-
2005
- 2005-04-15 CN CNA2005100251797A patent/CN1697205A/zh active Pending
-
2006
- 2006-04-14 JP JP2008505717A patent/JP5105621B2/ja not_active Expired - Fee Related
- 2006-04-14 EP EP06722330.5A patent/EP1870945A4/en not_active Ceased
- 2006-04-14 WO PCT/CN2006/000681 patent/WO2006108359A1/zh active Application Filing
- 2006-04-14 KR KR1020077023167A patent/KR20080005495A/ko not_active Application Discontinuation
- 2006-04-14 US US11/910,735 patent/US7888779B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376451A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 化合物半導体結晶基板の製造方法 |
JPH11195813A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Electronic Engineering Corp | 窒化ガリウム系半導体素子 |
JPH11274559A (ja) * | 1998-03-23 | 1999-10-08 | Sanyo Electric Co Ltd | 窒化ガリウム系半導体ウエハ及びその製造方法 |
JP2002518826A (ja) * | 1998-06-10 | 2002-06-25 | ノース・キャロライナ・ステイト・ユニヴァーシティ | トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造 |
US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
JP2001267242A (ja) * | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体及びその製造方法 |
JP2003017808A (ja) * | 2001-07-04 | 2003-01-17 | Sony Corp | 窒化ガリウム系半導体発光素子 |
JP2003152220A (ja) * | 2001-11-15 | 2003-05-23 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503861A (ja) * | 2008-09-24 | 2012-02-09 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 複合基板上に成長された半導体発光デバイス |
JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1870945A1 (en) | 2007-12-26 |
US7888779B2 (en) | 2011-02-15 |
US20090050927A1 (en) | 2009-02-26 |
WO2006108359A1 (en) | 2006-10-19 |
CN1697205A (zh) | 2005-11-16 |
JP5105621B2 (ja) | 2012-12-26 |
EP1870945A4 (en) | 2013-09-11 |
KR20080005495A (ko) | 2008-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5105621B2 (ja) | シリコン基板上にInGaAlN膜および発光デバイスを形成する方法 | |
US8278125B2 (en) | Group-III nitride epitaxial layer on silicon substrate | |
US8629534B2 (en) | Semiconductor structure having low thermal stress | |
US8435820B2 (en) | Patterned substrate for hetero-epitaxial growth of group-III nitride film | |
KR100769727B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 | |
JP2007053381A (ja) | 垂直構造の窒化ガリウム系led素子の製造方法 | |
JP2013118384A (ja) | シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法 | |
JP6207616B2 (ja) | オプトエレクトロニクス素子の製造方法 | |
JP2001168388A (ja) | 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー | |
JP2012216603A (ja) | 窒化物半導体発光素子およびその製造方法 | |
KR20180088878A (ko) | 결정질 기판 상에 반극성 질화물 층을 획득하기 위한 방법 | |
JP2006261659A (ja) | 半導体発光素子の製造方法 | |
CN101617415A (zh) | 制造薄膜半导体结构的方法 | |
TWI624960B (zh) | 包含定型基板的發光裝置 | |
CN110838538B (zh) | 一种发光二极管元件及其制备方法 | |
JP5174052B2 (ja) | 低欠陥密度を有するエピタキシャル構造の製造方法 | |
WO2022077254A1 (zh) | 微型led结构的制作方法 | |
KR100765722B1 (ko) | 나노 로드를 갖는 발광 소자 및 그의 제조 방법 | |
TWI833198B (zh) | 半導體結構及其製作方法 | |
KR20130089618A (ko) | 고효율 발광다이오드 제조방법 | |
KR20100020936A (ko) | 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법 | |
TWI504019B (zh) | 發光二極體晶片的製造方法 | |
TWI796590B (zh) | 發光二極體以及形成發光二極體的方法 | |
JP2010092903A (ja) | 窒化物系半導体発光素子の製造方法 | |
KR100726971B1 (ko) | 질화물 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5105621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |