JP5344360B2 - 薄膜回路装置、電子機器及び製造方法 - Google Patents

薄膜回路装置、電子機器及び製造方法 Download PDF

Info

Publication number
JP5344360B2
JP5344360B2 JP2006273536A JP2006273536A JP5344360B2 JP 5344360 B2 JP5344360 B2 JP 5344360B2 JP 2006273536 A JP2006273536 A JP 2006273536A JP 2006273536 A JP2006273536 A JP 2006273536A JP 5344360 B2 JP5344360 B2 JP 5344360B2
Authority
JP
Japan
Prior art keywords
thin film
film circuit
substrate
region
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006273536A
Other languages
English (en)
Other versions
JP2007227875A (ja
Inventor
泰明 小平
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006273536A priority Critical patent/JP5344360B2/ja
Priority to KR1020070006917A priority patent/KR101453080B1/ko
Priority to CN2007100043365A priority patent/CN101009332B/zh
Priority to CN201110314362.4A priority patent/CN102412199B/zh
Priority to US11/625,978 priority patent/US7843041B2/en
Publication of JP2007227875A publication Critical patent/JP2007227875A/ja
Application granted granted Critical
Publication of JP5344360B2 publication Critical patent/JP5344360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0623—Small-size cooking ovens, i.e. defining an at least partially closed cooking cavity
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/02—Cooking-vessels with enlarged heating surfaces
    • A47J27/026—Cooking-vessels with enlarged heating surfaces with conduits through the vessel for circulating heating gases
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/04—Cooking-vessels for cooking food in steam; Devices for extracting fruit juice by means of steam ; Vacuum cooking vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/06—Lids or covers for cooking-vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、可撓性を有する基板表面に半導体素子等を含む薄膜回路層を形成した薄膜回路装置（薄膜半導体装置）及びその製造方法に関する。
薄膜回路装置は基板とこの基板の表面に形成された半導体素子等を含む薄膜回路層等によって構成されている。基板としては、単結晶シリコンウェハー、石英ガラス基板、耐熱ガラス基板、樹脂フィルム等が用いられ、必要とされる薄膜回路装置の性能や機能に応じて適切な材質が選択される。中でも、樹脂フィルムを基板に用いた薄膜回路装置は、基板そのものが薄く、可撓性を有するため、軽量で柔軟性を備えた薄膜回路装置を提供できる
点で便利である。
樹脂フィルムを基板に用いた薄膜回路装置の製造方法としては、半導体層、絶縁体層、金属層等を樹脂フィルム上に順次積層して薄膜回路層を得る方法や、予めガラス基板等の耐熱性基板の表面に形成した薄膜回路層を該基板から分離し、剥離した薄膜回路基板を樹脂フィルム上に接合する方法（剥離転写法）等が提案されている。例えば、特許文献１には剥離転写法による薄膜回路装置の製造例が開示されている。
特開平１０−１２５９３１号公報
しかしながら、樹脂フィルムを基板に用いた薄膜回路装置では、基板と薄膜回路層との間の物理的性質の差異に起因して薄膜回路層に欠陥を生じることがある。
一般に、薄膜回路層は化学気相成長法（ＣＶＤ法）やスパッタリング法によって基板表面に堆積された無機材料薄膜を含んで構成される。これらの無機材料薄膜は弾性定数が数十ＧＰａと大きく、線膨張係数は数〜十数ｐｐｍ／Ｋと小さい。一方で、樹脂フィルムの弾性定数は数ＧＰａと小さく、線膨張係数は１０〜５０ｐｐｍ／Ｋ程度と大きいのが一般的である。
こうした異種材料同士が接合されている薄膜回路装置では、例えば、温度変化が与えられた場合、線膨張係数の差に起因して樹脂フィルムと薄膜回路層の双方に熱応力が発生する。通常は、薄膜回路層の厚さが数μｍと薄く、断面積が小さいために、大きな熱応力が薄膜回路層に生じることとなる。この熱応力が薄膜回路層の構成材料の破断応力を超えると、薄膜回路層が破断に至り、薄膜回路装置の故障を招く。
また、樹脂フィルムが曲げ等の変形を生じた場合、薄膜回路層には曲げ応力が発生する。弾性定数が数十ＧＰａと大きい薄膜回路層では、小さな歪でも大きな応力が発生するので、曲げ等の変形による応力に依っても、薄膜回路層が破断に至る恐れがある。
特に、薄膜回路装置の端部は、個々の薄膜回路装置に分離する際に実施される切断工程によって、微小な亀裂やノッチを含む場合がある。こうした箇所では、応力集中によって巨大な応力が局所的に生じ易く、薄膜回路装置を破断に至らせるウィークポイントとなる。
よって、本発明は、このような課題に鑑み、高い信頼性を確保できる薄膜回路装置を提供することを目的とする。
また、本発明は、高い信頼性を確保できる薄膜回路装置の製造方法を提供することを目的とする。
上記目的を達成するため本発明の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの一つが上記素子領域を一周する溝を破線状に形成してなり、上記薄膜回路層は上記素子領域と低強度領域を覆う保護層を含み、上記低強度領域の-上記保護層に前記複数の凹状溝が設けられる。
また、本発明の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの一つが上記素子領域を一周する溝を破線状に形成してなり、上記基板が可撓性基板である。
また、本発明の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの二つが溝を破線状に形成してなり、その一方の凹状溝の破線状溝の隙間部に対応するように他方の凹状溝の破線状溝の溝部が位置し、上記薄膜回路層は上記素子領域と低強度領域を覆う保護層を含み、上記低強度領域の上記保護層に上記複数の凹状溝が設けられる。
また、本発明の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの二つが溝を破線状に形成してなり、その一方の凹状溝の破線状溝の隙間部に対応するように他方の凹状溝の破線状溝の溝部が位置し、上記基板が可撓性基板である。
上記目的を達成するため参考例の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの一つが溝を破線状に形成してなる。
また、参考例の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、上記薄膜回路層は、上記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、上記複数の凹状溝のうちの二つが溝を破線状に形成してなり、その一方の凹状溝の破線状溝の隙間部に対応するように他方の凹状溝の破線状溝の溝部が位置する。
上記目的を達成するため参考例の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、上記薄膜回路層の端部と上記素子領域との間に介在するように上記薄膜回路層に設けられた、周囲よりも相対的に機械的強度の低い低強度領域と、を備える。
また、本発明の薄膜回路装置は、基板と、上記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、上記薄膜回路層の端部と上記素子領域との間に当該素子領域を囲むように上記薄膜回路層に設けられた、周囲よりも相対的に機械的強度の低い低強度領域と、を備える。
かかる構成とすることによって、薄膜回路装置の端部から発生した亀裂が上記素子領域に侵入することを、上記低強度領域によって防止することが可能となる。また、素子領域を囲むように、低強度領域を配置することによって外部から素子領域内への亀裂の侵入を阻止可能となる。
好ましくは、上記低強度領域は、上記素子領域を複数取り囲むように設けられる。それにより、亀裂の素子領域への侵入をより確実に阻止することが可能となる。
好ましくは、上記低強度領域は、上記素子領域を包囲するように形成された凹状溝を含んで構成される。低強度領域に凹状溝を設けることによって、該領域の厚さを他の領域と比較して小さく設定し、意図的に該領域の強度をその周囲よりも相対的に低下させることができる。
好ましくは、上記低強度領域は、上記素子領域を包囲する複数の凹状溝を含んで構成される。それにより、より確実に亀裂の素子領域への侵入を阻止することが可能となる。
好ましくは、上記凹状溝の断面形状が、Ｖ字形状、逆台形状、長方形状、半円形状及び半楕円形状のうちのいずれかである。または、これ等断面形状のうちのいずれかの断面形状の一部の形状を含む形状である。低強度領域の溝の深さは上記薄膜回路層の厚さの５０％以上あることが望ましく、５０〜８５％程度であることが望ましい。
好ましくは、上記凹状溝は、Ｖ字形状の断面を有する。Ｖ字形状の最底部に、厚さが最も小さな線状領域を形成することが容易となり、上記低強度領域としての機能を発揮し易い。
好ましくは、上記凹状溝は、半楕円若しくはその一部の形状を含む断面を有する。
かかる構成とすることによって、半楕円形状の最底部に、厚さが最も小さな線状領域を形成することが容易となり、上記低強度領域としての機能を発揮し易い。
好ましくは、前記低強度領域は、前記素子領域を包囲する複数の凹状溝を含んで構成される。
かかる構成とすることによって、前記素子領域を多重に保護することができ、薄膜回路装置の信頼性をより向上させることができる。
また、本発明の電子機器は、上述した構成の薄膜回路装置を備えることを特徴とする。それにより、薄膜回路装置の故障が減り、より信頼性の高い電子機器を得ることが可能となる。
本発明の薄膜回路の製造方法は、薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、上記基板上に上記薄膜素子を含む素子領域を形成する工程と、上記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、上記低強度領域の形成が、上記素子領域を一周する破線状の溝を含む複数の凹状溝を形成するものであり、上記薄膜回路層は耐熱性の基板上で作製され、剥離されて、可撓性の基板上に移動されたものである。
また、本発明の薄膜回路の製造方法は、薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、上記基板上に上記薄膜素子を含む素子領域を形成する工程と、上記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、上記低強度領域の形成が、上記素子領域を一周する二つの破線状の溝を含む複数の凹状溝を形成するものであり、その一方の凹状溝の破線状の溝の隙間部に対応するように他方の凹状溝の破線状の溝の溝部が位置しており、上記薄膜回路層は耐熱性の基板上で作製され、剥離されて、可撓性の基板上に移動されたものである。
参考例の薄膜回路の製造方法は、薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、上記基板上に上記薄膜素子を含む素子領域を形成する工程と、上記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、上記低強度領域の形成が、上記素子領域を一周する破線状の溝を含む複数の凹状溝を形成するものである、ことを特徴とする。
また、上記低強度領域の形成が、上記素子領域を一周する二つの破線状の溝を含む複数の凹状溝を形成するものであり、その一方の凹状溝の破線状の溝の隙間部に対応するように他方の凹状溝の破線状の溝の溝部が位置する、ことを特徴とする。
参考例の薄膜回路装置の製造方法は、薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、上記基板上に薄膜素子を含む素子領域を形成する工程と、上記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、上記低強度領域の形成が前記素子領域へのコンタクトホールの形成と同時に行われる。
かかる構成とすることによって、低強度領域を形成するための特別な工程を追加する必要がなくなり、薄膜回路装置の製造コストの上昇を防ぐことができる。
好ましくは、上記低強度領域を形成する工程は、上記薄膜回路層をエッチングするプロセスである。それにより、コンタクトホール形成と低強度領域の溝形成とを同時に行うことが出来、製造コストの上昇を防止することが可能となる。
好ましくは、上記薄膜回路層は耐熱性の基板上で作製され、剥離されて、可撓性の基板上に移動されたものである。剥離転写技術を使用することによって耐熱性の低い樹脂基板上に、高温プロセスで作製したより性能の高い薄膜トランジスタを有する薄膜回路層を形成することが可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
本発明の実施の形態では、基板表面に薄膜回路層が形成されて成る薄膜回路装置において、薄膜回路装置の端部と、薄膜素子が構成される素子領域との間に、素子領域を包囲する形状を有する低強度（低機械的強度）領域を設けている。
個々の薄膜回路装置に分割する際に実施される切断工程によって、薄膜回路装置の端部に生じる微小な亀裂や凹凸は、いかなる切断工程を以ってしてもその存在を皆無にすることは困難である。以下の実施例によれば、基板あるいは薄膜回路端部より発して内部領域に向かうクラック（亀裂）が低強度領域に導出され、低強度領域で止まることによって素子領域の破壊が防止される。
（実施例１）
まず、図１及び図２を参照して、本発明の薄膜回路装置の構成について説明する。
図１は、本発明に係る薄膜回路装置の構成を示す斜視図であり、薄膜回路装置１００は、基板１０１と、基板１０１の表面に形成された薄膜回路層１０２と、を含んでいる。薄膜回路層１０２は、この実施例では基板１０１と同じ大きさであり、基板１０１の表面にごく薄い表面層として設けられる。なお、薄膜回路層１０２は基板１０１と異なる大きさであっても良い。
また、薄膜回路層１０２は、基板１０１上に直接的に形成されても良く、あるいは別途のプロセスによって形成されたものを、例えば、既述剥離転写法によって基板１０１上に接着材などによって貼り合せたものであっても良い。
薄膜回路層１０２は、素子領域１０３と、前記素子領域１０３を包囲する形状に設けられた低強度領域１０４とを含んで構成される。素子領域１０３は、一定の機能を発揮する領域であり、例えば、電気回路、表示回路、微小機械構造などが形成されている。低強度領域１０４は、薄膜回路層１０２に形成された相対的に他の領域よりも機械的強度の弱い領域である。例えば、後述のように当該領域の膜厚を薄くすることにより、当該領域の膜の材質自体を機械的強度の低いものにすることにより、あるいは当該領域の膜の材質をレーザ照射などによって機械的強度の低いものにすること等により、低機械的強度に設定されている。低強度領域１０４は、素子領域１０３と、基板１０１の端部（あるいは薄膜回路層１０２の端部）との間に、素子領域１０３を囲むように配置される。後述するように、低強度領域１０４は、素子領域１０３を複数回取り囲むように形成しても良い。また、低強度領域１０４は、完全に素子領域１０３を一巡するように囲むものでなくとも、部分的に囲むものであっても良い。当該部分でクラックの内部側への伸張を阻止する効果は得られる。
図２は、薄膜回路装置１００が製造される工程の一部を説明する説明図である。同図に示すように、大型の元基板１１の表面には、複数の素子領域１０３を含む薄膜回路層１２が形成される。薄膜回路層１２は、複数個の素子領域１０３及び各素子領域をそれぞれ取り囲む複数の低強度領域１０４を含んで構成される。薄膜回路層１２は、例えば、基板１１と同じ大きさであり、基板１１の表面にごく薄い表面層として設けられる。
図２に示すように、基板１１は、独立した機能を有する素子領域１０３及び低強度領域１０４を含むよう、個々の領域ごとに分割される。分割方法としては、切断砥石やナイフエッジ、鋏等による機械的切削法、レーザースクライブ法、等の手法が適宜用いられる。個々に分割されて得られる薄膜回路装置１００は、製品またはその一部として使用される。
上述の実施例のように、大型の基板上に多数の薄膜回路装置を一括して作製し、個々の薄膜回路装置に切り分ける分割工程を経ることによって、工程数が多く時間を必要とする薄膜回路層の製造工程を効率的に薄膜回路装置を製造することができる利点が得られる。
次に、図３を参照して、低強度領域１０４の機能について説明する。
図３（Ｂ）及び同図（Ｃ）は、図３（Ａ）中に示される薄膜回路装置１００の端部Ｘ部分についての拡大図である。図３（Ｂ）は、低強度領域１０４を設けない場合、図３（Ｃ）は、低強度領域１０４を設けた場合について示している。
薄膜回路装置１００の端部Ｘには、前述の基板及び薄膜回路層の分割工程によって当該切断面に微小なノッチＹが生じている。ノッチＹは、基板１０１のみに存在する場合、薄膜回路層１０２のみに存在する場合、及びその両者に存在する場合等がある。また、その大きさや頻度は、基板１０１及び薄膜回路層１０２のうちの少なくともいずれかの物性や、如何なる手段にて分割工程を実施したかによって異なる。しかしながら、いかなる技術的な手段（手法）を用いたとしても、ノッチＹの存在を皆無にすることは極めて困難である。
図３（Ｂ）に示すように、薄膜回路装置１００に曲げ等の変形や温度変化が生じた場合、基板１０１及び薄膜回路層１０２には、機械的応力または熱応力が発生する。その際、薄膜回路装置１００の端部ＸにノッチＹが存在していると、ノッチＹの先端部に応力集中が起こり、更に大きな亀裂Ｚに進展する。何らの保護領域が設けられていない場合、端部Ｘから伸張した亀裂Ｚは、薄膜回路層１０２の内部に向かって伸張し、ついには素子領域１０３に達して薄膜回路装置の故障を招く。
図３（Ｃ）に示すように、素子領域１０３と基板端部との間に設けられた低強度領域１０４は、薄膜回路装置１００の端部Ｘから発生した亀裂Ｚが、素子領域１０３に達するのを防ぐ役割を果たす。薄膜回路装置１００の端部Ｘから発生した亀裂Ｚが薄膜回路層１０２の内部に向かって伸張するとき、素子領域１０３を包囲する形状に設けられた低強度領域１０４に突き当たる。低強度領域１０４は、その周辺部と比較して機械的強度が弱くなるような設定された箇所である。亀裂Ｚは、機械的強度のより弱い箇所に向かって伸張するので、亀裂Ｚが低強度領域１０４に達すると、低強度領域１０４に沿った方向に進路を変更する。また、低強度領域１０４内にひとたび亀裂Ｚが伸張すると、当該箇所を挟んで端部側の薄膜回路層１０２と内部側の薄膜回路層１０２が亀裂Ｚによって分離されるので、新たな亀裂が端部から進展してきても、当該箇所において亀裂の進展を停止させることができる。
このように、薄膜回路装置１００の端部と、素子領域１０３との間に、素子領域１０３を包囲する形状に低強度領域１０４を設けることによって、薄膜回路装置１００の端部から進展した亀裂が素子領域１０３に到達して、薄膜回路装置１００を故障に至らしめることを防止することができる。これにより、機械的応力及び熱応力の両方又はいずれかの発生に対して、高い信頼性を保有する薄膜回路装置を提供することができる。
次に、図４及び図５を参照して、低強度領域１０４の構造について具体的に説明する。
図４（Ｂ）、（Ｃ）及び（Ｄ）は、図４（Ａ）で示す薄膜回路装置１００の周辺部Ａ−Ａ'についての拡大断面図である。
図４（Ｂ）に示すように、低強度領域１０４は、薄膜回路層１０２に設けられた、凹状の断面形状を有する溝によって形成することができる。断面形状が逆台形状、あるいは長方形状である溝の底部では、その周辺領域と比較して薄膜回路層１０２の厚さが明らかに小さくなるので、薄膜回路層１０２の機械的強度を効果的に低下させることができ、低強度領域を設けることができる。
また、図４（Ｃ）に示すように、低強度領域１０４は薄膜回路層１０２に設けられたＶ字形状の断面を有する溝によって形成することができる。溝の底部では、その周辺領域と比較して薄膜回路層１０２の厚さが明らかに小さくなるので、効果的に低強度領域を設けることができる。
例えば、同図の構成においては、素子領域１０３から外形までの距離Ｌａは、概ね３ｍｍ以下（３、０００μｍ）の距離に適宜に設定される。なお、薄膜トランジスタで作製した携帯用ディスプレイは、小型であることが求められているため、狭額縁化が図られており、距離Ｌａが１ｍｍ以下のものもある。素子領域１０３から溝１０４（低強度領域）までの距離Ｌｂは、Ｌａ／３以上に設けられている。また、より好ましくは、略Ｌａ／２であることが望ましい。これは、狭額縁化が図られている中で、溝の位置が素子領域１０３および外形からも、略同一の距離となるからである。
また、溝の深さｔｂは、後述するように薄膜回路層１０２の厚さの５０％以上であることが好ましい。出来れば薄膜回路層１０２の下地シリコン酸化膜層（ＴＦＴの最下層）あたりまで深くほれると具合がよい。なぜなら、クラックはＴＦＴの最下層から発生する場合もあると考えられるため（フィルムとＴＦＴの剪断応力が一番かかるため）、その層に近い部分まで削られていると、発生したクラックが速やかに低強度領域に進むからである。実際のＴＦＴの構成からすると、薄膜回路層１０２の表面から約８５％削れば下地シリコン酸化膜層に到達する計算となる。一般的なＴＦＴの厚さｔａは数μｍ〜１０μｍ程度である。よって、溝の深さｔｂは、ｔａ／２以上であることが好ましい。
また、溝の幅ｗは深さｔｂと略同等であることが応力を集中させる低強度領域の溝の機能からして好ましい。幅ｗは深さｔｂ以上であり、好適には深さｔｂと略同等である。
低強度領域１０４の溝は、半導体製造プロセスのエッチングによって形成することができる。また、サンドブラスト、ウォータージェット、レーザー加工などによって行っても良い。サンドブラスト加工によれば、溝の線幅も細く、溝の深さも数μｍレベルで加工することができる。ウォータージェット加工によれば、有機材料及び無機材料に共に均一な加工を施すことができる。レーザー加工は、特にフェムト秒レーザーを用いた加工が好ましい。レーザー照射という比較的に簡便な方法により加工効率よく低強度領域を形成することができる。
図４（Ｄ）に示すように、低強度領域１０４は薄膜回路層１０２に設けられた、半楕円若しくはその一部を含む形状の断面を有する溝によって形成することができる。溝の底部では、その周辺領域と比較して薄膜回路層１０２の厚さが明らかに小さくなるので、効果的に低強度領域を設けることができる。
なお、溝の断面形状は、例えば、Ｖ字形状、逆台形状、長方形状、半円形状、半楕円形状、及びこれ等の形状の一部の形状を含む形状等とすることが可能である。
（実施例２）
図５は、他の実施例を示している。この実施例では素子領域１０３を囲む低強度領域１０４が複数の溝によって構成されている。
図５（Ｂ）、（Ｃ）及び（Ｄ）は、図５（Ａ）で示す薄膜回路装置１００の周辺部Ｂ−Ｂ'についての拡大断面図である。
図５（Ｂ）に示すように、低強度領域１０４は薄膜回路層１０２に設けられた、凹状の断面形状を有する複数の溝によって形成される。また、低強度領域１０４は、図５（Ｃ）に示すＶ字形状の断面や、図５（Ｄ）に示す半楕円若しくはその一部を含む形状の断面を有する複数の溝、あるいはそれらの組み合わせによって形成することができる。
なお、この実施例においても溝の断面形状は、例えば、Ｖ字形状、逆台形状、長方形状、半円形状、半楕円形状、及びこれ等の形状の一部の形状を含む形状等とすることが可能である。
かかる構成とすることによって、薄膜回路装置１００の端部より発生した亀裂が、低強度領域１０４を超えて内部に侵入する確率を減少させることができ、より高い信頼性を備えた薄膜回路装置を提供することができる。
また、図５（Ｂ）、（Ｃ）及び（Ｄ）は、三重の溝によって形成された低強度領域１０４について示しているが、溝の数は３に限定されるものではない。溝の数が多いほど、低強度領域１０４の持つ、亀裂の進展に対する耐性を向上することができる。また、少ない数の溝で、亀裂の進展に対する十分な耐性が得られれば、低強度領域１０４が占有する面積を小さくすることができるので、薄膜回路装置１００の小型化に寄与することができる。
このことから、低強度領域１０４を構成する複数の溝の数は、１本乃至５本であることが好ましく、１本乃至３本であることがより好ましい。
また、低強度領域１０４を構成する溝の深さについては、深いほど亀裂の進展に対する耐性を向上させることができる。溝の最深部の深さは、薄膜回路層１０２の厚さの２０％以上であることが好ましく、５０％以上であることがより好ましい。
図６は、既述した図５（Ａ）の素子領域１０３を囲む低強度領域１０４の溝パターンのバリエーションを図６（Ｂ）の（ａ）乃至（ｅ）に示している。図６（Ｂ）の（ａ）例は、既述した直線状の連続する溝である。
同（ｂ）の例は、溝を直線的で連続な溝（ストレート溝）と直線的で断続的な溝（ミシン目溝）とで組み合わせている。素子領域１０３に近い側をストレート溝とし、その外側をミシン目溝とすることにより、強度を保ちつつ、外部（Chip端面）からのクラックの進展を阻むことができる。
同（ｃ）の例は、溝を２本のミシン目溝により構成する。それぞれの溝を外形辺からの垂線に対して隙間を補完するようなミシン目（断続パターン）とすることにより、強度を保ちつつ、外部（Chip端面）からのクラックの進展を阻むことができる。
同（ｄ）の例は、溝を一定周期の三角波状に形成する。この構成により、クラック（応力）が外形辺の様々な方向から進入して来た場合でも、応力が隣接する山部に分散され易くなり、また、入って来る応力の方向に沿った溝部が存在するため、効果的にクラックを溝に導くことができる。
同（ｅ）の例は、溝を一定周期の矩形波状に形成する。この構成により、クラック（応力）が外形辺の様々な方向から進入して来た場合でも、応力が隣接する山部に分散され易くなり、また、入って来る応力の方向に沿った溝部が存在するため、効果的にクラックを溝に導くことができる。
上述した、図（ｄ）及び（ｅ）の例においては、三角波または矩形波の角部に「角ｒ」（丸味）を付けても良い。また、図（ａ）乃至（ｅ）のパターンを組み合わせて用いても良い。
これらの溝は、外形の４辺にそれぞれ同じパターンで設けることが望ましい。クラックはどこから入って来るか解らないが、外形の４辺に全て溝が設けられていることにより、クラックの素子領域１０３への進入を確実に防止することができる。
次に、実施例３乃至９を挙げながら、低強度領域１０４を構成する溝の形成工程について詳細に説明する。
実施例３及び４では、薄膜回路層１０２として、プレーナ型薄膜トランジスタを含む薄膜デバイスの製造方法について詳細を説明する。実施例５では、薄膜回路層１０２として、逆スタガ型薄膜トランジスタを含む薄膜デバイスの製造方法について詳細を説明する。
これ等実施例における薄膜回路装置の製造方法は、薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法において、基板上に薄膜素子を含む素子領域を形成する工程と、素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、低強度領域の形成を素子領域へのコンタクトホールの形成と同時に行うことにより、低強度領域を形成するための追加の製造プロセスを不要としている。
さらに、実施例６乃至９では、薄膜トランジスタの構造に依らず適用することができる、溝の形成工程について説明する。
（実施例３）
この実施例では、凹状の断面形状を有する溝（低強度領域）を形成する工程において、プレーナ型薄膜トランジスタの構成要素であるシリコン薄膜層をエッチングストッパーとして用いている。
まず、図７（Ａ）に示すように、基板１０１上にＣＶＤ（化学蒸着）法などによってシリコン酸化膜などを保護層２０１として形成する。この上にＣＶＤ法等によってシリコン層を成膜し、レーザー結晶化及び熱処理等によってポリシリコン層２０２とする。
同図（Ｂ）に示すように、ポリシリコン層２０２をパターニングし、トランジスタ形成領域及びエッチングストッパー領域（低強度領域）を形成する。この上にＣＶＤ法によって絶縁膜（シリコン酸化膜等）を堆積し、ゲート絶縁膜２０３を成膜する。
同図（Ｃ）に示すように、基板上にスパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてゲート電極・配線層２０４を形成する。このゲート電極２０４をマスクとしてトランジスタ形成領域に不純物イオン注入を行い、熱処理等を行って不純物を活性化させてソース領域・ドレイン領域を形成する。
同図（Ｄ）に示すように、ＣＶＤ法によって絶縁膜（酸化シリコン等）を堆積して層間絶縁層２０５を形成する。
同図（Ｅ）に示すように、層間絶縁層２０５及びゲート絶縁層２０３をパターニングし、トランジスタ領域にソース及びドレインのコンタクトホールを開口する。また、既述したエッチングストッパー領域（低強度領域）に複数の溝を形成する。ここで、エッチング液は酸化シリコンとシリコンに対して選択比の大きいもの（例えば、フッ酸ＨＦ＋Ｈ2Ｏ）が選択され、ポリシリコン層２０２はエッチングストッパーとして機能する。
同図（Ｆ）に示すように、スパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてソース電極及びドレイン電極２０６を形成する。
同図（Ｇ）に示すように、ＣＶＤ法によって窒化シリコンや酸化シリコンを堆積して保護層２０７を成膜する。この保護層２０７にコンタクトホールを開口し、導電材料を堆積し、パターニングを行ってトランジスタ電極との接続配線層２０８を形成する。
このようにして、基板１０１上に素子領域にトランジスタを含み、素子領域を囲む低強度領域１０４を有する薄膜回路層１０２が作製される。この実施例では、図７（Ｅ）に示すように、ソース・ドレイン電極のコンタクトホールの形成の際に低強度領域１０４の溝を形成することが出来る。
（実施例４）
この実施例では、凹状の断面形状を有する溝（低強度領域）を形成する工程において、プレーナ型薄膜トランジスタの構成要素であるゲート電極材料をエッチングストッパーとして用いている。
まず、図８（Ａ）に示すように、基板１０１上にＣＶＤ法などによってシリコン酸化膜などを保護層２０１として形成する。この上にＣＶＤ法等によってシリコン層を成膜し、レーザー結晶化及び熱処理等によってポリシリコン層２０２とする。
同図（Ｂ）に示すように、ポリシリコン層２０２をパターニングし、トランジスタ形成領域を形成する。この上にＣＶＤ法によって絶縁膜（シリコン酸化膜等）を堆積し、ゲート絶縁膜２０３を成膜する。
同図（Ｃ）に示すように、基板上にスパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてゲート電極・配線層２０４及びエッチングストッパー層２０４ａを形成する。エッチングストッパー層２０４ａは低強度領域に形成される。ゲート電極２０４をマスクとしてトランジスタ形成領域（ポリシリコン層２０２）に不純物イオン注入を行い、熱処理等を行って不純物を活性化させてソース領域・ドレイン領域を形成する。
同図（Ｄ）に示すように、ＣＶＤ法によって絶縁膜（酸化シリコン等）を堆積して層間絶縁層２０５を形成する。
同図（Ｅ）に示すように、層間絶縁層２０５及びゲート絶縁層２０３をパターニングし、トランジスタ領域にソース及びドレインのコンタクトホールを開口する。また、同時にエッチングストッパー層２０４ａを利用して層間絶縁層２０５をパターニングして低強度領域に複数の溝を形成する。エッチング液は、層間絶縁層２０５に対するエッチングレートが高く、エッチングストッパー層２０４ａに対するエッチングレートが低いもの（例えば、フッ酸）が適宜に選択される。
同図（Ｆ）に示すように、スパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてソース電極及びドレイン電極２０６を形成する。
同図（Ｇ）に示すように、ＣＶＤ法によって窒化シリコンや酸化シリコンを堆積して保護層２０７を成膜する。この保護層２０７にコンタクトホールを開口し、導電材料を堆積し、パターニングを行ってトランジスタ電極との接続配線層２０８を形成する。
このようにして、基板１０１上に素子領域にトランジスタを含み、素子領域を囲む低強度領域１０４を有する薄膜回路層１０２が作製される。この実施例でも、図８（Ｅ）に示すように、ソース電極及びドレイン電極のコンタクトホールの形成の際に低強度領域１０４の溝を形成することが出来る。
（実施例５）
この実施例では、トランジスタとして逆スタガ型薄膜トランジスタを用いる。そして、既述した凹状の断面形状を有する溝（低強度領域）を形成する工程（図８参照）において、逆スタガ型薄膜トランジスタの構成要素であるゲート電極をエッチングストッパーとして用いる。
（実施例６）
この実施例では、凹状の断面形状を有する溝（低強度領域）を形成する工程において、プレーナ型薄膜トランジスタの構成要素である下地層をエッチングストッパーとして用いている。なお、実施例はプレーナ型薄膜トランジスタの製造過程と共に説明しているが、薄膜トランジスタの構造（タイプ）に関係なく適用することができる。
まず、図９（Ａ）に示すように、基板１０１上にＣＶＤ（化学蒸着）法などによってシリコン窒化膜などを保護層２０１として形成する。この上にＣＶＤ法等によってシリコン層を成膜し、レーザー結晶化及び熱処理等によってポリシリコン層２０２とする。
同図（Ｂ）に示すように、ポリシリコン層２０２をパターニングし、トランジスタ形成領域を形成する。この上にＣＶＤ法によって絶縁膜（シリコン酸化膜等）を堆積し、ゲート絶縁膜２０３を成膜する。
同図（Ｃ）に示すように、基板上にスパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてゲート電極・配線層２０４を形成する。このゲート電極２０４をマスクとしてトランジスタ形成領域に不純物イオン注入を行い、熱処理等を行って不純物を活性化させてソース領域・ドレイン領域を形成する。
同図（Ｄ）に示すように、ＣＶＤ法によって絶縁膜（酸化シリコン等）を堆積して層間絶縁層２０５を形成する。
同図（Ｅ）に示すように、層間絶縁層２０５及びゲート絶縁層２０３をパターニングし、トランジスタ領域にソース及びドレインのコンタクトホールを開口する。また、既述した低強度領域に複数の溝を形成する。ここで、エッチング液は酸化シリコンに対してエッチングレートが高く、シリコン、窒化シリコンに対してエッチングレートの低いものを（例えば、フッ酸ＨＦ＋Ｈ2Ｏ）が選択される。窒化シリコン層２０１はエッチングストッパーとして機能する。
同図（Ｆ）に示すように、スパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてソース電極及びドレイン電極２０６を形成する。
同図（Ｇ）に示すように、ＣＶＤ法によって窒化シリコンや酸化シリコンを堆積して保護層２０７を成膜する。この保護層２０７にコンタクトホールを開口し、導電材料を堆積し、パターニングを行ってトランジスタ電極との接続配線層２０８を形成する。
このようにして、基板１０１上に素子領域にトランジスタを含み、素子領域を囲む低強度領域１０４を有する薄膜回路層１０２が作製される。この実施例では、図９（Ｅ）に示すように、ソース・ドレイン電極のコンタクトホールの形成の際に低強度領域１０４の溝を形成することが出来る。
（実施例７）
この実施例では、薄膜トランジスタの構成要素である層間絶縁膜を加工することによって凹状の断面形状を有する溝（低強度領域）を形成している。この実施例も薄膜トランジスタの構造に依らず適用することができるが、プレーナ型薄膜トランジスタを例にして説明する。
まず、前述した図９（Ａ）乃至同（Ｄ）の手順によって、図１０（Ａ）に示すように、トランジスタの層間絶縁膜２０５を形成する。
次に、図１０（Ｂ）に示すように、層間絶縁層２０５及びゲート絶縁層２０３をパターニングし、トランジスタ領域にソース及びドレインのコンタクトホールを開口する。
同図（Ｃ）に示すように、スパッタ法などによってアルミニウムなどの導電材料を堆積し、これをパターニングしてソース電極及びドレイン電極２０６を形成する。
同図（Ｄ）に示すように、ＣＶＤ法によって窒化シリコンや酸化シリコンを堆積して保護層２０７を成膜する。この保護層２０７をパターニングして、トランジスタのソース領域及びドレイン領域上にコンタクトホールを開口する。また、保護層２０７の低強度領域に複数の溝を形成する。
同図（Ｅ）に示すように、保護層２０７上に導電材料を堆積し、パターニングを行ってトランジスタ電極との接続配線層２０８を形成する。
このようにして、基板１０１上に素子領域にトランジスタを含み、素子領域を囲む低強度領域１０４を有する薄膜回路層１０２が作製される。この実施例では、図１０（Ｄ）に示すように、ソース・ドレイン電極と外部配線とのコンタクトホールの形成の際に低強度領域１０４の溝を形成することが出来る。
（実施例８）
この実施例では、Ｖ字形状の断面形状を有する溝（低強度領域）を形成する方法について説明する。この実施例で説明する方法は、薄膜トランジスタの構造に依らず適用することができるが、以下の説明ではプレーナ型薄膜トランジスタの製造を例として説明する。
図１１（Ａ）は、前述したプレーナ型薄膜トランジスタの製造過程（例えば、図１０（Ａ）乃至同図（Ｅ）において低強度領域の形成を行わないもの）によって得られる薄膜トランジスタを含む薄膜回路基板を示している。この基板の上に、フォトレジスト２１０をスピンコート等によって塗布し、図示しないフォトマスクによって低強度領域の溝パターンを浅く露光して現像している。それにより、フォトレジスト２１０には低強度領域の複数の溝にそれぞれ対応するＶ字状の溝が複数形成されている。このフォトレジスト２１０をマスクとして異方性エッチングを行うことによって、フォトレジスト２１０の複数のＶ字状の溝が保護層２０７に転写される。その後、レジスト２１０を剥離し、基板を洗浄する。
その結果、図１１（Ｂ）に示すように、低強度領域１０４の保護層２０７に断面がＶ字状の複数の溝が形成された薄膜回路装置が得られる。
（実施例９）
この実施例では、半楕円、半円若しくはそれ等の一部を含む形状の断面を有する溝を形成する方法について説明する。この実施例で説明する方法も、薄膜トランジスタの構造に依らず適用することができるが、以下の説明ではプレーナ型薄膜トランジスタの製造を例として説明する。
図１２（Ａ）は、前述したプレーナ型薄膜トランジスタの製造過程（例えば、図１０（Ａ）乃至同図（Ｅ）において低強度領域の形成を行わないもの）によって得られる薄膜トランジスタを含む薄膜回路基板を示している。この基板の上に、フォトレジスト２１０をスピンコート等によって塗布し、図示しないフォトマスクによって低強度領域の溝パターンを深く露光して現像している。それにより、フォトレジスト２１０には低強度領域の複数の溝にそれぞれ対応する逆台形状の底部がより広く露出した複数の溝が形成されている。このフォトレジスト２１０をマスクとして湿式（エッチング液）エッチングを行うことによって、フォトレジスト２１０の複数の溝が保護層２０７に転写される。エッチング液の特性によって保護層２０７には楕円状、あるいは半円状の溝が複数形成される。その後、レジスト２１０を剥離し、基板を洗浄する。
その結果、図１１（Ｂ）に示すように、低強度領域１０４の保護層２０７に断面が楕円状（あるいは半円状）の複数の溝が形成された薄膜回路装置が得られる。
以上のような方法を用いて、薄膜トランジスタを含む薄膜回路層１０２に、低強度領域１０４を設けることができる。
（実施例１０）
次に、低強度領域１０４を備えた薄膜回路層１０２をガラス基板表面に製造し、続いて該薄膜回路層１０２を可撓性の樹脂フィルム表面に転写することによって、柔軟性を備えた薄膜回路装置１００を得る方法について述べる。
ここでは、図１０に示した例（実施例７）の薄膜回路装置を用いて説明する。他の実施例の薄膜回路装置でも同様である。
図１３（Ａ）に示すように、基板１０１上にＣＶＤ法によってアモルファスシリコン層を剥離層として成膜する。この基板上に、上述したプロセス手順（例えば、実施例７）で薄膜回路装置を作製する。
図１３（Ｂ）に示すように、表面にアモルファスシリコン層を剥離層３０２として成膜した仮転写基板３０１を水溶性の接着剤３０３を介して貼り合せる。
図１３（Ｃ）に示すように、基板１０１の裏面側からレーザを照射して剥離層１０１ａのアモルファスシリコンの結合力を失わせる。
図１３（Ｄ）に示すように、基板１０１を分離して薄膜回路層１０２を仮転写基板３０１側に移動する。
図１４（Ａ）に示すように、仮転写基板３０１の薄膜回路層１０２に可撓性の樹脂基板４０１を非水溶性の接着剤４０２を介して貼り合せる。
図１４（Ｂ）に示すように、仮転写基板３０１の裏面側からレーザを照射して剥離層３０２のアモルファスシリコンの結合力を失わせる。
図１４（Ｃ）に示すように、仮転写基板３０１を分離して薄膜回路層１０２を樹脂基板４０１側に移動する。接着剤３０３を水洗して除去する。
図１４（Ｄ）に示すように、素子領域１０３の周囲に低強度領域１０４を有する薄膜回路層１０２を樹脂基板４０１上に形成した薄膜回路装置が得られる。なお、基板全体には図２に示すように複数の薄膜回路装置１００が形成されている。
このような剥離転写技術を用いることによって、薄膜回路装置を高温プロセスで形成することが出来、一般に耐熱性の低い可撓性基板上に直接低温プロセスで製造したトランジスタよりもより性能の良いトランジスタを備える薄膜回路装置が得られる。
（実施例１１）
上述した低強度領域を有する薄膜回路装置を備える電子機器の例について説明する。
図１５は、電子機器の具体例を説明する図である。同図（Ａ）は携帯電話への適用例であり、当該携帯電話１０００は上述した薄膜回路装置を含む電気光学装置を用いて構成される表示部１００１を備えている。電気光学装置には液晶表示パネル、有機ＥＬパネル、電気泳動表示パネル等が含まれる。
図１５（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ１１００は上述した電気光学装置を用いて構成される表示部１１０１を備えている。
同図（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン１２００は上述した電気光学装置を用いて構成される表示部１２０１を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る薄膜回路装置を含む電気光学装置を適用し得る。
なお、本発明の薄膜回路装置を使用する電子機器としては、この他に、例えば、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＰＤＡ（携帯型情報機器）、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども該当する。
以上説明したように、本発明の実施例によれば、薄膜回路装置の端部から発生した亀裂が前記素子領域に侵入することを、前記低強度領域によって防止することが可能となる。すなわち、端部から発生した亀裂は、前記低強度領域に達すると、該低強度領域に沿った方向に進路を変更するため、該低強度領域に包囲された素子領域に亀裂が侵入することなく、素子領域を保護することが可能となる。
図１は、本発明の薄膜回路装置を説明する斜視図である。 図２は、基板からの薄膜回路装置の分割を説明する斜視図である。 図３は、薄膜回路装置のクラック発生と低強度領域の効果を説明する説明図である。 図４は、低強度領域の形成例を説明する説明図である。 図５は、複数溝からなる低強度領域の例を説明する説明図である。 図６は、低強度領域の溝のパターン例を説明する説明図である。 図７は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例３）である。 図８は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例４）である。 図９は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例６）である。 図１０は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例７）である。 図１１は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例８）である。 図１２は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例９）である。 図１３は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例１０）である。 図１４は、低強度領域を有する薄膜回路装置の製作例を説明する工程図（実施例１０）である。 図１５は、本発明に係る薄膜回路装置を含む電子機器の例を説明する説明図である。
符号の説明
１０１ 基板、１０２ 薄膜回路層、１０３ 素子領域、１０４ 低強度領域

Claims (9)

  1. 基板と、
    前記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、
    前記薄膜回路層は、前記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、前記複数の凹状溝のうちの一つが前記素子領域を一周する溝を破線状に形成してなり、
    前記薄膜回路層は前記素子領域と低強度領域を覆う保護層を含み、前記低強度領域の前記保護層に前記複数の凹状溝が設けられる、薄膜回路装置。
  2. 基板と、
    前記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、
    前記薄膜回路層は、前記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、前記複数の凹状溝のうちの一つが前記素子領域を一周する溝を破線状に形成してなり、
    前記基板が可撓性基板である、薄膜回路装置。
  3. 基板と、
    前記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、
    前記薄膜回路層は、前記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、
    前記複数の凹状溝のうちの二つが溝を破線状に形成してなり、その一方の凹状溝の破線状溝の隙間部に対応するように他方の凹状溝の破線状溝の溝部が位置し、
    前記薄膜回路層は前記素子領域と低強度領域を覆う保護層を含み、前記低強度領域の前記保護層に前記複数の凹状溝が設けられる、薄膜回路装置。
  4. 基板と、
    前記基板上に形成された、薄膜素子を含む素子領域を有する薄膜回路層と、を備え、
    前記薄膜回路層は、前記素子領域を囲むように設けられた、周囲よりも相対的に機械的強度の低い複数の凹状溝を含み、
    前記複数の凹状溝のうちの二つが溝を破線状に形成してなり、その一方の凹状溝の破線状溝の隙間部に対応するように他方の凹状溝の破線状溝の溝部が位置し、
    前記基板が可撓性基板である、薄膜回路装置。
  5. 薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、
    前記基板上に前記薄膜素子を含む素子領域を形成する工程と、
    前記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、
    前記低強度領域の形成が、前記素子領域を一周する破線状の溝を含む複数の凹状溝を形成するものであり、前記薄膜回路層は耐熱性の基板上で作製され、剥離されて、可撓性の基板上に移動されたものである、薄膜回路装置の製造方法。
  6. 薄膜素子を含む薄膜回路層を基板上に形成する薄膜回路装置の製造方法であって、
    前記基板上に前記薄膜素子を含む素子領域を形成する工程と、
    前記素子領域の周囲に機械的強度の低い低強度領域を形成する工程と、を含み、
    前記低強度領域の形成が、前記素子領域を一周する二つの破線状の溝を含む複数の凹状溝を形成するものであり、その一方の凹状溝の破線状の溝の隙間部に対応するように他方の凹状溝の破線状の溝の溝部が位置しており、前記薄膜回路層は耐熱性の基板上で作製され、剥離されて、可撓性の基板上に移動されたものである、薄膜回路装置の製造方法。
  7. 前記凹状溝の深さは前記薄膜回路層の厚さの５０〜８５％程度である、請求項１又は３に記載の薄膜回路装置。
  8. 前記凹状溝の断面形状が、Ｖ字形状、逆台形状、長方形状、半円形状及び半楕円形状のうちのいずれか、又はいずれかの断面形状の一部の形状を含む形状である、請求項１乃至４のいずれかに記載の薄膜回路装置。
  9. 請求項１乃至４のいずれかに記載の薄膜回路装置を備えることを特徴とする電子機器。
JP2006273536A 2006-01-24 2006-10-05 薄膜回路装置、電子機器及び製造方法 Active JP5344360B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006273536A JP5344360B2 (ja) 2006-01-24 2006-10-05 薄膜回路装置、電子機器及び製造方法
KR1020070006917A KR101453080B1 (ko) 2006-01-24 2007-01-23 박막 회로 장치, 전자 기기 및 제조 방법
CN2007100043365A CN101009332B (zh) 2006-01-24 2007-01-23 薄膜电路装置、电子设备和制造方法
CN201110314362.4A CN102412199B (zh) 2006-01-24 2007-01-23 薄膜电路装置和电子设备
US11/625,978 US7843041B2 (en) 2006-01-24 2007-01-23 Thin-film circuit device having a low strength region, method for manufacturing the thin-film circuit device, and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006015595 2006-01-24
JP2006015595 2006-01-24
JP2006273536A JP5344360B2 (ja) 2006-01-24 2006-10-05 薄膜回路装置、電子機器及び製造方法

Publications (2)

Publication Number Publication Date
JP2007227875A JP2007227875A (ja) 2007-09-06
JP5344360B2 true JP5344360B2 (ja) 2013-11-20

Family

ID=38286077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273536A Active JP5344360B2 (ja) 2006-01-24 2006-10-05 薄膜回路装置、電子機器及び製造方法

Country Status (4)

Country Link
US (1) US7843041B2 (ja)
JP (1) JP5344360B2 (ja)
KR (1) KR101453080B1 (ja)
CN (2) CN102412199B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI470304B (zh) * 2008-08-25 2015-01-21 Nissha Printing 觸控輸入裝置及電子機器
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2012181445A (ja) 2011-03-02 2012-09-20 Seiko Epson Corp 電気装置
JP2012243935A (ja) * 2011-05-19 2012-12-10 Sony Corp デバイスおよび表示装置
JP5765221B2 (ja) * 2011-12-28 2015-08-19 トヨタ自動車株式会社 通電加熱式触媒装置及びその製造方法
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US8679947B1 (en) * 2012-11-07 2014-03-25 International Business Machines Corporation Self-formation of high-density defect-free and aligned nanostructures
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
TWI611582B (zh) * 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105174203B (zh) * 2014-05-28 2016-09-28 无锡华润上华半导体有限公司 基于mems的传感器的制作方法
KR101685020B1 (ko) * 2014-07-10 2016-12-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN104103648B (zh) 2014-07-24 2017-12-05 上海天马微电子有限公司 柔性显示设备、柔性显示母板及其制作方法
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
US10504859B2 (en) * 2016-10-01 2019-12-10 Intel Corporation Electronic component guard ring
KR102169298B1 (ko) * 2016-12-08 2020-10-26 한국전자통신연구원 유연 기판의 제조 방법 및 이에 의해 제조된 유연 기판
KR102708773B1 (ko) 2016-12-26 2024-09-23 엘지디스플레이 주식회사 플렉서블 표시장치
CN107195794B (zh) 2017-06-06 2019-07-30 京东方科技集团股份有限公司 一种柔性显示基板及其制作方法、显示面板、显示装置
US10562261B2 (en) * 2017-11-16 2020-02-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and display substrate
WO2020145296A1 (ja) 2019-01-09 2020-07-16 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283637A (ja) * 1990-03-30 1991-12-13 Fujitsu Ltd 半導体装置
JPH09306872A (ja) * 1996-05-14 1997-11-28 Sony Corp 半導体装置
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
KR20000045081A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 구조
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP2004071874A (ja) * 2002-08-07 2004-03-04 Sharp Corp 半導体装置製造方法および半導体装置
JP2004140029A (ja) * 2002-10-15 2004-05-13 Sharp Corp 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4786887B2 (ja) * 2003-08-22 2011-10-05 パナソニック株式会社 半導体装置の製造方法および半導体装置
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法

Also Published As

Publication number Publication date
US20070173031A1 (en) 2007-07-26
CN102412199B (zh) 2014-04-02
KR20070077775A (ko) 2007-07-27
CN101009332A (zh) 2007-08-01
CN102412199A (zh) 2012-04-11
CN101009332B (zh) 2011-12-14
JP2007227875A (ja) 2007-09-06
US7843041B2 (en) 2010-11-30
KR101453080B1 (ko) 2014-10-27

Similar Documents

Publication Publication Date Title
JP5344360B2 (ja) 薄膜回路装置、電子機器及び製造方法
KR100597928B1 (ko) 액티브 매트릭스형 표시 장치 및 그 제조 방법
JP5547901B2 (ja) 表示装置
JP5265652B2 (ja) 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子
KR100867866B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
JP5395336B2 (ja) 薄膜トランジスタアレイ基板及びこれの製造方法
JP2008053517A (ja) アレイ基板の製造方法及びアレイ基板
KR20090086341A (ko) 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법
US8842254B2 (en) Liquid crystal display panel and manufacturing method for the same
US6696325B1 (en) Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
CN113471394B (zh) 显示面板的切割修边方法、显示面板及显示装置
JP2010097077A (ja) 表示装置及びその製造方法
JP2004354798A (ja) 薄膜トランジスタ基板及びその製造方法
JP4621713B2 (ja) アクティブマトリクス型表示装置
CN107644896B (zh) 一种基于ltps的显示面板及其制备方法
JP2004101976A (ja) 薄膜回路基板
JP4441299B2 (ja) 表示装置の製造方法
JP4283456B2 (ja) 液晶表示装置用基板及びその製造方法
JP2005164798A (ja) 表示パネルの製造方法
JP2009044020A (ja) 半導体ウェハ及びその製造方法
JP2008135598A (ja) 薄膜トランジスタパネルの製造方法
JP5087825B2 (ja) アクティブ基板の製造方法
KR101363827B1 (ko) 플렉서블 표시장치 및 그 제조방법
CN110600493A (zh) 显示面板及其制作方法
JP4550871B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5344360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130804

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250