JP2004140029A - 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 - Google Patents
半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP2004140029A JP2004140029A JP2002300956A JP2002300956A JP2004140029A JP 2004140029 A JP2004140029 A JP 2004140029A JP 2002300956 A JP2002300956 A JP 2002300956A JP 2002300956 A JP2002300956 A JP 2002300956A JP 2004140029 A JP2004140029 A JP 2004140029A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- groove
- silicon substrate
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 280
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 138
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 91
- 230000015572 biosynthetic process Effects 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 abstract description 44
- 230000035882 stress Effects 0.000 description 39
- 230000006355 external stress Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007429 general method Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013013 elastic material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
【課題】曲げストレスが加えられた場合であってもその形状をフレキシブルに対応させることが可能な半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法を提供する。
【解決手段】半導体素子が形成された素子形成領域３を有する素子形成層２が表面に設けられたシリコン基板１において、そのシリコン基板１の裏面における、素子形成層２の半導体素子が形成されない領域に対応する部分に、シリコン基板１の厚さの範囲内で溝４を形成する。
【選択図】 図１
【解決手段】半導体素子が形成された素子形成領域３を有する素子形成層２が表面に設けられたシリコン基板１において、そのシリコン基板１の裏面における、素子形成層２の半導体素子が形成されない領域に対応する部分に、シリコン基板１の厚さの範囲内で溝４を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、フレキシブルな半導体装置、該半導体装置が実装基板に実装された半導体モジュール、前記半導体装置の製造方法、及び、前記半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
携帯電話機を始めとした携帯型機器の小型化・軽量化・高性能化の需要が大きくなり、これに伴って半導体装置の小型薄型化とプリント配線基板への高密度実装化とが追求されてきた。半導体装置の小型化と共に求められる高機能化による端子数の増加は、対応するパッケージをＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ）からＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ ）等のエリアアレイ型へ変更することによって実現されてきた。また、近年ではさらに進んで各種ウエアラブル機器の提案が活発に行われており、半導体装置の小型化と共にフレキシブル性が求められている。このようなウエアラブル機器の市場はますます大きく発展すると考えられている。
【０００３】
図１３、図１４及び図１５はそれぞれ、（ａ）従来の半導体装置の側面図、及び（ｂ）従来の半導体装置を実装基板に実装してある半導体モジュールの側面図である。
図１３（ａ）は従来の半導体装置としてのＱＦＰを示す。このＱＦＰにおいて、半導体チップ（図示せず）は樹脂等の封止材料７３により封止されており、その半導体チップとＡｕワイヤ（図示せず）等によって電気的に接続された外部接続端子７４が封止材料７３の外部に突出している。このようなＱＦＰは、図１３（ｂ）に示すように、外部接続端子７４と実装基板７５上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、はんだペースト等を用いて実装基板７５に実装される（例えば、特許文献１参照。）。
【０００４】
図１４（ａ）は従来の半導体装置としてのＣＳＰを示す。このＣＳＰにおいて、半導体チップ（図示せず）が封止されている封止材料７６は配線基板７７に搭載され、前記半導体チップ及び配線基板７７を介して電気的に接続された外部接続端子７８が配線基板７７の外部に突出している。このようなＣＳＰは、図１４（ｂ）に示すように、外部接続端子７８と実装基板７９上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、実装基板７９に実装される（例えば、特許文献２参照。）。
図１５（ａ）は、従来の半導体装置としての、外部接続端子８１を備える半導体チップ（ベアチップ）８０を示す。半導体チップ８０と電気的に接続された外部接続端子８１は外部に突出している。このような外部接続端子８１を備える半導体チップ８０は、図１５（ｂ）に示すように、外部接続端子８１と実装基板８２上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、実装基板８２に実装される（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開平５−２５１６１６号公報
【特許文献２】
特開平１１−２０４７２０号公報
【特許文献３】
特開平１１−３０７５８６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した半導体装置はフレキシビリティがなく、機器のウエアラブル化には向かない。
図１６は従来の半導体装置のうち、耐曲げ強度が大きい半導体装置を実装基板に実装してある半導体モジュールにおいて、実装基板に対して曲げストレスを加えた状態の一例を示す。図１６（ａ）においては、ＱＦＰ８３を実装基板８４に実装した後に加えた曲げストレスにより実装基板８４が曲がった為に、外部接続端子８５に大きな外部応力が加わっている。図１６（ｂ）においても、ＣＳＰ８６を実装基板８７に実装した後に加えた曲げストレスにより実装基板８７が曲がった為に、外部接続端子８８に大きな外部応力が加わっている。図１６（ｃ）においても、外部接続端子９１を備える半導体チップ（ベアチップ）８９を実装基板９０に実装した後に加えた曲げストレスにより実装基板９０が曲がった為に、外部接続端子９１に大きな外部応力が加わっている。このように、耐曲げ強度が大きい半導体装置を実装基板に実装後、曲げストレスを加えることにより、外部接続端子部分に大きな外部応力が加わることにより、半導体装置が破損する可能性がある。
【０００７】
また、図１７は従来の半導体装置のうち、耐曲げ強度が小さい半導体装置を実装基板に実装してある半導体モジュールにおいて、実装基板に対して曲げストレスを加えた状態の一例を示す。図１７（ａ）においては、ＱＦＰ９２を実装基板９３に実装した後に加えた曲げストレスにより実装基板９３が曲がった為に、外部接続端子９４を含むＱＦＰ９２全体に大きな外部応力が加わっている。図１７（ｂ）においても、ＣＳＰ９５を実装基板９６に実装した後に加えた曲げストレスにより、実装基板９６が曲がった為に、外部接続端子９７を含むＣＳＰ９５全体に大きな外部応力が加わっている。図１７（ｃ）においても、外部接続端子１００を備える半導体チップ（ベアチップ）９８を実装基板９９に実装した後に加えた曲げストレスにより実装基板９９が曲がった為に、外部接続端子１００及び半導体チップ９８に大きな外部応力が加わっている。このように、耐曲げ強度が小さい半導体装置を実装基板に実装後、曲げストレスを加えることにより、外部接続端子を含む半導体装置全体に大きな外部応力が加わることにより、半導体装置が破損する可能性がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、その裏面に溝が設けられていることにより、実装される実装基板に曲げストレスが加えられた場合であってもその形状をフレキシブルに対応させることが可能な半導体装置、該半導体装置を実装基板に実装してある半導体モジュール、前記半導体装置の製造方法、及び、前記半導体モジュールの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、シリコン基板の表面に、半導体素子が形成された素子形成領域、及び、半導体素子が形成されない素子非形成領域を有する半導体装置において、前記シリコン基板の裏面の、前記素子非形成領域に対応する部分に溝が設けられていることを特徴とする。
【００１０】
本発明においては、シリコン基板の裏面に溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。また、溝は、シリコン基板の裏面の、素子非形成領域に対応する部分に設けられているために、素子形成領域に対応する部分はほとんど湾曲しないので、半導体素子が破損するのを防止することができる。よって、この半導体装置は、実装される実装基板に対して曲げストレスが加えられた場合であっても、曲げストレスに対してフレキシブルに対応することができ、破損するのを防止することができる。
【００１１】
また、本発明に係る半導体装置は、前記溝は複数であることを特徴とする。
【００１２】
本発明においては、シリコン基板の裏面に複数の溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、複数の溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。また、溝同士に挟まれる部分により、半導体装置の厚さ方向の強度を維持することができる。
【００１３】
また、本発明に係る半導体装置は、前記溝は互いに平行に設けられていることを特徴とする。
【００１４】
本発明においては、シリコン基板の裏面に互いに平行な溝が設けられていることにより、半導体装置は、溝に対して垂直な方向について湾曲するフレキシブル性を有する。
【００１５】
また、本発明に係る半導体装置は、前記溝は互いに交わる方向に延びるように設けられていることを特徴とする。
【００１６】
本発明においては、シリコン基板の裏面に互いに交わる方向に延びる溝が設けられていることにより、半導体装置は、各溝に対して垂直な方向について湾曲することができるため、さらなるフレキシブル性を有する。
【００１７】
また、本発明に係る半導体装置は、前記溝は、互いにほぼ垂直に交わる方向に延びるように設けられていることを特徴とする。
【００１８】
本発明においては、シリコン基板の裏面に、溝が互いにほぼ垂直に交わる方向に延びるように設けられていることにより、半導体装置は、溝に対応するほぼ垂直に交わる二方向について湾曲することができる。
【００１９】
また、本発明に係る半導体装置は、前記溝は、異なる３方向に延びるように設けられていることを特徴とする。
【００２０】
本発明においては、シリコン基板の裏面に、溝が異なる３方向に延びるように設けられていることにより、半導体装置は、各溝に対して垂直な方向、すなわち、ほぼあらゆる方向ついて湾曲することができる。
【００２１】
また、本発明に係る半導体装置は、前記溝の幅は、該溝の底部から開口部にかけてほぼ均一に形成されていることを特徴とする。
【００２２】
本発明においては、シリコン基板の裏面に、その底部から開口部にかけての幅がほぼ均一な溝が設けられていることにより、溝近傍において強度が部分的に弱い箇所がないため、半導体装置が湾曲した場合であっても破損し難い。また、このような溝を形成するのは容易である。
【００２３】
また、本発明に係る半導体装置は、前記溝の幅は、該溝の底部よりも開口部の方が広く形成されていることを特徴とする。
【００２４】
本発明においては、シリコン基板の裏面に、その底部よりも開口部の方が幅が広い溝が設けられていることにより、半導体装置が湾曲した場合の溝部分の曲がる度合いの規制が、幅が均一な溝が設けられている場合に比べて小さいので、半導体装置がより大きく湾曲することができる。
【００２５】
また、本発明に係る半導体装置は、前記溝の底部は曲面に形成されていることを特徴とする。
【００２６】
本発明においては、シリコン基板の裏面に、その底部が曲面に形成されている溝が設けられていることにより、溝の底部に応力的に弱い角部を有する場合とは異なり、溝の底部に応力的に特に弱い部分がないので、半導体装置が湾曲した場合に、溝部分において応力が集中してクラックが発生するのを減少させることができる。
【００２７】
また、本発明に係る半導体装置は、前記溝には、前記シリコン基板よりも柔軟な材料が充填されていることを特徴とする。
【００２８】
本発明においては、シリコン基板の裏面に、シリコン基板よりも柔軟な材料が充填されている溝が設けられていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００２９】
また、本発明に係る半導体装置は、前記シリコン基板の裏面は、該シリコン基板よりも柔軟な材料により被覆されていることを特徴とする。
【００３０】
本発明においては、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面がシリコン基板よりも柔軟な材料によって被覆されていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００３１】
さらに、本発明に係る半導体装置は、前記素子形成領域は複数であり、前記素子非形成領域は、互いに離隔して形成された前記素子形成領域同士に挟まれる領域であることを特徴とする。
【００３２】
本発明においては、シリコン基板の裏面の、互いに離隔して形成された複数の素子形成領域同士に挟まれる領域に対応する部分に設けられているために、半導体装置が湾曲する場合に、各素子形成領域に対応する部分はほとんど湾曲せず、溝が設けられている部分が湾曲することにより、半導体素子を破損することなく曲げストレスに対してフレキシブルに対応することができる。
【００３３】
本発明に係る半導体モジュールは、前記発明の何れかに記載の半導体装置を実装基板に実装してあることを特徴とする。
【００３４】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を実装基板に実装してあることにより、半導体装置を、実装基板の形状に対応した形状に湾曲させることができる。
【００３５】
また、本発明に係る半導体モジュールは、前記実装基板は湾曲していることを特徴とする。
【００３６】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を、湾曲している実装基板に実装してあることにより、半導体装置は実装基板の湾曲形状に対応した形状に湾曲されているため、半導体モジュール全体としては湾曲した形状となっているので、この半導体モジュールは湾曲した箇所に配置させることができる。
【００３７】
さらに、本発明に係る半導体モジュールは、前記実装基板は湾曲することが可能に形成されていることを特徴とする。
【００３８】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を、湾曲することが可能な実装基板に実装してあることにより、半導体モジュールが湾曲した箇所に配置される場合、また、湾曲する可能性がある箇所に配置される場合に、その湾曲形状に対応して実装基板及び半導体装置の両方が湾曲することができる。よって、この半導体モジュールは、様々な形状の箇所に配置させることができ、非常に有用である。
【００３９】
本発明に係る半導体装置の製造方法は、シリコン基板の表面の所定領域に半導体素子を形成し、前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、研削することを特徴とする。
【００４０】
本発明においては、研削によって溝を形成することにより、ウエハを個々の半導体装置に分割する際の一般的な方法を用いて溝形成を行うことができる。また、研削の際に用いるダイシングブレードの端部の形状を選択することによって、形成する溝の底部を所望の形状にすることが可能である。さらに、溝形成用パターンを設ける必要がなく、製造工程が簡単である。
【００４１】
また、本発明に係る半導体装置の製造方法は、シリコン基板の表面の所定領域に半導体素子を形成し、前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、エッチングすることを特徴とする。
【００４２】
本発明においては、エッチングによって溝を形成することにより、溝形成用のパターンを用いて、シリコン基板の裏面を選択的に削除することができる。また、半導体装置に機械的な損傷を与えることがない。さらに、ドライエッチング、ウエットエッチングの何れであってもよく、製造プロセスに応じて適切な方を選択して溝を形成することができる。
【００４３】
また、本発明に係る半導体装置の製造方法は、前記エッチングはドライエッチングであることを特徴とする。
【００４４】
本発明においては、ドライエッチングによって溝を形成することにより、用いる溝形成用パターンにほぼ忠実な、その底部から開口部にかけての幅がほぼ均一な溝を形成することができる。
【００４５】
さらに、本発明に係る半導体装置の製造方法は、前記エッチングはウエットエッチングであることを特徴とする。
【００４６】
本発明においては、ウエットエッチングによって溝を形成することにより、その底部よりも開口部の幅が広い溝を形成することができる。また、その底部が角部を有さない曲面状の溝を形成することも可能である。
【００４７】
本発明に係る半導体モジュールの製造方法は、前記発明の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための平坦な保持面を有する保持具で保持し、平坦な実装基板に実装することを特徴とする。
【００４８】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を平坦な保持面を有する保持具で保持しつつ、平坦な実装基板に実装することにより、半導体装置を湾曲させることなく保持面に対応した平坦な形状に保持することで、平坦な実装基板に沿うように実装させることができる。
【００４９】
また、本発明に係る半導体モジュールの製造方法は、前記発明の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための湾曲した保持面を有する保持具で保持し、湾曲した実装基板に実装することを特徴とする。
【００５０】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を湾曲した保持面を有する保持具で保持しつつ、湾曲した実装基板に実装することにより、半導体装置を保持面に対応した湾曲形状に保持することで、湾曲した実装基板に沿うように実装させることができる。
【００５１】
さらに、本発明に係る半導体モジュールの製造方法は、前記保持具の保持面は、前記実装基板の実装面の湾曲形状に対応する形状としてあることを特徴とする。
【００５２】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を、実装させる実装基板の実装面の湾曲形状に対応する形状に湾曲した保持面を有する保持具で保持しつつ、実装基板に実装する。これにより、半導体装置を実装面に対応した湾曲形状に保持することで、湾曲した実装基板に、一段と沿うように実装させることができる。
【００５３】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
実施の形態１
図１は、本発明の実施の形態１に係る半導体装置としての半導体チップの断面図である。
まず、図１（ａ）に示すように、シリコン基板１の表面に設けられた半導体素子を形成するための素子形成層２の素子形成領域３に、一般的な方法で半導体素子（図示せず）を形成する。その後、図１（ｂ）に示すように、シリコン基板１の裏面における、素子形成層２の半導体素子が形成されない領域（以下、素子非形成領域という）に対応する部分に、例えばダイシングソーを用いた研削法、又はエッチング法により、シリコン基板１の厚さの範囲内で溝４を形成する。エッチング法はドライエッチング法、ウエットエッチング法の何れであってもよい。
【００５４】
このようにして形成された半導体チップＴ１において、素子形成領域３に形成された半導体素子に影響のない位置に薄膜部５が形成されることで、図１（ｃ）に示すように、曲げストレスが加えられた場合に薄膜部５はフレキシブル領域として機能することができ、半導体チップＴ１全体としてフレキシブルとなる。
【００５５】
実施の形態２
図２は、本発明の実施の形態２に係る半導体装置としての半導体チップの断面図である。
実施の形態１においては、図１に示すように、シリコン基板１の裏面に溝４が１個設けられていたが、実施の形態２においては、シリコン基板の裏面に複数個の溝が設けられるものとする。
【００５６】
すなわち、図２（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域８を有する素子形成層７が表面に設けられたシリコン基板６の裏面における、素子形成層７の素子非形成領域に対応する部分に、複数個（図２中においては５個）の溝９、９…を、実施の形態１と同様にして形成する。
このようにして形成された半導体チップＴ２において、素子形成領域８に形成された半導体素子に影響のない位置に、複数個の溝９、９…を含む薄膜部１０が設けられていることにより、図２（ｂ）に示すように、曲げストレスが加えられた場合に薄膜部１０はフレキシブル領域として機能することができる。
また、溝９、９…を含む薄膜部１０においては、溝９、９…が形成されることにより、溝９同士に挟まれる部分が、溝９の深さをその高さとする支柱１１、１１…となり、実施の形態１の半導体チップＴ１に比べて、半導体チップＴ２は、厚さ方向の強度が大きい。
【００５７】
図３は、半導体チップの下面図である。シリコン基板１２の、ほぼ矩形である裏面の一辺に平行な方向をＸ方向とし、前記一片にほぼ垂直な辺に平行な方向をＹ方向とする。図２に示した半導体チップＴ２と同様にして、シリコン基板１２の裏面に、複数個（図３中においては２個）の溝１４、１４を、互いに平行に、Ｙ方向に延びるように形成する。このように形成された半導体チップＴ３は、溝１４、１４に対して垂直なＸ方向について湾曲することが可能である。
なお、シリコン基板１２の表面に設けられる素子形成層（図示せず）の素子形成領域１３の一辺と溝１４、１４とは、図３に示すように平行であってもよいし、また、平行でなくてもよい。
【００５８】
実施の形態３
図４は、本発明の実施の形態３に係る半導体装置としての半導体チップの下面図である。
実施の形態２においては、例えば図３に示すように、シリコン基板１２の裏面に、複数個の溝１４、１４が互いに平行に設けられていたが、実施の形態３においては、シリコン基板の裏面に、複数個の溝が互いに交わる方向に延びるように設けられるものとする。
【００５９】
図４に示すように、シリコン基板１５の、ほぼ矩形である裏面の一辺に平行な方向をＸ方向とし、前記一辺とほぼ垂直な辺に平行な方向をＹ方向とする。半導体素子（図示せず）が形成された素子形成領域１６を有する素子形成層（図示せず）が表面に設けられたシリコン基板１５の裏面における、前記素子形成層の素子非形成領域に対応する部分に、複数個（図４中においては２個）の溝１７ａ、１７ａをほぼＸ方向に延びるように形成し、複数個（図４中においては２個）の溝１７ｂ、１７ｂをほぼＹ方向に延びるように形成する。この結果、シリコン基板１５の裏面の、４個の溝１７ａ、１７ａ、１７ｂ、１７ｂによって囲まれて凸状に形成される部分は四角形となる。
【００６０】
このように、溝１７ａ、１７ａと溝１７ｂ、１７ｂとがほぼ垂直に交わるように形成された半導体チップＴ４は、溝１７ａ、１７ａに垂直なＹ方向についても、溝１７ｂ、１７ｂに垂直なＸ方向についても湾曲することができるので、曲げストレスに対してフレキシブルに対応することができる。
なお、素子形成領域１６の一辺と、溝１７ａ又は溝１７ｂとは図４に示すように平行であってもよく、また、平行でなくてもよい。
【００６１】
実施の形態４
図５は、本発明の実施の形態４に係る半導体装置としての半導体チップの下面図である。
実施の形態３においては、図４に示すように、シリコン基板１５の裏面に、互いにほぼ垂直に交わる溝１７ａ、１７ａと溝１７ｂ、１７ｂとが設けられていたが、実施の形態４においては、複数個の溝が異なる３方向に延びるように設けられるものとする。
【００６２】
すなわち、図５に示すように、半導体素子（図示せず）が形成された素子形成領域１９を有する素子形成層（図示せず）が表面に設けられたシリコン基板１８の裏面における、前記素子形成層の素子非形成領域に対応する部分に、溝２０ａ、２０ａを互いに平行に形成し、溝２０ｂ、２０ｂを溝２０ａに対して約６０度傾いた方向に延びるように形成する。さらに、溝２０ｃ、２０ｃを溝２０ａに対して約１２０度（すなわち、溝２０ｂに対して約６０度）傾いた方向に延びるように形成する。この結果、シリコン基板１８の裏面の、３個の溝２０ａ、２０ｂ、２０ｃによって囲まれて凸状に形成される部分はそれぞれ三角形となる。
【００６３】
このように、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃがそれぞれ異なる３方向に延びるように形成された半導体チップＴ５は、各溝に対して垂直な方向について湾曲することができる。すなわち、半導体チップＴ５は、ほぼあらゆる方向について湾曲することができるので、様々な方向の曲げストレスに対してフレキシブルに対応することができる。
なお、素子形成領域１９の一辺と、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃのうちの１方向に延びる溝とは、図５に示すように平行であってもよく、また、平行でなくてもよい。
さらに、本実施の形態においては、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃをそれぞれ２個としたが、１個又は３個以上であってもよい。
【００６４】
実施の形態５
図６は、本発明の実施の形態５に係る半導体装置としての半導体チップの断面図である。
実施の形態１から４においては、例えば図２に示すように、シリコン基板６の裏面に、その底部から開口部にかけての幅がほぼ均一である溝９、９…が設けられていた。この場合には、溝の幅がほぼ一定であるために強度が部分的に弱い箇所がなく、ストレスに対して強い。また、溝９、９…を形成するための治工具が単純であり、また、形成プロセスが簡単である。これに対して、実施の形態５においては、その底部よりも開口部の方が幅が広い溝が設けられるものとする。
【００６５】
すなわち、図６（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域２８を有する素子形成層２７が表面に設けられたシリコン基板２６の裏面における、素子形成層２７の素子非形成領域に対応する部分に、溝２９、２９…の幅が、底部が狭く開口部にかけて広くなるように形成する。上述した溝２９、２９…が形成された半導体チップＴ６は、溝２９、２９…が形成されることにより、溝２９同士に挟まれる部分が、半導体チップＴ６の厚さ方向の強度を維持するための支柱３０、３０…となる。
【００６６】
図６（ｂ）は、溝２９、２９…が形成された半導体チップＴ６が、曲げストレスを加えられることにより湾曲した状態を示す。支柱３０、３０…の幅は、溝２９、２９…の形状に対応して、シリコン基板２６の表面側から裏面に向かって細くなっている。このため、図２（ｂ）に示した、溝９、９…の底部から開口部までの幅がほぼ均一になっている半導体チップＴ２に比べて、溝２９、２９…部分の曲がる度合いの規制が小さくなる為に、半導体チップＴ６をより大きく湾曲させることができる。
【００６７】
実施の形態６
図７は、本発明の実施の形態６に係る半導体装置としての半導体チップの断面図である。
実施の形態１から５においては、例えば図２に示すように、シリコン基板６の裏面に、その底部に角部を有する形状の溝９、９…が設けられていた。この場合には、半導体チップＴ２を湾曲させたときに、前記角部に応力が集中することによって、角部近傍からクラックと呼ばれる亀裂が生じる恐れがある。これに対して、実施の形態６においては、その底部に角部を有さない形状の溝が設けられるものとする。
【００６８】
すなわち、図７に示すように、半導体素子（図示せず）が形成された素子形成領域３４を有する素子形成層３３が表面に設けられたシリコン基板３２の裏面における、素子形成層３３の素子非形成領域に対応する部分に、溝３５、３５…を、その底部が角を有さない湾曲部３８、３８…となるように形成する。
これにより、その底部が湾曲部３８、３８…である溝３５、３５…が形成された半導体チップＴ７において、底部である湾曲部３８、３８…近傍に応力的に特に弱い部分がないために、半導体チップＴ７に曲げストレスが加えられた場合に、溝３５、３５…部分にクラックが発生するのを減少させることができる。
なお、本実施の形態においては、複数の溝３５、３５…が設けられている形態としたが、１個の溝が設けられる形態であってもよい。
また、その底部から開口部にかけての幅ほぼ均一である溝３５、３５…が設けられている形態としたが、その底部よりも開口部の方が幅が広い溝が設けられる形態であってもよい。
【００６９】
実施の形態７
図８は、本発明の実施の形態７に係る半導体装置としての半導体チップの断面図である。
実施の形態１から６においては、例えば図２に示すように、シリコン基板６の裏面に、その内部が空洞である溝９、９…が設けられていたが、実施の形態７においては、充填材料が充填された溝が設けられるものとする。
【００７０】
すなわち、図８（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域４２を有する素子形成層４１が表面に設けられたシリコン基板４０の裏面における、素子形成層４１の素子非形成領域に対応する部分に、溝４３、４３…を形成する。そして、形成された溝４３、４３…に、例えばゴムのような弾性材料等の、シリコン基板４０よりも柔軟な充填材料４４、４４…を充填する。図８（ｂ）は、溝４３、４３…に充填材料４４、４４…が充填された半導体チップＴ８が、曲げストレスを加えられることにより湾曲した状態を示す。充填材料４４、４４…はシリコン基板４０よりも柔軟であるため、溝４３、４３…が形成された領域において湾曲することができる。また、溝４３、４３…には充填材料４４、４４…が充填されているため、溝４３、４３…の開口部の縁である角部４５、４５…同士が直に接触するのを避けることができ、これにより、接触した場合に半導体チップＴ８が破損するのを防止することができる。
【００７１】
実施の形態８
図９は、本発明の実施の形態８に係る半導体装置としての半導体チップの断面図である。
実施の形態７においては、図８に示すように、シリコン基板４０の裏面に、充填材料４４、４４…が充填された溝４３、４３…が設けられていたが、実施の形態８においては、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面が被覆材料によって被覆されるものとする。
【００７２】
すなわち、図９（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域４９を有する素子形成層４８が表面に設けられたシリコン基板４７の裏面における、素子形成層４８の素子非形成領域に対応する部分に、溝５０、５０…を形成する。そして、溝５０、５０…が形成されたシリコン基板４７の裏面を、例えばゴムのような弾性材料等の、シリコン基板４７よりも柔軟な被覆材料５１によって被覆する。
図９（ｂ）は、溝５０、５０…が形成されているシリコン基板４７の裏面が被覆材料５１により被覆された半導体チップＴ９が、曲げストレスを加えられることにより湾曲した状態を示す。被覆材料５１はシリコン基板４７よりも柔軟であるため、半導体チップＴ９は湾曲することができる。また、溝５０、５０…の開口部が被覆材料５１によって被覆されているため、溝５０、５０…の開口部の縁である角部５２、５２…同士が直に接触するのを避けることができ、これにより、接触することによって半導体チップＴ９が破損するのを防止することができる。
【００７３】
実施の形態９
図１０は、本発明の実施の形態９に係る半導体装置としての半導体チップの下面図である。
実施の形態１から８においては、例えば図４に示すように、素子形成層（図示せず）に１個の素子形成領域１６が形成されている場合に、シリコン基板１５の裏面における、前記素子形成層の素子非形成領域に対応する部分に溝１７ａ、１７ａ、１７ｂ、１７ｂが設けられていたが、実施の形態９においては、素子形成層に複数個の素子形成領域が形成されている場合に、シリコン基板の裏面に溝が設けられるものとする。
【００７４】
すなわち、図１０に示すように、半導体素子（図示せず）が形成された素子形成領域５４、５４…が互いに離隔して形成された素子形成層（図示せず）が表面に設けられたシリコン基板５３の裏面における、前記素子形成層の素子非形成領域としての、素子形成領域５４同士に挟まれる領域に対応する部分に、図４と同様の溝５５ａ、５５ａ、５５ｂ、５５ｂを形成する。
これにより、このような溝５５ａ、５５ａ、５５ｂ、５５ｂが形成された半導体チップＴ１０においては、曲げストレスが加えられた場合に、シリコン基板５３の、素子形成領域５４、５４…に対応する部分をほとんど湾曲させず、溝５５ａ、５５ａが設けられている部分、及び、溝５５ｂ、５５ｂが設けられている部分をフレキシブル領域として湾曲させることができる。
【００７５】
実施の形態１０
図１１は、本発明に係る半導体装置としての半導体チップを実装基板に実装してある半導体モジュールの断面図である。
図１１（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域５９を有する素子形成層５８が表面に設けられたシリコン基板５７の裏面における、素子形成層５８の素子非形成領域に対応する部分に、複数の溝６０、６０…が形成されることによってフレキシブルとなっている半導体チップＴ１１が、実装基板６１に接着材料６２等を用いて実装されている。
【００７６】
上述したようにして形成された半導体モジュールＭにおいて、実装基板６１がポリイミド等のフレキシブルな基板である場合、実装基板６１に対して曲げストレス等の外力が加えることにより、図１１（ｂ）に示すように、実装基板６１が湾曲するのに従って半導体チップＴ１１も湾曲する。このように、半導体モジュールＭ全体としてフレキシブルに湾曲することができる。
なお、実装基板６１がガラスエポキシ等のリジッドな基板であるが、湾曲している場合であっても、その湾曲形状に対応して半導体チップＴ１１も湾曲することができるため、半導体モジュール全体としては、図１１（ｂ）に示すような湾曲した形状となる。
【００７７】
図１２は本発明に係る半導体モジュールの製造方法を示す模式図である。図１２においては、半導体素子（図示せず）が形成された素子形成領域６６を有する素子形成層６５が表面に設けられたシリコン基板６４の裏面における、素子形成層６５の素子非形成領域に対応する部分に、複数の溝６７、６７…が形成されたフレキシブルな半導体チップＴ１２を、実装基板６８に実装する方法を示している。
図１２（ａ）に示すように、平坦な状態の実装基板６８に半導体チップＴ１２を実装する場合は、半導体チップＴ１２を保持するための平坦な保持面７０ａを有する保持具７０を用いて、半導体チップＴ１２を平坦な状態で保持しつつ実装基板６８に実装する。
【００７８】
また、図１２（ｂ）に示すように、湾曲した状態の実装基板６８に半導体チップＴ１２を実装する場合は、半導体チップＴ１２を保持するための湾曲した保持面７１ａを有する保持具７１を用いて、半導体チップＴ１２を湾曲させた状態で保持しつつ、実装基板６８に実装する。なお、保持具７１の保持面７１ａの湾曲形状は、実装基板６８の実装面の湾曲形状に対応する同様の形状であることが好ましく、この場合には、保持具７１に保持される半導体チップＴ１２の実装面の湾曲形状が、実装基板６８の実装面の湾曲形状に対応した形状となるため、半導体チップＴ１２を実装基板６８の実装面に確実に沿うように実装することができる。
【００７９】
【発明の効果】
本発明によれば、シリコン基板の裏面に溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。よって、この半導体装置は、実装される実装基板に対して曲げストレスが加えられた場合であっても、曲げストレスに対してフレキシブルに対応することができる。
【００８０】
また、本発明によれば、シリコン基板の裏面に互いに平行な溝が設けられていることにより、半導体装置は、溝に対して垂直な方向について湾曲するフレキシブル性を有する。
また、本発明によれば、シリコン基板の裏面に互いに交わる方向に延びる溝が設けられていることにより、半導体装置は、各溝に対して垂直な方向について湾曲することができるため、さらなるフレキシブル性を有する。
【００８１】
また、本発明によえば、シリコン基板の裏面に、シリコン基板よりも柔軟な材料が充填されている溝が設けられていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
また、本発明によれば、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面がシリコン基板よりも柔軟な材料によって被覆されていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００８２】
また、本発明によれば、半導体モジュールにおいて、シリコン基板の裏面に溝が設けられている半導体装置を実装基板に実装してあることにより、半導体装置を、実装基板の形状に対応した形状に湾曲させることができる。また、この半導体装置を湾曲することが可能な実装基板に実装してあることにより、半導体モジュールが湾曲した箇所に配置される場合、また、湾曲する可能性がある箇所に配置される場合に、その湾曲形状に対応して実装基板及び半導体装置の両方が湾曲することができる。さらには、この半導体チップを積層させることも可能である。よって、この半導体モジュールは、様々な形状の箇所に配置させることができ、非常に有用である。
【００８３】
また、本発明によれば、研削によって溝を形成することにより、ウエハを個々の半導体チップに分割する際に用いる一般的な方法により溝を形成することができる。
また、本発明によれば、エッチングによって溝を形成することにより、半導体装置に機械的な損傷を与えることがない。ドライエッチング、ウエットエッチングの何れであってもよく、所望の溝の形状に応じたエッチング法を選択することができる。
【００８４】
また、本発明によれば、シリコン基板の裏面に溝が形成された半導体装置を、実装させる実装面の形状に対応する形状の保持面を有する保持具で保持しつつ、平坦な実装基板に実装することにより、半導体装置を保持面に対応した形状に保持することで、実装基板に沿うように実装させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体チップの断面図である。
【図２】本発明の実施の形態２に係る半導体チップの断面図である。
【図３】本発明の実施の形態２に係る半導体チップの下面図である。
【図４】本発明の実施の形態３に係る半導体チップの下面図である。
【図５】本発明の実施の形態４に係る半導体チップの下面図である。
【図６】本発明の実施の形態５に係る半導体チップの断面図である。
【図７】本発明の実施の形態６に係る半導体チップの断面図である。
【図８】本発明の実施の形態７に係る半導体チップの断面図である。
【図９】本発明の実施の形態８に係る半導体チップの断面図である。
【図１０】本発明の実施の形態９に係る半導体チップの下面図である。
【図１１】本発明に係る半導体モジュールの断面図である。
【図１２】本発明に係る半導体モジュールの製造方法を示す模式図である。
【図１３】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１４】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１５】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１６】従来の半導体モジュールにおいて、実装基板に曲げストレスを加えた状態を示す模式図である。
【図１７】従来の半導体モジュールにおいて、実装基板に曲げストレスを加えた状態を示す模式図である。
【符号の説明】
１、６、１２、１５、１８、２６、３２、４０、４７、５３、５７、６４ シリコン基板
２、７、２７、３３、４１、４８、５８、６５ 素子形成層
３、８、１３、１６、１９、２８、３４、４２、４９、５４、５９、６６ 素子形成領域
４、９、１４、１７ａ、１７ｂ、２０ａ、２０ｂ、２０ｃ、２９、３５、４３、５０、５５ａ、５５ｂ、６０、６７ 溝
５、１０ 薄膜部
１１、３０ 支柱
４５、５２ 角部
３７ クラック
３８ 湾曲部
４４ 充填材料
５１ 被覆材料
６１、６８ 実装基板
６２ 接着剤量
７０、７１ 保持具
７０ａ、７１ａ 保持面
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０、Ｔ１１、Ｔ１２ 半導体チップ
Ｍ 半導体モジュール
【発明の属する技術分野】
本発明は、フレキシブルな半導体装置、該半導体装置が実装基板に実装された半導体モジュール、前記半導体装置の製造方法、及び、前記半導体モジュールの製造方法に関する。
【０００２】
【従来の技術】
携帯電話機を始めとした携帯型機器の小型化・軽量化・高性能化の需要が大きくなり、これに伴って半導体装置の小型薄型化とプリント配線基板への高密度実装化とが追求されてきた。半導体装置の小型化と共に求められる高機能化による端子数の増加は、対応するパッケージをＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ ）からＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ ）等のエリアアレイ型へ変更することによって実現されてきた。また、近年ではさらに進んで各種ウエアラブル機器の提案が活発に行われており、半導体装置の小型化と共にフレキシブル性が求められている。このようなウエアラブル機器の市場はますます大きく発展すると考えられている。
【０００３】
図１３、図１４及び図１５はそれぞれ、（ａ）従来の半導体装置の側面図、及び（ｂ）従来の半導体装置を実装基板に実装してある半導体モジュールの側面図である。
図１３（ａ）は従来の半導体装置としてのＱＦＰを示す。このＱＦＰにおいて、半導体チップ（図示せず）は樹脂等の封止材料７３により封止されており、その半導体チップとＡｕワイヤ（図示せず）等によって電気的に接続された外部接続端子７４が封止材料７３の外部に突出している。このようなＱＦＰは、図１３（ｂ）に示すように、外部接続端子７４と実装基板７５上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、はんだペースト等を用いて実装基板７５に実装される（例えば、特許文献１参照。）。
【０００４】
図１４（ａ）は従来の半導体装置としてのＣＳＰを示す。このＣＳＰにおいて、半導体チップ（図示せず）が封止されている封止材料７６は配線基板７７に搭載され、前記半導体チップ及び配線基板７７を介して電気的に接続された外部接続端子７８が配線基板７７の外部に突出している。このようなＣＳＰは、図１４（ｂ）に示すように、外部接続端子７８と実装基板７９上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、実装基板７９に実装される（例えば、特許文献２参照。）。
図１５（ａ）は、従来の半導体装置としての、外部接続端子８１を備える半導体チップ（ベアチップ）８０を示す。半導体チップ８０と電気的に接続された外部接続端子８１は外部に突出している。このような外部接続端子８１を備える半導体チップ８０は、図１５（ｂ）に示すように、外部接続端子８１と実装基板８２上に設けられた電極（図示せず）とが対向するように位置合わせされた状態で、実装基板８２に実装される（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開平５−２５１６１６号公報
【特許文献２】
特開平１１−２０４７２０号公報
【特許文献３】
特開平１１−３０７５８６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した半導体装置はフレキシビリティがなく、機器のウエアラブル化には向かない。
図１６は従来の半導体装置のうち、耐曲げ強度が大きい半導体装置を実装基板に実装してある半導体モジュールにおいて、実装基板に対して曲げストレスを加えた状態の一例を示す。図１６（ａ）においては、ＱＦＰ８３を実装基板８４に実装した後に加えた曲げストレスにより実装基板８４が曲がった為に、外部接続端子８５に大きな外部応力が加わっている。図１６（ｂ）においても、ＣＳＰ８６を実装基板８７に実装した後に加えた曲げストレスにより実装基板８７が曲がった為に、外部接続端子８８に大きな外部応力が加わっている。図１６（ｃ）においても、外部接続端子９１を備える半導体チップ（ベアチップ）８９を実装基板９０に実装した後に加えた曲げストレスにより実装基板９０が曲がった為に、外部接続端子９１に大きな外部応力が加わっている。このように、耐曲げ強度が大きい半導体装置を実装基板に実装後、曲げストレスを加えることにより、外部接続端子部分に大きな外部応力が加わることにより、半導体装置が破損する可能性がある。
【０００７】
また、図１７は従来の半導体装置のうち、耐曲げ強度が小さい半導体装置を実装基板に実装してある半導体モジュールにおいて、実装基板に対して曲げストレスを加えた状態の一例を示す。図１７（ａ）においては、ＱＦＰ９２を実装基板９３に実装した後に加えた曲げストレスにより実装基板９３が曲がった為に、外部接続端子９４を含むＱＦＰ９２全体に大きな外部応力が加わっている。図１７（ｂ）においても、ＣＳＰ９５を実装基板９６に実装した後に加えた曲げストレスにより、実装基板９６が曲がった為に、外部接続端子９７を含むＣＳＰ９５全体に大きな外部応力が加わっている。図１７（ｃ）においても、外部接続端子１００を備える半導体チップ（ベアチップ）９８を実装基板９９に実装した後に加えた曲げストレスにより実装基板９９が曲がった為に、外部接続端子１００及び半導体チップ９８に大きな外部応力が加わっている。このように、耐曲げ強度が小さい半導体装置を実装基板に実装後、曲げストレスを加えることにより、外部接続端子を含む半導体装置全体に大きな外部応力が加わることにより、半導体装置が破損する可能性がある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、その裏面に溝が設けられていることにより、実装される実装基板に曲げストレスが加えられた場合であってもその形状をフレキシブルに対応させることが可能な半導体装置、該半導体装置を実装基板に実装してある半導体モジュール、前記半導体装置の製造方法、及び、前記半導体モジュールの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、シリコン基板の表面に、半導体素子が形成された素子形成領域、及び、半導体素子が形成されない素子非形成領域を有する半導体装置において、前記シリコン基板の裏面の、前記素子非形成領域に対応する部分に溝が設けられていることを特徴とする。
【００１０】
本発明においては、シリコン基板の裏面に溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。また、溝は、シリコン基板の裏面の、素子非形成領域に対応する部分に設けられているために、素子形成領域に対応する部分はほとんど湾曲しないので、半導体素子が破損するのを防止することができる。よって、この半導体装置は、実装される実装基板に対して曲げストレスが加えられた場合であっても、曲げストレスに対してフレキシブルに対応することができ、破損するのを防止することができる。
【００１１】
また、本発明に係る半導体装置は、前記溝は複数であることを特徴とする。
【００１２】
本発明においては、シリコン基板の裏面に複数の溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、複数の溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。また、溝同士に挟まれる部分により、半導体装置の厚さ方向の強度を維持することができる。
【００１３】
また、本発明に係る半導体装置は、前記溝は互いに平行に設けられていることを特徴とする。
【００１４】
本発明においては、シリコン基板の裏面に互いに平行な溝が設けられていることにより、半導体装置は、溝に対して垂直な方向について湾曲するフレキシブル性を有する。
【００１５】
また、本発明に係る半導体装置は、前記溝は互いに交わる方向に延びるように設けられていることを特徴とする。
【００１６】
本発明においては、シリコン基板の裏面に互いに交わる方向に延びる溝が設けられていることにより、半導体装置は、各溝に対して垂直な方向について湾曲することができるため、さらなるフレキシブル性を有する。
【００１７】
また、本発明に係る半導体装置は、前記溝は、互いにほぼ垂直に交わる方向に延びるように設けられていることを特徴とする。
【００１８】
本発明においては、シリコン基板の裏面に、溝が互いにほぼ垂直に交わる方向に延びるように設けられていることにより、半導体装置は、溝に対応するほぼ垂直に交わる二方向について湾曲することができる。
【００１９】
また、本発明に係る半導体装置は、前記溝は、異なる３方向に延びるように設けられていることを特徴とする。
【００２０】
本発明においては、シリコン基板の裏面に、溝が異なる３方向に延びるように設けられていることにより、半導体装置は、各溝に対して垂直な方向、すなわち、ほぼあらゆる方向ついて湾曲することができる。
【００２１】
また、本発明に係る半導体装置は、前記溝の幅は、該溝の底部から開口部にかけてほぼ均一に形成されていることを特徴とする。
【００２２】
本発明においては、シリコン基板の裏面に、その底部から開口部にかけての幅がほぼ均一な溝が設けられていることにより、溝近傍において強度が部分的に弱い箇所がないため、半導体装置が湾曲した場合であっても破損し難い。また、このような溝を形成するのは容易である。
【００２３】
また、本発明に係る半導体装置は、前記溝の幅は、該溝の底部よりも開口部の方が広く形成されていることを特徴とする。
【００２４】
本発明においては、シリコン基板の裏面に、その底部よりも開口部の方が幅が広い溝が設けられていることにより、半導体装置が湾曲した場合の溝部分の曲がる度合いの規制が、幅が均一な溝が設けられている場合に比べて小さいので、半導体装置がより大きく湾曲することができる。
【００２５】
また、本発明に係る半導体装置は、前記溝の底部は曲面に形成されていることを特徴とする。
【００２６】
本発明においては、シリコン基板の裏面に、その底部が曲面に形成されている溝が設けられていることにより、溝の底部に応力的に弱い角部を有する場合とは異なり、溝の底部に応力的に特に弱い部分がないので、半導体装置が湾曲した場合に、溝部分において応力が集中してクラックが発生するのを減少させることができる。
【００２７】
また、本発明に係る半導体装置は、前記溝には、前記シリコン基板よりも柔軟な材料が充填されていることを特徴とする。
【００２８】
本発明においては、シリコン基板の裏面に、シリコン基板よりも柔軟な材料が充填されている溝が設けられていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００２９】
また、本発明に係る半導体装置は、前記シリコン基板の裏面は、該シリコン基板よりも柔軟な材料により被覆されていることを特徴とする。
【００３０】
本発明においては、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面がシリコン基板よりも柔軟な材料によって被覆されていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００３１】
さらに、本発明に係る半導体装置は、前記素子形成領域は複数であり、前記素子非形成領域は、互いに離隔して形成された前記素子形成領域同士に挟まれる領域であることを特徴とする。
【００３２】
本発明においては、シリコン基板の裏面の、互いに離隔して形成された複数の素子形成領域同士に挟まれる領域に対応する部分に設けられているために、半導体装置が湾曲する場合に、各素子形成領域に対応する部分はほとんど湾曲せず、溝が設けられている部分が湾曲することにより、半導体素子を破損することなく曲げストレスに対してフレキシブルに対応することができる。
【００３３】
本発明に係る半導体モジュールは、前記発明の何れかに記載の半導体装置を実装基板に実装してあることを特徴とする。
【００３４】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を実装基板に実装してあることにより、半導体装置を、実装基板の形状に対応した形状に湾曲させることができる。
【００３５】
また、本発明に係る半導体モジュールは、前記実装基板は湾曲していることを特徴とする。
【００３６】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を、湾曲している実装基板に実装してあることにより、半導体装置は実装基板の湾曲形状に対応した形状に湾曲されているため、半導体モジュール全体としては湾曲した形状となっているので、この半導体モジュールは湾曲した箇所に配置させることができる。
【００３７】
さらに、本発明に係る半導体モジュールは、前記実装基板は湾曲することが可能に形成されていることを特徴とする。
【００３８】
本発明においては、シリコン基板の裏面に溝が設けられている半導体装置を、湾曲することが可能な実装基板に実装してあることにより、半導体モジュールが湾曲した箇所に配置される場合、また、湾曲する可能性がある箇所に配置される場合に、その湾曲形状に対応して実装基板及び半導体装置の両方が湾曲することができる。よって、この半導体モジュールは、様々な形状の箇所に配置させることができ、非常に有用である。
【００３９】
本発明に係る半導体装置の製造方法は、シリコン基板の表面の所定領域に半導体素子を形成し、前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、研削することを特徴とする。
【００４０】
本発明においては、研削によって溝を形成することにより、ウエハを個々の半導体装置に分割する際の一般的な方法を用いて溝形成を行うことができる。また、研削の際に用いるダイシングブレードの端部の形状を選択することによって、形成する溝の底部を所望の形状にすることが可能である。さらに、溝形成用パターンを設ける必要がなく、製造工程が簡単である。
【００４１】
また、本発明に係る半導体装置の製造方法は、シリコン基板の表面の所定領域に半導体素子を形成し、前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、エッチングすることを特徴とする。
【００４２】
本発明においては、エッチングによって溝を形成することにより、溝形成用のパターンを用いて、シリコン基板の裏面を選択的に削除することができる。また、半導体装置に機械的な損傷を与えることがない。さらに、ドライエッチング、ウエットエッチングの何れであってもよく、製造プロセスに応じて適切な方を選択して溝を形成することができる。
【００４３】
また、本発明に係る半導体装置の製造方法は、前記エッチングはドライエッチングであることを特徴とする。
【００４４】
本発明においては、ドライエッチングによって溝を形成することにより、用いる溝形成用パターンにほぼ忠実な、その底部から開口部にかけての幅がほぼ均一な溝を形成することができる。
【００４５】
さらに、本発明に係る半導体装置の製造方法は、前記エッチングはウエットエッチングであることを特徴とする。
【００４６】
本発明においては、ウエットエッチングによって溝を形成することにより、その底部よりも開口部の幅が広い溝を形成することができる。また、その底部が角部を有さない曲面状の溝を形成することも可能である。
【００４７】
本発明に係る半導体モジュールの製造方法は、前記発明の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための平坦な保持面を有する保持具で保持し、平坦な実装基板に実装することを特徴とする。
【００４８】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を平坦な保持面を有する保持具で保持しつつ、平坦な実装基板に実装することにより、半導体装置を湾曲させることなく保持面に対応した平坦な形状に保持することで、平坦な実装基板に沿うように実装させることができる。
【００４９】
また、本発明に係る半導体モジュールの製造方法は、前記発明の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための湾曲した保持面を有する保持具で保持し、湾曲した実装基板に実装することを特徴とする。
【００５０】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を湾曲した保持面を有する保持具で保持しつつ、湾曲した実装基板に実装することにより、半導体装置を保持面に対応した湾曲形状に保持することで、湾曲した実装基板に沿うように実装させることができる。
【００５１】
さらに、本発明に係る半導体モジュールの製造方法は、前記保持具の保持面は、前記実装基板の実装面の湾曲形状に対応する形状としてあることを特徴とする。
【００５２】
本発明においては、シリコン基板の裏面に溝が形成された半導体装置を、実装させる実装基板の実装面の湾曲形状に対応する形状に湾曲した保持面を有する保持具で保持しつつ、実装基板に実装する。これにより、半導体装置を実装面に対応した湾曲形状に保持することで、湾曲した実装基板に、一段と沿うように実装させることができる。
【００５３】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
実施の形態１
図１は、本発明の実施の形態１に係る半導体装置としての半導体チップの断面図である。
まず、図１（ａ）に示すように、シリコン基板１の表面に設けられた半導体素子を形成するための素子形成層２の素子形成領域３に、一般的な方法で半導体素子（図示せず）を形成する。その後、図１（ｂ）に示すように、シリコン基板１の裏面における、素子形成層２の半導体素子が形成されない領域（以下、素子非形成領域という）に対応する部分に、例えばダイシングソーを用いた研削法、又はエッチング法により、シリコン基板１の厚さの範囲内で溝４を形成する。エッチング法はドライエッチング法、ウエットエッチング法の何れであってもよい。
【００５４】
このようにして形成された半導体チップＴ１において、素子形成領域３に形成された半導体素子に影響のない位置に薄膜部５が形成されることで、図１（ｃ）に示すように、曲げストレスが加えられた場合に薄膜部５はフレキシブル領域として機能することができ、半導体チップＴ１全体としてフレキシブルとなる。
【００５５】
実施の形態２
図２は、本発明の実施の形態２に係る半導体装置としての半導体チップの断面図である。
実施の形態１においては、図１に示すように、シリコン基板１の裏面に溝４が１個設けられていたが、実施の形態２においては、シリコン基板の裏面に複数個の溝が設けられるものとする。
【００５６】
すなわち、図２（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域８を有する素子形成層７が表面に設けられたシリコン基板６の裏面における、素子形成層７の素子非形成領域に対応する部分に、複数個（図２中においては５個）の溝９、９…を、実施の形態１と同様にして形成する。
このようにして形成された半導体チップＴ２において、素子形成領域８に形成された半導体素子に影響のない位置に、複数個の溝９、９…を含む薄膜部１０が設けられていることにより、図２（ｂ）に示すように、曲げストレスが加えられた場合に薄膜部１０はフレキシブル領域として機能することができる。
また、溝９、９…を含む薄膜部１０においては、溝９、９…が形成されることにより、溝９同士に挟まれる部分が、溝９の深さをその高さとする支柱１１、１１…となり、実施の形態１の半導体チップＴ１に比べて、半導体チップＴ２は、厚さ方向の強度が大きい。
【００５７】
図３は、半導体チップの下面図である。シリコン基板１２の、ほぼ矩形である裏面の一辺に平行な方向をＸ方向とし、前記一片にほぼ垂直な辺に平行な方向をＹ方向とする。図２に示した半導体チップＴ２と同様にして、シリコン基板１２の裏面に、複数個（図３中においては２個）の溝１４、１４を、互いに平行に、Ｙ方向に延びるように形成する。このように形成された半導体チップＴ３は、溝１４、１４に対して垂直なＸ方向について湾曲することが可能である。
なお、シリコン基板１２の表面に設けられる素子形成層（図示せず）の素子形成領域１３の一辺と溝１４、１４とは、図３に示すように平行であってもよいし、また、平行でなくてもよい。
【００５８】
実施の形態３
図４は、本発明の実施の形態３に係る半導体装置としての半導体チップの下面図である。
実施の形態２においては、例えば図３に示すように、シリコン基板１２の裏面に、複数個の溝１４、１４が互いに平行に設けられていたが、実施の形態３においては、シリコン基板の裏面に、複数個の溝が互いに交わる方向に延びるように設けられるものとする。
【００５９】
図４に示すように、シリコン基板１５の、ほぼ矩形である裏面の一辺に平行な方向をＸ方向とし、前記一辺とほぼ垂直な辺に平行な方向をＹ方向とする。半導体素子（図示せず）が形成された素子形成領域１６を有する素子形成層（図示せず）が表面に設けられたシリコン基板１５の裏面における、前記素子形成層の素子非形成領域に対応する部分に、複数個（図４中においては２個）の溝１７ａ、１７ａをほぼＸ方向に延びるように形成し、複数個（図４中においては２個）の溝１７ｂ、１７ｂをほぼＹ方向に延びるように形成する。この結果、シリコン基板１５の裏面の、４個の溝１７ａ、１７ａ、１７ｂ、１７ｂによって囲まれて凸状に形成される部分は四角形となる。
【００６０】
このように、溝１７ａ、１７ａと溝１７ｂ、１７ｂとがほぼ垂直に交わるように形成された半導体チップＴ４は、溝１７ａ、１７ａに垂直なＹ方向についても、溝１７ｂ、１７ｂに垂直なＸ方向についても湾曲することができるので、曲げストレスに対してフレキシブルに対応することができる。
なお、素子形成領域１６の一辺と、溝１７ａ又は溝１７ｂとは図４に示すように平行であってもよく、また、平行でなくてもよい。
【００６１】
実施の形態４
図５は、本発明の実施の形態４に係る半導体装置としての半導体チップの下面図である。
実施の形態３においては、図４に示すように、シリコン基板１５の裏面に、互いにほぼ垂直に交わる溝１７ａ、１７ａと溝１７ｂ、１７ｂとが設けられていたが、実施の形態４においては、複数個の溝が異なる３方向に延びるように設けられるものとする。
【００６２】
すなわち、図５に示すように、半導体素子（図示せず）が形成された素子形成領域１９を有する素子形成層（図示せず）が表面に設けられたシリコン基板１８の裏面における、前記素子形成層の素子非形成領域に対応する部分に、溝２０ａ、２０ａを互いに平行に形成し、溝２０ｂ、２０ｂを溝２０ａに対して約６０度傾いた方向に延びるように形成する。さらに、溝２０ｃ、２０ｃを溝２０ａに対して約１２０度（すなわち、溝２０ｂに対して約６０度）傾いた方向に延びるように形成する。この結果、シリコン基板１８の裏面の、３個の溝２０ａ、２０ｂ、２０ｃによって囲まれて凸状に形成される部分はそれぞれ三角形となる。
【００６３】
このように、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃがそれぞれ異なる３方向に延びるように形成された半導体チップＴ５は、各溝に対して垂直な方向について湾曲することができる。すなわち、半導体チップＴ５は、ほぼあらゆる方向について湾曲することができるので、様々な方向の曲げストレスに対してフレキシブルに対応することができる。
なお、素子形成領域１９の一辺と、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃのうちの１方向に延びる溝とは、図５に示すように平行であってもよく、また、平行でなくてもよい。
さらに、本実施の形態においては、溝２０ａ、２０ａ、溝２０ｂ、２０ｂ、溝２０ｃ、２０ｃをそれぞれ２個としたが、１個又は３個以上であってもよい。
【００６４】
実施の形態５
図６は、本発明の実施の形態５に係る半導体装置としての半導体チップの断面図である。
実施の形態１から４においては、例えば図２に示すように、シリコン基板６の裏面に、その底部から開口部にかけての幅がほぼ均一である溝９、９…が設けられていた。この場合には、溝の幅がほぼ一定であるために強度が部分的に弱い箇所がなく、ストレスに対して強い。また、溝９、９…を形成するための治工具が単純であり、また、形成プロセスが簡単である。これに対して、実施の形態５においては、その底部よりも開口部の方が幅が広い溝が設けられるものとする。
【００６５】
すなわち、図６（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域２８を有する素子形成層２７が表面に設けられたシリコン基板２６の裏面における、素子形成層２７の素子非形成領域に対応する部分に、溝２９、２９…の幅が、底部が狭く開口部にかけて広くなるように形成する。上述した溝２９、２９…が形成された半導体チップＴ６は、溝２９、２９…が形成されることにより、溝２９同士に挟まれる部分が、半導体チップＴ６の厚さ方向の強度を維持するための支柱３０、３０…となる。
【００６６】
図６（ｂ）は、溝２９、２９…が形成された半導体チップＴ６が、曲げストレスを加えられることにより湾曲した状態を示す。支柱３０、３０…の幅は、溝２９、２９…の形状に対応して、シリコン基板２６の表面側から裏面に向かって細くなっている。このため、図２（ｂ）に示した、溝９、９…の底部から開口部までの幅がほぼ均一になっている半導体チップＴ２に比べて、溝２９、２９…部分の曲がる度合いの規制が小さくなる為に、半導体チップＴ６をより大きく湾曲させることができる。
【００６７】
実施の形態６
図７は、本発明の実施の形態６に係る半導体装置としての半導体チップの断面図である。
実施の形態１から５においては、例えば図２に示すように、シリコン基板６の裏面に、その底部に角部を有する形状の溝９、９…が設けられていた。この場合には、半導体チップＴ２を湾曲させたときに、前記角部に応力が集中することによって、角部近傍からクラックと呼ばれる亀裂が生じる恐れがある。これに対して、実施の形態６においては、その底部に角部を有さない形状の溝が設けられるものとする。
【００６８】
すなわち、図７に示すように、半導体素子（図示せず）が形成された素子形成領域３４を有する素子形成層３３が表面に設けられたシリコン基板３２の裏面における、素子形成層３３の素子非形成領域に対応する部分に、溝３５、３５…を、その底部が角を有さない湾曲部３８、３８…となるように形成する。
これにより、その底部が湾曲部３８、３８…である溝３５、３５…が形成された半導体チップＴ７において、底部である湾曲部３８、３８…近傍に応力的に特に弱い部分がないために、半導体チップＴ７に曲げストレスが加えられた場合に、溝３５、３５…部分にクラックが発生するのを減少させることができる。
なお、本実施の形態においては、複数の溝３５、３５…が設けられている形態としたが、１個の溝が設けられる形態であってもよい。
また、その底部から開口部にかけての幅ほぼ均一である溝３５、３５…が設けられている形態としたが、その底部よりも開口部の方が幅が広い溝が設けられる形態であってもよい。
【００６９】
実施の形態７
図８は、本発明の実施の形態７に係る半導体装置としての半導体チップの断面図である。
実施の形態１から６においては、例えば図２に示すように、シリコン基板６の裏面に、その内部が空洞である溝９、９…が設けられていたが、実施の形態７においては、充填材料が充填された溝が設けられるものとする。
【００７０】
すなわち、図８（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域４２を有する素子形成層４１が表面に設けられたシリコン基板４０の裏面における、素子形成層４１の素子非形成領域に対応する部分に、溝４３、４３…を形成する。そして、形成された溝４３、４３…に、例えばゴムのような弾性材料等の、シリコン基板４０よりも柔軟な充填材料４４、４４…を充填する。図８（ｂ）は、溝４３、４３…に充填材料４４、４４…が充填された半導体チップＴ８が、曲げストレスを加えられることにより湾曲した状態を示す。充填材料４４、４４…はシリコン基板４０よりも柔軟であるため、溝４３、４３…が形成された領域において湾曲することができる。また、溝４３、４３…には充填材料４４、４４…が充填されているため、溝４３、４３…の開口部の縁である角部４５、４５…同士が直に接触するのを避けることができ、これにより、接触した場合に半導体チップＴ８が破損するのを防止することができる。
【００７１】
実施の形態８
図９は、本発明の実施の形態８に係る半導体装置としての半導体チップの断面図である。
実施の形態７においては、図８に示すように、シリコン基板４０の裏面に、充填材料４４、４４…が充填された溝４３、４３…が設けられていたが、実施の形態８においては、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面が被覆材料によって被覆されるものとする。
【００７２】
すなわち、図９（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域４９を有する素子形成層４８が表面に設けられたシリコン基板４７の裏面における、素子形成層４８の素子非形成領域に対応する部分に、溝５０、５０…を形成する。そして、溝５０、５０…が形成されたシリコン基板４７の裏面を、例えばゴムのような弾性材料等の、シリコン基板４７よりも柔軟な被覆材料５１によって被覆する。
図９（ｂ）は、溝５０、５０…が形成されているシリコン基板４７の裏面が被覆材料５１により被覆された半導体チップＴ９が、曲げストレスを加えられることにより湾曲した状態を示す。被覆材料５１はシリコン基板４７よりも柔軟であるため、半導体チップＴ９は湾曲することができる。また、溝５０、５０…の開口部が被覆材料５１によって被覆されているため、溝５０、５０…の開口部の縁である角部５２、５２…同士が直に接触するのを避けることができ、これにより、接触することによって半導体チップＴ９が破損するのを防止することができる。
【００７３】
実施の形態９
図１０は、本発明の実施の形態９に係る半導体装置としての半導体チップの下面図である。
実施の形態１から８においては、例えば図４に示すように、素子形成層（図示せず）に１個の素子形成領域１６が形成されている場合に、シリコン基板１５の裏面における、前記素子形成層の素子非形成領域に対応する部分に溝１７ａ、１７ａ、１７ｂ、１７ｂが設けられていたが、実施の形態９においては、素子形成層に複数個の素子形成領域が形成されている場合に、シリコン基板の裏面に溝が設けられるものとする。
【００７４】
すなわち、図１０に示すように、半導体素子（図示せず）が形成された素子形成領域５４、５４…が互いに離隔して形成された素子形成層（図示せず）が表面に設けられたシリコン基板５３の裏面における、前記素子形成層の素子非形成領域としての、素子形成領域５４同士に挟まれる領域に対応する部分に、図４と同様の溝５５ａ、５５ａ、５５ｂ、５５ｂを形成する。
これにより、このような溝５５ａ、５５ａ、５５ｂ、５５ｂが形成された半導体チップＴ１０においては、曲げストレスが加えられた場合に、シリコン基板５３の、素子形成領域５４、５４…に対応する部分をほとんど湾曲させず、溝５５ａ、５５ａが設けられている部分、及び、溝５５ｂ、５５ｂが設けられている部分をフレキシブル領域として湾曲させることができる。
【００７５】
実施の形態１０
図１１は、本発明に係る半導体装置としての半導体チップを実装基板に実装してある半導体モジュールの断面図である。
図１１（ａ）に示すように、半導体素子（図示せず）が形成された素子形成領域５９を有する素子形成層５８が表面に設けられたシリコン基板５７の裏面における、素子形成層５８の素子非形成領域に対応する部分に、複数の溝６０、６０…が形成されることによってフレキシブルとなっている半導体チップＴ１１が、実装基板６１に接着材料６２等を用いて実装されている。
【００７６】
上述したようにして形成された半導体モジュールＭにおいて、実装基板６１がポリイミド等のフレキシブルな基板である場合、実装基板６１に対して曲げストレス等の外力が加えることにより、図１１（ｂ）に示すように、実装基板６１が湾曲するのに従って半導体チップＴ１１も湾曲する。このように、半導体モジュールＭ全体としてフレキシブルに湾曲することができる。
なお、実装基板６１がガラスエポキシ等のリジッドな基板であるが、湾曲している場合であっても、その湾曲形状に対応して半導体チップＴ１１も湾曲することができるため、半導体モジュール全体としては、図１１（ｂ）に示すような湾曲した形状となる。
【００７７】
図１２は本発明に係る半導体モジュールの製造方法を示す模式図である。図１２においては、半導体素子（図示せず）が形成された素子形成領域６６を有する素子形成層６５が表面に設けられたシリコン基板６４の裏面における、素子形成層６５の素子非形成領域に対応する部分に、複数の溝６７、６７…が形成されたフレキシブルな半導体チップＴ１２を、実装基板６８に実装する方法を示している。
図１２（ａ）に示すように、平坦な状態の実装基板６８に半導体チップＴ１２を実装する場合は、半導体チップＴ１２を保持するための平坦な保持面７０ａを有する保持具７０を用いて、半導体チップＴ１２を平坦な状態で保持しつつ実装基板６８に実装する。
【００７８】
また、図１２（ｂ）に示すように、湾曲した状態の実装基板６８に半導体チップＴ１２を実装する場合は、半導体チップＴ１２を保持するための湾曲した保持面７１ａを有する保持具７１を用いて、半導体チップＴ１２を湾曲させた状態で保持しつつ、実装基板６８に実装する。なお、保持具７１の保持面７１ａの湾曲形状は、実装基板６８の実装面の湾曲形状に対応する同様の形状であることが好ましく、この場合には、保持具７１に保持される半導体チップＴ１２の実装面の湾曲形状が、実装基板６８の実装面の湾曲形状に対応した形状となるため、半導体チップＴ１２を実装基板６８の実装面に確実に沿うように実装することができる。
【００７９】
【発明の効果】
本発明によれば、シリコン基板の裏面に溝が設けられていることにより、半導体装置に対して曲げストレスが加えられた場合に、溝が設けられている部分が曲げストレスに応じて湾曲するフレキシブルな領域として機能することができる。よって、この半導体装置は、実装される実装基板に対して曲げストレスが加えられた場合であっても、曲げストレスに対してフレキシブルに対応することができる。
【００８０】
また、本発明によれば、シリコン基板の裏面に互いに平行な溝が設けられていることにより、半導体装置は、溝に対して垂直な方向について湾曲するフレキシブル性を有する。
また、本発明によれば、シリコン基板の裏面に互いに交わる方向に延びる溝が設けられていることにより、半導体装置は、各溝に対して垂直な方向について湾曲することができるため、さらなるフレキシブル性を有する。
【００８１】
また、本発明によえば、シリコン基板の裏面に、シリコン基板よりも柔軟な材料が充填されている溝が設けられていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
また、本発明によれば、シリコン基板の裏面に溝が設けられており、さらにシリコン基板の裏面がシリコン基板よりも柔軟な材料によって被覆されていることにより、半導体装置が湾曲した場合に、溝の開口部の縁である角部同士が直に接触することがないので、接触した場合に発生しうる半導体装置の破損を防止することができる。
【００８２】
また、本発明によれば、半導体モジュールにおいて、シリコン基板の裏面に溝が設けられている半導体装置を実装基板に実装してあることにより、半導体装置を、実装基板の形状に対応した形状に湾曲させることができる。また、この半導体装置を湾曲することが可能な実装基板に実装してあることにより、半導体モジュールが湾曲した箇所に配置される場合、また、湾曲する可能性がある箇所に配置される場合に、その湾曲形状に対応して実装基板及び半導体装置の両方が湾曲することができる。さらには、この半導体チップを積層させることも可能である。よって、この半導体モジュールは、様々な形状の箇所に配置させることができ、非常に有用である。
【００８３】
また、本発明によれば、研削によって溝を形成することにより、ウエハを個々の半導体チップに分割する際に用いる一般的な方法により溝を形成することができる。
また、本発明によれば、エッチングによって溝を形成することにより、半導体装置に機械的な損傷を与えることがない。ドライエッチング、ウエットエッチングの何れであってもよく、所望の溝の形状に応じたエッチング法を選択することができる。
【００８４】
また、本発明によれば、シリコン基板の裏面に溝が形成された半導体装置を、実装させる実装面の形状に対応する形状の保持面を有する保持具で保持しつつ、平坦な実装基板に実装することにより、半導体装置を保持面に対応した形状に保持することで、実装基板に沿うように実装させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体チップの断面図である。
【図２】本発明の実施の形態２に係る半導体チップの断面図である。
【図３】本発明の実施の形態２に係る半導体チップの下面図である。
【図４】本発明の実施の形態３に係る半導体チップの下面図である。
【図５】本発明の実施の形態４に係る半導体チップの下面図である。
【図６】本発明の実施の形態５に係る半導体チップの断面図である。
【図７】本発明の実施の形態６に係る半導体チップの断面図である。
【図８】本発明の実施の形態７に係る半導体チップの断面図である。
【図９】本発明の実施の形態８に係る半導体チップの断面図である。
【図１０】本発明の実施の形態９に係る半導体チップの下面図である。
【図１１】本発明に係る半導体モジュールの断面図である。
【図１２】本発明に係る半導体モジュールの製造方法を示す模式図である。
【図１３】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１４】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１５】（ａ）従来の半導体装置の側面図及び（ｂ）従来の半導体装置が実装基板に実装されている半導体モジュールの側面図である。
【図１６】従来の半導体モジュールにおいて、実装基板に曲げストレスを加えた状態を示す模式図である。
【図１７】従来の半導体モジュールにおいて、実装基板に曲げストレスを加えた状態を示す模式図である。
【符号の説明】
１、６、１２、１５、１８、２６、３２、４０、４７、５３、５７、６４ シリコン基板
２、７、２７、３３、４１、４８、５８、６５ 素子形成層
３、８、１３、１６、１９、２８、３４、４２、４９、５４、５９、６６ 素子形成領域
４、９、１４、１７ａ、１７ｂ、２０ａ、２０ｂ、２０ｃ、２９、３５、４３、５０、５５ａ、５５ｂ、６０、６７ 溝
５、１０ 薄膜部
１１、３０ 支柱
４５、５２ 角部
３７ クラック
３８ 湾曲部
４４ 充填材料
５１ 被覆材料
６１、６８ 実装基板
６２ 接着剤量
７０、７１ 保持具
７０ａ、７１ａ 保持面
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０、Ｔ１１、Ｔ１２ 半導体チップ
Ｍ 半導体モジュール
Claims (22)
- シリコン基板の表面に、半導体素子が形成された素子形成領域、及び、半導体素子が形成されない素子非形成領域を有する半導体装置において、前記シリコン基板の裏面の、前記素子非形成領域に対応する部分に溝が設けられていることを特徴とする半導体装置。
- 前記溝は複数であることを特徴とする請求項１に記載の半導体装置。
- 前記溝は互いに平行に設けられていることを特徴とする請求項２に記載の半導体装置。
- 前記溝は互いに交わる方向に延びるように設けられていることを特徴とする請求項２に記載の半導体装置。
- 前記溝は、互いにほぼ垂直に交わる方向に延びるように設けられていることを特徴とする請求項４に記載の半導体装置。
- 前記溝は、異なる３方向に延びるように設けられていることを特徴とする請求項４に記載の半導体装置。
- 前記溝の幅は、該溝の底部から開口部にかけてほぼ均一に形成されていることを特徴とする請求項１乃至６の何れかに記載の半導体装置。
- 前記溝の幅は、該溝の底部よりも開口部の方が広く形成されていることを特徴とする請求項１乃至６の何れかに記載の半導体装置。
- 前記溝の底部は曲面に形成されていることを特徴とする請求項１乃至８の何れかに記載の半導体装置。
- 前記溝には、前記シリコン基板よりも柔軟な材料が充填されていることを特徴とする請求項１乃至９の何れかに記載の半導体装置。
- 前記シリコン基板の裏面は、該シリコン基板よりも柔軟な材料により被覆されていることを特徴とする請求項１乃至９の何れかに記載の半導体装置。
- 前記素子形成領域は複数であり、前記素子非形成領域は、互いに離隔して形成された前記素子形成領域同士に挟まれる領域であることを特徴とする請求項１乃至１１の何れかに記載の半導体装置。
- 請求項１乃至１２の何れかに記載の半導体装置を実装基板に実装してあることを特徴とする半導体モジュール。
- 前記実装基板は湾曲していることを特徴とする請求項１３に記載の半導体モジュール。
- 前記実装基板は湾曲することが可能に形成されていることを特徴とする請求項１３に記載の半導体モジュール。
- シリコン基板の表面の所定領域に半導体素子を形成し、
前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、研削することを特徴とする半導体装置の製造方法。 - シリコン基板の表面の所定領域に半導体素子を形成し、
前記シリコン基板の裏面の、半導体素子が形成されていない領域に対応する部分に溝を形成すべく、エッチングすることを特徴とする半導体装置の製造方法。 - 前記エッチングはドライエッチングであることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記エッチングはウエットエッチングであることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 請求項１６乃至１９の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための平坦な保持面を有する保持具で保持し、平坦な実装基板に実装することを特徴とする半導体モジュールの製造方法。
- 請求項１６乃至１９の何れかに記載の製造方法により製造された半導体装置を、該半導体装置を保持するための湾曲した保持面を有する保持具で保持し、湾曲した実装基板に実装することを特徴とする半導体モジュールの製造方法。
- 前記保持具の保持面は、前記実装基板の実装面の湾曲形状に対応する形状としてあることを特徴とする請求項２１に記載の半導体モジュールの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002300956A JP2004140029A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 |
| US10/681,274 US7112872B2 (en) | 2002-10-15 | 2003-10-09 | Flexible semiconductor device with groove(s) on rear side of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002300956A JP2004140029A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140029A true JP2004140029A (ja) | 2004-05-13 |
Family
ID=32064254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002300956A Pending JP2004140029A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7112872B2 (ja) |
| JP (1) | JP2004140029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466819B2 (en) | 2014-06-17 | 2019-11-05 | Samsung Display Co., Ltd. | Flexible display device |
| JP2020035934A (ja) * | 2018-08-30 | 2020-03-05 | 日亜化学工業株式会社 | 発光素子 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5344360B2 (ja) * | 2006-01-24 | 2013-11-20 | セイコーエプソン株式会社 | 薄膜回路装置、電子機器及び製造方法 |
| TWI415044B (zh) * | 2008-12-15 | 2013-11-11 | Ind Tech Res Inst | 基板、製造方法、及使用該基板的顯示器 |
| EP2622630A1 (en) * | 2010-09-30 | 2013-08-07 | Freescale Semiconductor, Inc. | Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device |
| US20140374151A1 (en) * | 2013-06-24 | 2014-12-25 | Jia Lin Yap | Wire bonding method for flexible substrates |
| US20150212267A1 (en) | 2014-01-30 | 2015-07-30 | Tyco Electronics Nederland B.V. | Optical Assembly |
| US9287236B2 (en) | 2014-07-17 | 2016-03-15 | Freescale Semiconductor, Inc. | Flexible packaged integrated circuit |
| EP3893093A4 (en) * | 2019-02-01 | 2022-02-16 | Huawei Technologies Co., Ltd. | SUPPORT SHEET FOR FOLDABLE TERMINAL DEVICE AND FOLDABLE TERMINAL DEVICE |
| CN110176189B (zh) * | 2019-07-04 | 2021-04-27 | 京东方科技集团股份有限公司 | 面板、显示装置及面板的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4905575A (en) * | 1988-10-20 | 1990-03-06 | Rosemount Inc. | Solid state differential pressure sensor with overpressure stop and free edge construction |
| US5421213A (en) * | 1990-10-12 | 1995-06-06 | Okada; Kazuhiro | Multi-dimensional force detector |
| JPH05251616A (ja) | 1992-03-05 | 1993-09-28 | Rohm Co Ltd | 表面実装型半導体装置 |
| US5912427A (en) * | 1993-02-26 | 1999-06-15 | Quantic Industries, Inc. | Semiconductor bridge explosive device |
| US6460971B2 (en) * | 1997-07-15 | 2002-10-08 | Silverbrook Research Pty Ltd | Ink jet with high young's modulus actuator |
| JP3481444B2 (ja) | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3336253B2 (ja) | 1998-04-23 | 2002-10-21 | 松下電工株式会社 | 半導体装置とその製造方法、実装方法および用途 |
| JP4633982B2 (ja) * | 1999-06-22 | 2011-02-16 | 旭化成株式会社 | 加速度センサ |
-
2002
- 2002-10-15 JP JP2002300956A patent/JP2004140029A/ja active Pending
-
2003
- 2003-10-09 US US10/681,274 patent/US7112872B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466819B2 (en) | 2014-06-17 | 2019-11-05 | Samsung Display Co., Ltd. | Flexible display device |
| JP2020035934A (ja) * | 2018-08-30 | 2020-03-05 | 日亜化学工業株式会社 | 発光素子 |
| US11508779B2 (en) | 2018-08-30 | 2022-11-22 | Nichia Corporation | Light emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040070053A1 (en) | 2004-04-15 |
| US7112872B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3422675B2 (ja) | 電子集積回路パッケージ | |
| KR100661042B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100365349B1 (ko) | 반도체 장치 | |
| JPH07169796A (ja) | 半導体装置とその製造方法 | |
| US11270969B2 (en) | Semiconductor package | |
| KR20220007192A (ko) | 언더필이 구비된 반도체 패키지 및 이의 제조 방법 | |
| JP2004140029A (ja) | 半導体装置、半導体モジュール、半導体装置の製造方法、及び、半導体モジュールの製造方法 | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| US7884462B2 (en) | Insulation covering structure for a semiconductor element with a single die dimension and a manufacturing method thereof | |
| KR100577324B1 (ko) | 반도체 칩, 반도체 장치, 회로 기판 및 전자 기기 | |
| US7239008B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JP5080551B2 (ja) | 半導体装置の製造方法 | |
| US20080308913A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JP3243761U (ja) | パッケージ構造 | |
| KR100479910B1 (ko) | 반도체팩키지실장용흡착노즐장치 | |
| JPH07193169A (ja) | 樹脂封止型半導体装置及びその実装方法 | |
| JP2006040983A (ja) | 半導体装置の製造方法 | |
| JP5284257B2 (ja) | 半導体装置 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPH08306744A (ja) | 電子部品 | |
| JP2008251873A (ja) | 半導体装置及び半導体装置製造方法 | |
| KR20010058790A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |