JP3243761U - パッケージ構造 - Google Patents

パッケージ構造 Download PDF

Info

Publication number
JP3243761U
JP3243761U JP2023002593U JP2023002593U JP3243761U JP 3243761 U JP3243761 U JP 3243761U JP 2023002593 U JP2023002593 U JP 2023002593U JP 2023002593 U JP2023002593 U JP 2023002593U JP 3243761 U JP3243761 U JP 3243761U
Authority
JP
Japan
Prior art keywords
package structure
plating layer
circuit
substrate
enclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023002593U
Other languages
English (en)
Inventor
志旭 徐
文正 林
Original Assignee
拓緯實業股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 拓緯實業股▲ふん▼有限公司 filed Critical 拓緯實業股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3243761U publication Critical patent/JP3243761U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Packages (AREA)

Abstract

Figure 0003243761000001
【課題】ワイヤーボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を改善し、市場競争力を有するパッケージ構造を提供する。
【解決手段】パッケージ構造100は、基板110、封入体120、およびメッキ層130を含む。基板は、回路112を有する。封入体は、基板上に設置される。メッキ層は、封入体の側壁に設置される。回路は、メッキ層に接続されるため、回路と前記メッキ層は、延伸した導電路を構成する。
【選択図】図1

Description

本考案は、パッケージ構造に関するものである。
電子デバイスの持続的な発展に伴い、市場競争力を高めるために、半導体パッケージ構造も持続的に改良を行わなければならなくなった。さらに説明すると、いかにしてパッケージ構造を最適化し、ワイヤボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を改善して、市場競争力を持たせるかが、まさに一種の挑戦である。
本考案は、市場競争力を有するパッケージ構造を提供する。
本考案のパッケージ構造は、基板、封入体、およびメッキ層を含む。基板は、回路を有する。封入体は、基板上に設置される。メッキ層は、封入体の側壁に設置される。回路は、メッキ層に接続されるため、回路と前記メッキ層は、延伸した導電路を構成する。
本考案の1つの実施形態において、前記メッキ層は、封入体の側壁から基板の側壁および底面に延伸する。
本考案の1つの実施形態において、前記メッキ層と回路は、直接接触する。
本考案の1つの実施形態において、前記基板は、対向する上面と底面を有し、回路は、上面から底面に向かって延伸する。
本考案の1つの実施形態において、前記封入体は、レーザー直接構造化(laser direct structuring, LDS)材料で製造される。
本考案の1つの実施形態において、前記メッキ層は、レーザー直接構造化材料で製造される。
本考案の1つの実施形態において、前記封入体と基板は、直接接触する。
本考案の1つの実施形態において、前記封入体は、回路の一部を覆う。
本考案の1つの実施形態において、前記メッキ層は、封入体の側壁に凸設される。
本考案の1つの実施形態において、前記回路とメッキ層は、一対一の方式で接続される。
以上のように、本考案のパッケージ構造は、回路をメッキ層に接続する設計により、回路とメッキ層が延伸した導電路を構成するため、それにより、ワイヤボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を有効に改善し、市場競争力を持たせることができる。
本考案の上記の特徴および利点をより分かり易くするため、以下に実施形態を挙げて、本考案について図面と合わせて詳細に説明する。
本考案の1つの実施形態に係るパッケージ構造の立体概略図である。 本考案の1つの実施形態に係るパッケージ構造の立体概略図である。 本考案の1つの実施形態に係るパッケージ構造の断面概略図である。 本考案の代替の実施形態に係るパッケージ構造の立体概略図である。説明すべきこととして、図1は、透視画法であり、チップの図示を省略している。
以下、本考案の実施形態について詳細に説明する。しかしながら、これらの実施形態は例示的なものであり、本考案を限定するものではなく、本考案は、特許請求の範囲の範囲により限定される。
以下、図面を参照しながら、本考案の例示的実施形態を全面的に説明するが、本考案は、多くの異なる方法により実施することができるため、本文中で説明した実施形態のみに限定されるべきではない。図面において、明確に示すため、各領域、部位、および層の大きさおよび厚さは、実際の比例に基づいて製図したものではない。理解しやすいよう、下記の説明において、同じ素子には同じ符号を用いて説明する。
本明細書で用いる方向を表す用語(例えば、上、下、右、左、前、後、上部、下部等)は、単に描かれた図面に関してのみ使用され、絶対的な向きを暗示する意図はない。
他に定義されない限り、本明細書中で使用される全ての技術用語(技術および科学用語を含む)は、本考案が属する分野の当業者によって通常理解されるものと同じ意味を有する。
図1および図2は、本考案の1つの実施形態に係るパッケージ構造の立体概略図である。図3は、本考案の1つの実施形態に係るパッケージ構造の断面概略図である。図4は、本考案の代替の実施形態に係るパッケージ構造の立体概略図である。図1~図3を参照すると、本実施形態において、パッケージ構造100は、基板110、封入体120、およびメッキ層130を含む。基板110は、回路112を有し、封入体120は、基板110上に設置され、メッキ層130は、封入体120の側壁120sに設置される。また、本実施形態のパッケージ構造100は、回路112をメッキ層130に接続する設計により、回路112とメッキ層130が延伸した導電路10を構成するため、それにより、ワイヤボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を有効に改善し、市場競争力を持たせることができる。ここで、基板110は、プリント基板(PCB)または導電路を有するその他の適切な基板であり、回路112は、適切な導電材料を使用して製造することができるが、本考案はこれに限定されない。
さらに説明すると、ワイヤボンディングプロセス(例えば、ボンディングワイヤを用いてチップを基板に電気接続する)においては、多くの要因(例えば、線径、角度等)を考慮しなければならないため、ワイヤボンディングプロセスは、他のプロセスよりも複雑になりやすく、それにより、一致性不良の問題を有し、且つ追加のベースサポートによってパッケージ構造の体積を増加させる問題もある。したがって、本実施形態のパッケージ構造100は、回路112をメッキ層130に接続する設計により、プロセスの一致性を向上させて、大量生産に役立てることができ、且つベースサポートを必要としない状況で素子のサイズを維持することができるため、追加のベースサポートによりパッケージ構造の体積を増やす必要がない。したがって、ワイヤボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を有効に改善し、市場競争力を持たせることができるが、本考案はこれに限定されない。
説明すべきこととして、パッケージ構造100は、さらに、基板110上に設置されたチップ140を含んでもよく、且つチップ140は、延伸した導電路10に電気接続することができる。チップ140は、実際の設計上の要求に応じて、任意の適切なチップの種類であってもよく、且つ任意の適切な方法で基板110上に接合することができる。例を挙げて説明すると、チップ140は、フリップチップ(flip chip)の方法で基板110の回路112上に接合することができ、あるいは、チップ140は、その他の接合方法で基板110の回路112上に接合してもよいが、本考案はこれに限定されない。
いくつかの実施形態において、パッケージ構造100は、回路112をメッキ層130に接続する設計により、チップと回路の不連続面によって生じるインピーダンス不整合損失を減らすことができるため、それにより、高周波数特性をさらに安定させ、高周波損失を減らすことができる。したがって、本実施形態のパッケージ構造100は、高周波数の応用においてさらに優位性を有するが、本考案はこれに限定されない。
いくつかの実施形態において、封入体120とメッキ層130は、レーザー直接構造化(laser direct structuring, LDS)材料で製造される。例を挙げて説明すると、まず、チップ140を基板110上に設置し、続いて、金型にホットプレス工程を行って、レーザー直接構造化材料を金型のチャンバ内に注入することにより、封入体120を形成することができる。また、レーザー直接構造化材料は、触媒を含む材料であるため、形成したいメッキ層130の領域にレーザー光を照射することにより、上述したレーザー直接構造化材料を活性化させ、メッキを行うことができ、それにより、メッキ層130を封入体120の側壁120sに形成して、回路112と互いに接続することができる(メッキ層130と回路112は、例えば、直接接触する)。したがって、この製造方法において、メッキ層130は、封入体120の側壁120sに凸設されてもよいが、本考案はこれに限定されない。説明すべきこととして、本実施形態のメッキ層130の厚さは、実際の設計上の要求に応じて決めることができる。例を挙げて説明すると、メッキ層130の厚さは、例えば、10マイクロメートル以下であり、それにより、レーザー光が照射された後に損壊する確率を下げることができるが、本考案はこれに限定されない。
いくつかの実施形態において、メッキ層130は、封入体120の側壁120sから基板110の側壁110sおよび底面110bに延伸する。基板110は、対向する上面110a及び底面110bを有し、且つ回路112は、上面110aから底面110bに向かって延伸する(例えば、ビア(via)を介して)が、本考案はこれに限定されない。
いくつかの実施形態において、ベースサポートを省略して、封入体120を直接基板110上に形成することにより、封入体120と基板110が直接接触し、且つ封入体120が回路112の一部(基板110の上面110aにある部分)を覆うようにすることができるが、本考案はこれに限定されない。
いくつかの実施形態において、回路112とメッキ層130は、一対一の方式で接続される。詳しく説明すると、本考案の回路112とメッキ層130の数は、1つであっても、複数であってもよく、且つ回路112とメッキ層130は、パッケージ構造100の1つの辺または複数の辺に設置することができる。例を挙げて説明すると、図2に示すように、回路112とメッキ層130は、複数であってもよく、且つパッケージ構造100の1つの辺に設置することができる。図4の代替の実施形態に示すように、回路112とメッキ層130は、複数であってもよく、且つパッケージ構造100の2つの辺に設置することができる。図示していない実施形態において、回路112とメッキ層130は、実際の設計上の要求に応じて、パッケージ構造100の3つの辺または4つの辺に設置することができるが、本考案はこれに限定されない。
いくつかの実施形態において、パッケージ構造100は、クワッドフラットリード端子なし(quad flat non-leaded, QFN)パッケージであるが、本考案はこれに限定されない。
以上のように、本考案のパッケージ構造は、回路をメッキ層に接続する設計により、回路とメッキ層が延伸した導電路を構成するため、それにより、ワイヤボンディングをベースサポートに組み合わせるパッケージ構造により生じる問題を有効に改善し、市場競争力を持たせることができる。
以上のように、本考案を実施形態により開示したが、本考案を限定するために用いるものではなく、当業者であれば、本考案の精神および範囲から逸脱しなければ、いくつかの変更ならびに修正が可能であるため、本考案の保護範囲は、添付の特許請求の範囲を基準として定めなければならない。
10 延伸した導電路
100 パッケージ構造
110 基板
110a 上面
110b 底面
112 回路
120 封入体
110s、120s 側壁
130 メッキ層
140 チップ

Claims (10)

  1. 回路を有する基板と、
    前記基板上に設置された封入体と、
    前記封入体の側壁に設置されたメッキ層と、
    を含み、前記回路が、前記メッキ層に接続されるため、前記回路と前記メッキ層が、延伸した導電路を構成するパッケージ構造。
  2. 前記メッキ層が、前記封入体の前記側壁から前記基板の側壁および底面に延伸する、請求項1に記載のパッケージ構造。
  3. 前記メッキ層と前記回路が、直接接触する、請求項1に記載のパッケージ構造。
  4. 前記基板が、対向する上面と底面を有し、前記回路が、前記上面から前記底面に向かって延伸した、請求項1に記載のパッケージ構造。
  5. 前記封入体が、レーザー直接構造化材料で製造された、請求項1に記載のパッケージ構造。
  6. 前記メッキ層が、レーザー直接構造化材料で製造された、請求項5に記載のパッケージ構造。
  7. 前記封入体と前記基板が、直接接触する、請求項1に記載のパッケージ構造。
  8. 前記封入体が、前記回路の一部を覆う、請求項1に記載のパッケージ構造。
  9. 前記メッキ層が、前記封入体の前記側壁に凸設された請求項1に記載のパッケージ構造。
  10. 前記回路と前記メッキ層が、一対一の方式で接続された請求項1に記載のパッケージ構造。
JP2023002593U 2022-10-28 2023-07-20 パッケージ構造 Active JP3243761U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111211803 2022-10-28
TW111211803U TWM637732U (zh) 2022-10-28 2022-10-28 封裝結構

Publications (1)

Publication Number Publication Date
JP3243761U true JP3243761U (ja) 2023-09-15

Family

ID=86690081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023002593U Active JP3243761U (ja) 2022-10-28 2023-07-20 パッケージ構造

Country Status (2)

Country Link
JP (1) JP3243761U (ja)
TW (1) TWM637732U (ja)

Also Published As

Publication number Publication date
TWM637732U (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
JP2003124433A (ja) マルチチップパッケージ
TWI455213B (zh) 無外引腳封裝結構及其製作方法
JP2007318076A (ja) Sipモジュール
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US20040084757A1 (en) Micro leadframe package having oblique etching
US9165789B2 (en) Fabrication method of packaging substrate
US9615493B2 (en) Light emitting device, and method for manufacturing circuit board
TWI620300B (zh) 晶片封裝結構及其製造方法
JP3243761U (ja) パッケージ構造
JP2007266492A (ja) パッケージ基板の製造方法及びパッケージ基板
JP2015002308A (ja) 半導体装置及びその製造方法
US11166368B2 (en) Printed circuit board and semiconductor package including the same
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
CN218525580U (zh) 封装结构
US20110121454A1 (en) Stack semiconductor package and method for manufacturing the same
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
US20130032931A1 (en) Layer structure with emi shielding effect
KR20050000972A (ko) 칩 스택 패키지
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
KR100376884B1 (ko) 스택 패키지
KR102605702B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
KR19980022344A (ko) 적층형 bga 반도체패키지

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3243761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150