JP2007266492A - パッケージ基板の製造方法及びパッケージ基板 - Google Patents

パッケージ基板の製造方法及びパッケージ基板 Download PDF

Info

Publication number
JP2007266492A
JP2007266492A JP2006092044A JP2006092044A JP2007266492A JP 2007266492 A JP2007266492 A JP 2007266492A JP 2006092044 A JP2006092044 A JP 2006092044A JP 2006092044 A JP2006092044 A JP 2006092044A JP 2007266492 A JP2007266492 A JP 2007266492A
Authority
JP
Japan
Prior art keywords
plating
semiconductor chip
package substrate
insulating base
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006092044A
Other languages
English (en)
Inventor
Akihiro Oku
昭広 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006092044A priority Critical patent/JP2007266492A/ja
Publication of JP2007266492A publication Critical patent/JP2007266492A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】電気的特性に優れ、且つ、低コストのパッケージ基板を提供する。
【解決手段】所定の形状に成形された絶縁基材１０１の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の半導体チップ接続用端子を互いに電気的に接続するとともに、絶縁基材１０１の外形端から伸びる少なくとも１つのメッキ引き出し線１０６を電気的に接続するメッキ用パターン１０５を形成し、外部からのメッキ引き出し線１０６を用いた給電により、絶縁基材１０１の他方の面に配置され、ビア１０２を介して半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後にメッキ用パターン１０５を除去する。
【選択図】図１

Description

本発明はパッケージ基板の製造方法及びパッケージ基板に関し、特に、半導体チップを搭載するパッケージ基板の製造方法及びパッケージ基板に関する。
半導体パッケージングの分野では、ネットワーク機器の高速化、大容量化にともない、半導体素子の微細化により入出力ピン数が増加すると同時に、半導体回路素子間での配線距離を短縮して実装密度を上げることが要求されている。
ＬＳＩ（Large Scale Integrated circuit）などの半導体チップを高密度に実装する方法として、各半導体チップをパッケージ基板に搭載し、電気的な接続と機械的な固定とを同時に実現する手法がある。
この半導体チップを搭載したパッケージ基板は、セットメーカーで半田付けにより、種々の能動素子及び受動素子が搭載された回路基板（たとえば、マザーボードなど）に搭載されるのが一般的である。パッケージ基板は、回路基板への接続方法の違いによって、半田ボールを用いるＢＧＡ（Ball Grid Array）パッケージ、半田ボールを用いないＬＧＡ（Land Grid Array）パッケージに大別される。
このようなパッケージ基板を回路基板と接続する際に、パッケージ基板の実装端子表面にメッキが施される。これは、実装端子を半田付けに適した状態にするためであり、たとえば、Ｎｉ（ニッケル）／Ａｕ（金）が用いられる。なお、メッキには電気メッキ法と無電解メッキ法とがあるが、コストの低い電気メッキ法が最も広く用いられている。
図１７は、メッキ工程における従来のパッケージ基板の半導体チップ搭載面を示す図である。
また、図１８は、回路基板との接続面を示す図である。
図１７のような半導体チップ搭載面において、パッケージ基板８００には、絶縁基材８０１上にビア８０２、ビア８０２と接続した線状配線８０３、及び図示しない半導体チップの端子と接続するためのボンディング用ポスト８０４ａ、８０４ｂが所望のパターンで形成されている。なお、ここでは、ボンディング用ポスト８０４ａ、８０４ｂは、２列のリング状に配置されている。また、ビア８０２と電気的に接続するようなメッキ引き出し線８０５が形成されている。メッキ引き出し線８０５は、図１８のように、ビア８０２と電気的に接続した実装端子８０６に対し電気メッキを施すための配線である。一般的に、実装端子８０６ごとにメッキ引き出し線８０５がビア８０２を介して接続され、絶縁基材８０１の外形端に引き出されている。
なお、たとえばパッケージ基板８００の中央部に配置され、メッキ引き出し線８０５を外形端に引き出すことが困難な実装端子８０６ａについては、以下のような手法が用いられる。
図１９は、半導体チップ搭載面の中央部の拡大図である。
図のように、絶縁基材８０１の中央部に、裏面の実装端子８０６ａとビア８０２ａを介して接続するメッキ引き出し線８０５ａの集合領域を設け、それぞれのメッキ引き出し線８０５ａ同士をパターン８０７により電気的に接続する。そして、パターン８０７と接続するいずれか１箇所以上のメッキ引き出し線８０５ａを電気的に絶縁基材８０１の外形端まで引き出すことで、中央部の実装端子８０６ａのメッキが可能になる。なお、メッキ後は、エッチング領域８０８を設け、エッチングによりパターン８０７を削除するのが一般的である（たとえば、特許文献１参照。）。
図２０は、メッキ後の従来のパッケージ基板の半導体チップ搭載面を示す図である。
図のように、メッキ後は、中央部の不要なパターン８０７が削除される。
上記のようにメッキされたパッケージ基板８００には、以下のように半導体チップが搭載される。
図２１は、従来のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。
また、図２２は、半導体装置の側面図である。
パッケージ基板８００は、ソルダレジスト８０９によって両面が保護されており、その上に、半導体チップ８１０が接着剤８１１によって固定されて配置される。半導体のボンディングワイヤ８１２ａ、８１２ｂは、パッケージ基板８００の、ソルダレジスト８０９を除去した領域でボンディング用ポスト８０４ａ、８０４ｂに接続される。さらに、モールド樹脂８１３が半導体チップ８１０を覆うように形成されており、半導体チップ８１０とボンディングワイヤ８１２ａ、８１２ｂを保護している。また、パッケージ基板８００のメッキ後の実装端子８０６にはＢＧＡの場合、半田ボール８１４が接続され、図示しない回路基板と接続する。
なお、図２２のように、メッキ引き出し線８０５は、半導体チップ搭載面のソルダレジスト８０９上に形成され、絶縁基材８０１の外形端に引き出されたものは、メッキ後にも残存している。
特開２００１−６８５８８号公報（段落番号〔００６８〕，第９図）
しかし、近年、半導体装置の動作周波数が向上するにつれて、この残存するメッキ引き出し線が原因となり、様々な問題が生じる可能性がでてきた。
従来のパッケージ基板は、メッキ時に使用するメッキ引き出し線の大部分が、メッキ後にも線状配線などにつながった状態でそのまま残っていた。しかも、比較的長いものが残存していた。これにより、線状配線を通じて入力する信号に反射が生じたり、アンテナの役割を果たし発信するなどの問題が生じる恐れがでてきている。
また、近年の半導体装置における実装密度の上昇、端子ピッチの縮小、及び端子数の増加が進むにつれて、メッキ引き出し線の存在により、所望の配線の設計の自由度が制約を受け、設計が非常に困難となる問題もあった。特に線状配線の両側にシールド線を配置してノイズなどを防止するなど、設計が非常に困難になってきている。
このようなメッキ引き出し線は、無電解メッキ法を用いれば必要ないが、無電解メッキ法は生産コストが高いため、一般的ではないのが現状である。
本発明はこのような点に鑑みてなされたものであり、電気的特性に優れ、且つ、低コストのパッケージ基板の製造方法を提供することを目的とする。
また、本発明の他の目的は、電気的特性に優れ、且つ、低コストのパッケージ基板を提供することである。
本発明では上記問題を解決するために、半導体チップを搭載するパッケージ基板の製造方法において、図１に示すように、所定の形状に成形された絶縁基材１０１の一方の面に２列以上に配列された半導体チップ接続用端子（ボンディング用ポスト１０４ａ、１０４ｂ）の列間に、各列の半導体チップ接続用端子を互いに電気的に接続するとともに、絶縁基材１０１の外形端から伸びる少なくとも１つのメッキ引き出し線１０６を電気的に接続するメッキ用パターン１０５を形成する工程と、外部からのメッキ引き出し線１０６を用いた給電により、絶縁基材１０１の他方の面に配置され、ビア１０２を介して半導体チップ接続端子と電気的に接続された実装端子をメッキする工程と、メッキ後にメッキ用パターン１０５を除去する工程と、を有することを特徴とするパッケージ基板の製造方法が提供される。
上記の方法によれば、所定の形状に成形された絶縁基材１０１の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の半導体チップ接続用端子を互いに電気的に接続するとともに、絶縁基材１０１の外形端から伸びる少なくとも１つのメッキ引き出し線１０６を電気的に接続するメッキ用パターン１０５が形成され、外部からのメッキ引き出し線１０６を用いた給電により、絶縁基材１０１の他方の面に配置され、ビア１０２を介して半導体チップ接続端子と電気的に接続された実装端子がメッキされ、メッキ後にメッキ用パターン１０５が除去される。
また、半導体チップを搭載するパッケージ基板の製造方法において、所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキする工程と、メッキ後に前記メッキ用パターンを除去する工程と、を有することを特徴とするパッケージ基板の製造方法が提供される。
上記の方法によれば、所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンが形成され、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子がメッキされ、メッキ後に前記メッキ用パターンが除去される。
また、半導体チップを搭載するパッケージ基板において、所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去することによって製造されたパッケージ基板が提供される。
上記の構成によれば、メッキ処理後に残存するメッキ用の配線が短く、且つ、少なくなる。
本発明は、所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の半導体チップ接続用端子を互いに電気的に接続するとともに、絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターン形成し、外部からのメッキ引き出し線を用いた給電により、絶縁基材の他方の面に配置され、ビアを介して半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後にメッキ用パターンを除去するようにしたので、メッキ処理後に残存するメッキ用の配線を短く、且つ、少なくすることができる。これにより、生産コストの安価な電気メッキを用いても、メッキ処理後に残存するメッキ用の配線による信号への悪影響を防止することができる。
また、所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からのメッキ引き出し線を用いた給電により、絶縁基材の他方の面に配置され、ビアを介して線状配線と電気的に接続された実装端子をメッキし、メッキ後にメッキ用パターンを除去するようにしたので、メッキ処理後に残存するメッキ用の配線を短く、且つ、少なくすることができる。これにより、生産コストの安価な電気メッキを用いても、メッキ処理後に残存するメッキ用の配線による信号への悪影響を防止することができる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、メッキ工程における第１の実施の形態のパッケージ基板の半導体チップ搭載面を示す図である。
また、図２は、回路基板との接続面を示す図である。
図１のような半導体チップ搭載面において、パッケージ基板１００には、所定の形状（たとえば正方形）に成形された絶縁基材１０１上にビア１０２、ビア１０２と接続した線状配線１０３が所望のパターンで形成されている。さらに、図示しない半導体チップの端子と接続するためのボンディング用ポスト１０４ａ、１０４ｂが２列のリング状に形成されている。
第１の実施の形態のパッケージ基板１００の製造方法のメッキ工程では、このボンディング用ポスト１０４ａ、１０４ｂの列の間に、各列のボンディング用ポスト１０４ａ、１０４ｂを互いに電気的に接続するメッキ用パターン１０５を形成する。なお、このメッキ用パターン１０５には、絶縁基材１０１の外形端から伸びるメッキ引き出し線１０６が電気的に接続される。なお、ここではメッキ引き出し線１０６が１つの場合について示しているが、複数あってもよい。
また、図２のように、パッケージ基板１００の半導体チップ搭載面の裏面には、図示しない回路基板（たとえば、マザーボードなど）と接続するための実装端子１０７が所望のパターンで配置されている。実装端子１０７は、ビア１０２を介して半導体チップ搭載面の線状配線１０３及びボンディング用ポスト１０４ａ、１０４ｂと電気的に接続している。
メッキ用パターン１０５を形成した後、メッキ引き出し線１０６に外部から給電することで、メッキ用パターン１０５と電気的に接続される全ての実装端子１０７を、たとえば、Ｎｉ／Ａｕを用いてメッキすることができる。
その後、メッキ用パターンを除去する。
図３は、エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。
メッキ用パターン１０５の除去は、図のようにボンディング用ポスト１０４ａ、１０４ｂの列の間にエッチング領域１０８を設けて、その領域をエッチングすることによって行われる。なお、レーザ加工によりメッキ用パターン１０５の除去を行うようにしてもよい。
図４は、メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。
このように、エッチングにより、メッキ用パターン１０５が完全に除去されない場合でも、メッキ後に残存し、実装端子１０７と電気的に接続するメッキ用の配線１０９を短くすることができる。
また、メッキ引き出し線１０６は最低１本あればよく、従来と比べて残存するメッキ用の配線の数を格段に少なくすることができる。
以上のようにして製造したパッケージ基板１００の各ボンディング用ポスト１０４ａ、１０４ｂに、半導体チップの端子を接続することで半導体装置を製造する。
図５は、第１の実施の形態のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。
また、図６は、半導体装置の側面図である。
パッケージ基板１００は、図１〜図４では図示を省略したがソルダレジスト１１０によって両面が保護されており、その上に、半導体チップ１１１が接着剤１１２によって固定されて配置される。半導体チップ１１１の端子（図示せず）に接続したボンディングワイヤ１１３ａ、１１３ｂは、パッケージ基板１００の、ソルダレジスト１１０を除去した領域で２列に配列されたボンディング用ポスト１０４ａ、１０４ｂに接続される。さらに、モールド樹脂１１４が半導体チップ１１１を覆うように形成されており、半導体チップ１１１及びボンディングワイヤ１１３ａ、１１３ｂを保護している。また、パッケージ基板１００のメッキ後の実装端子１０７にはＢＧＡの場合、半田ボール１１５が接続され、図示しない回路基板と接続する。
なお、図６のように、メッキ引き出し線１０６は、半導体チップ搭載面のソルダレジスト１１０上に形成され、絶縁基材１０１の外形端に引き出されたものは、メッキ後にも残存しているが、最低１本ですむ。
このように、第１の実施の形態のパッケージ基板１００及びパッケージ基板１００に半導体チップ１１１を搭載した半導体装置によれば、電気メッキで用いたメッキ用の配線の存在が原因となって、線状配線１０３を通じて入力する信号に反射が生じたり、アンテナの役割を果たし発信するなどの問題を解決することが可能となる。これにより、生産コストが高い無電解メッキ法を用いず、安価な電気メッキ法を用いることができる。
また、２列のボンディング用ポスト１０４ａ、１０４ｂの列の間にメッキ用パターン１０５を形成することにより、実装端子１０７ごとに、メッキ引き出し線を引き回す必要がなくなる。これにより、その領域を所望の配線の設計領域に使用することが可能となり、設計の自由度が格段に向上し、電気的特性に優れ、且つ、低コストのパッケージ基板１００及びこれを備えた半導体装置を提供することができるようになる。
なお、上記では２列のボンディング用ポスト１０４ａ、１０４ｂを用いた場合について説明したが、２列以上であってもよい。その場合、各列の間に図１で示したようなメッキ用パターン１０５を形成し、各メッキ用パターン同士は、たとえば、メッキ用パターンのコーナ部で電気的に接続するような構成とすることによって、上記と同様の効果を得ることができる。
また、上記では、全てのボンディング用ポスト１０４ａ、１０４ｂを電気的に接続するようなメッキ用パターン１０５を形成した場合について説明したが、これに限定されない。たとえば、メッキ処理後に残存するメッキ用の配線の存在が原因となって、様々な問題が生じる可能性がある２つ以上の実装端子に電気的に接続するメッキ用パターンを形成するようにしてもよい。
図７は、２列のボンディング用ポスト間の一部にのみメッキ用パターンを形成した場合のパッケージ基板の半導体チップ搭載面を示す図である。図１のパッケージ基板１００と同一の構成要素については同一符号としている。
パッケージ基板１００ａは、２列のボンディング用ポスト１０４ａ、１０４ｂの一部の列間にメッキ用パターン１０５ａを形成している。このメッキ用パターン１０５ａは、メッキ後に残るメッキ用の配線が悪影響を及ぼす可能性のある実装端子（図示せず）にビア１０２を介して電気的に接続するようにしている。なお、このメッキ用パターン１０５ａには、絶縁基材１０１の外形端から伸びるメッキ引き出し線１０６ａが電気的に接続される。なお、ここではメッキ引き出し線１０６ａ、１０６ｂが２つの場合について示しているが、最低１本あればよい。他の実装端子については、従来と同様に、それぞれ絶縁基材１０１の外形端から伸びるメッキ引き出し線１０６が電気的に接続される。
メッキ用パターン１０５ａを形成した後、メッキ引き出し線１０６ａ、１０６ｂ、１０６ｃに外部から給電することで、メッキ用パターン１０５ａやメッキ引き出し線１０６ｃと電気的に接続される実装端子を電気メッキする。その後、メッキ用パターン１０５ａを除去する。
図８は、エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。
メッキ用パターン１０５ａの除去は、図のように列の間にエッチング領域１０８ａを設けて、その領域をエッチングすることによって行われる。なお、レーザ加工によりメッキ用パターン１０５ａの除去を行うようにしてもよい。
図９は、メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。
このように、エッチングにより、メッキ用パターン１０５ａが完全に除去されない場合でも、メッキ後に残るメッキ用の配線が悪影響を及ぼす可能性のある実装端子と電気的に接続するメッキ用の配線１０９ａを短くすることができる。
次に、第２の実施の形態のパッケージ基板の製造方法を説明する。
第２の実施の形態のパッケージ基板の製造方法は、第１の実施の形態のパッケージ基板の製造方法と異なり、ボンディング用ポストが１列に配列されている場合のメッキ工程に特徴を有している。
図１０は、メッキ工程における第２の実施の形態のパッケージ基板の半導体チップ搭載面を示す図である。
また、図１１は、回路基板との接続面を示す図である。
図１０のような半導体チップ搭載面において、パッケージ基板２００には、絶縁基材２０１上にビア２０２、ビア２０２と接続した線状配線２０３が所望のパターンで形成されている。また、図示しない半導体チップの端子と接続するためのボンディング用ポスト２０４が１列のリング状に配列されている。
第２の実施の形態のパッケージ基板２００の製造方法におけるメッキ工程では、このボンディング用ポスト２０４に接続する各線状配線２０３を互いに電気的に接続するメッキ用パターン２０５を形成する。なお、このメッキ用パターン２０５には、絶縁基材２０１の外形端から伸びるメッキ引き出し線２０６が電気的に接続される。なお、ここではメッキ引き出し線２０６が１つの場合について示しているが、複数あってもよい。
また、図１１のように、パッケージ基板２００の半導体チップ搭載面の裏面には、図示しない回路基板（たとえば、マザーボードなど）と接続するための実装端子２０７が所望のパターンで配置されている。実装端子２０７は、ビア２０２を介して半導体チップ搭載面の線状配線２０３及びボンディング用ポスト２０４と電気的に接続している。
メッキ用パターン２０５を形成した後、メッキ引き出し線２０６に外部から給電することで、メッキ用パターン２０５と、線状配線２０３にビア２０２を介して電気的に接続される全ての実装端子２０７を、たとえば、Ｎｉ／Ａｕを用いてメッキすることができる。
その後、メッキ用パターンを除去する。
図１２は、エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。
メッキ用パターン２０５の除去は、図のように各線状配線２０３の間にエッチング領域２０８を設けて、その領域をエッチングすることによって行われる。なお、レーザ加工によりメッキ用パターン２０５の除去を行うようにしてもよい。
図１３は、メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。
このように、エッチングにより、メッキ用パターン２０５が完全に除去されない場合でも、メッキ後に残存し、実装端子２０７と電気的に接続するメッキ用の配線２０９を短くすることができる。
また、メッキ引き出し線２０６も最低１本あればよく、従来と比べて残存するメッキ用の配線の数を格段に少なくすることができる。
以上のようにして製造したパッケージ基板２００の各ボンディング用ポスト２０４に、半導体チップの端子を接続することで半導体装置を製造する。
図１４は、第２の実施の形態のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。
また、図１５は、半導体装置の側面図である。
パッケージ基板２００は、図１０〜図１３では図示を省略したがソルダレジスト２１０によって両面が保護されており、その上に、半導体チップ２１１が接着剤２１２によって固定される。半導体チップ２１１のボンディングワイヤ２１３は、パッケージ基板２００の、ソルダレジスト２１０を除去した領域で、１列に配列されたボンディング用ポスト２０４に接続される。さらに、モールド樹脂２１４が半導体チップ２１１を覆うように形成されており、半導体チップ２１１及びボンディングワイヤ２１３を保護している。また、パッケージ基板２００のメッキ後の実装端子２０７にはＢＧＡの場合、半田ボール２１５が接続され、図示しない回路基板と接続する。
なお、図１５のように、メッキ引き出し線２０６は、半導体チップ搭載面のソルダレジスト２１０上に形成され、絶縁基材２０１の外形端に引き出されたものは、メッキ後にも残存しているが、最低１本ですむ。
このように、第２の実施の形態のパッケージ基板２００及びパッケージ基板２００に半導体チップ２１１を搭載した半導体装置によれば、電気メッキで用いた配線の存在が原因となって、線状配線２０３を通じて入力する信号に反射が生じたり、アンテナの役割を果たし発信するなどの問題を解決することが可能となる。これにより、生産コストが高い無電解メッキ法を用いず、安価な電気メッキ法を用いることができる。
また、１列のボンディング用ポスト２０４に接続する各線状配線２０３を互いに電気的に接続するようなメッキ用パターン２０５を形成することにより、実装端子２０７ごとに、メッキ引き出し線を引き回す必要がなくなる。これにより、その領域を所望の配線の設計領域に使用することが可能となり、設計の自由度が格段に向上し、電気的特性に優れ、且つ、低コストのパッケージ基板２００及びこれを備えた半導体装置を提供することができるようになる。
なお、上記では、全ての線状配線２０３に接続するようなメッキ用パターン２０５を形成した場合について説明したが、これに限定されない。たとえば、メッキ後に残るメッキ用の配線の存在が原因となって様々な問題が生じる可能性がある２つ以上の実装端子２０７に電気的に接続する線状配線に接続するようなメッキ用パターンを形成するようにしてもよい。
なお、上記の第１の実施の形態のパッケージ基板１００を用いた半導体装置または第２の実施の形態のパッケージ基板２００を用いた半導体装置では、半導体チップを１つ搭載した場合について説明したが、複数搭載するようにしてもよい。
図１６は、２つの半導体チップをパッケージ基板に搭載した半導体装置を示す断面図である。
なお、ここでは、第１の実施の形態のパッケージ基板１００を用いた場合について示しているが、第２の実施の形態のパッケージ基板２００を用いた場合でも同様に適用できる。
図のようにパッケージ基板１００上に接着剤１１２で１層目の半導体チップ３００を搭載する。なお、１層目の半導体チップ３００はフリップチップボンディングによりパッケージ基板１００のポンディング用ポスト（図示せず）と接続するためのバンプ３０１を有している。更に、１層目の半導体チップ３００上に接着剤３０２で２層目の半導体チップ３０３が固定する。半導体チップ３０３の端子は、ボンディングワイヤ３０４ａ、３０４ｂにより、パッケージ基板１００の２列のボンディング用ポスト１０４ａ、１０４ｂと接続する。
このように複数の半導体チップ３００、３０３を多層化して配置することで、集積化が可能である。
（付記１） 半導体チップを搭載するパッケージ基板の製造方法において、
所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキする工程と、
メッキ後に前記メッキ用パターンを除去する工程と、
を有することを特徴とするパッケージ基板の製造方法。
（付記２） 前記メッキ用パターンの除去は、エッチングまたはレーザ加工により行うことを特徴とする付記１記載のパッケージ基板の製造方法。
（付記３） 半導体チップを搭載するパッケージ基板の製造方法において、
所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキする工程と、
メッキ後に前記メッキ用パターンを除去する工程と、
を有することを特徴とするパッケージ基板の製造方法。
（付記４） 前記メッキ用パターンの除去は、エッチングまたはレーザ加工により行うことを特徴とする付記３記載のパッケージ基板の製造方法。
（付記５） 半導体チップを搭載するパッケージ基板において、
所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去することによって製造されたパッケージ基板。
（付記６） 半導体チップを搭載するパッケージ基板において、
所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成すし、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去することによって製造されたパッケージ基板。
（付記７） 半導体チップを搭載するパッケージ基板を備えた半導体装置の製造方法において、
所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキする工程と、
メッキ後に前記メッキ用パターンを除去する工程と、
前記半導体チップ接続用端子と前記半導体チップの端子とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記８） 前記半導体チップ上に他の半導体チップを搭載し、前記他の半導体チップと前記半導体チップ接続用端子とを、ワイヤボンディングにより接続することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 半導体チップを搭載するパッケージ基板を備えた半導体装置の製造方法において、
所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキする工程と、
メッキ後に前記メッキ用パターンを除去する工程と、
前記半導体チップ接続用端子と前記半導体チップの端子とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１０） 前記半導体チップ上に他の半導体チップを搭載し、前記他の半導体チップと前記半導体チップ接続用端子とを、ワイヤボンディングにより接続することを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 半導体チップを搭載するパッケージ基板を備えた半導体装置において、
所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去し、前記半導体チップ接続用端子と前記半導体チップの端子とを接続することによって製造された半導体装置。
（付記１２） 半導体チップを搭載するパッケージ基板を備えた半導体装置において、
所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去し、前記半導体チップ接続用端子と前記半導体チップの端子とを接続することによって製造された半導体装置。
メッキ工程における第１の実施の形態のパッケージ基板の半導体チップ搭載面を示す図である。 回路基板との接続面を示す図である。 エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。 メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。 第１の実施の形態のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。 半導体装置の側面図である。 ２列のボンディング用ポスト間の一部にのみメッキ用パターンを形成した場合のパッケージ基板の半導体チップ搭載面を示す図である。 エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。 メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。 メッキ工程における第２の実施の形態のパッケージ基板の半導体チップ搭載面を示す図である。 回路基板との接続面を示す図である。 エッチング時のパッケージ基板の半導体チップ搭載面の一部を拡大した図である。 メッキ用パターンのエッチング後のパッケージ基板の半導体チップ搭載面を示す図である。 第２の実施の形態のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。 半導体装置の側面図である。 ２つの半導体チップをパッケージ基板に搭載した半導体装置を示す断面図である。 メッキ工程における従来のパッケージ基板の半導体チップ搭載面を示す図である。 回路基板との接続面を示す図である。 半導体チップ搭載面の中央部の拡大図である。 メッキ後の従来のパッケージ基板の半導体チップ搭載面を示す図である。 従来のパッケージ基板に半導体チップを搭載した半導体装置の断面図である。 半導体装置の側面図である。
符号の説明
１００ パッケージ基板
１０１ 絶縁基材
１０２ ビア
１０３ 線状配線
１０４ａ、１０４ｂ ボンディング用ポスト
１０５ メッキ用パターン
１０６ メッキ引き出し線
１０７ 実装端子

Claims (5)

  1. 半導体チップを搭載するパッケージ基板の製造方法において、
    所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
    外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキする工程と、
    メッキ後に前記メッキ用パターンを除去する工程と、
    を有することを特徴とするパッケージ基板の製造方法。
  2. 前記メッキ用パターンの除去は、エッチングまたはレーザ加工により行うことを特徴とする請求項１記載のパッケージ基板の製造方法。
  3. 半導体チップを搭載するパッケージ基板の製造方法において、
    所定の形状に成形された絶縁基材の一方の面に一列に配列された半導体チップ接続用端子に接続する各線状配線を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成する工程と、
    外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記線状配線と電気的に接続された実装端子をメッキする工程と、
    メッキ後に前記メッキ用パターンを除去する工程と、
    を有することを特徴とするパッケージ基板の製造方法。
  4. 前記メッキ用パターンの除去は、エッチングまたはレーザ加工により行うことを特徴とする請求項３記載のパッケージ基板の製造方法。
  5. 半導体チップを搭載するパッケージ基板において、
    所定の形状に成形された絶縁基材の一方の面に２列以上に配列された半導体チップ接続用端子の列間に、各列の前記半導体チップ接続用端子を互いに電気的に接続するとともに、前記絶縁基材の外形端から伸びる少なくとも１つのメッキ引き出し線を電気的に接続するメッキ用パターンを形成し、外部からの前記メッキ引き出し線を用いた給電により、前記絶縁基材の他方の面に配置され、ビアを介して前記半導体チップ接続端子と電気的に接続された実装端子をメッキし、メッキ後に前記メッキ用パターンを除去することによって製造されたパッケージ基板。
JP2006092044A 2006-03-29 2006-03-29 パッケージ基板の製造方法及びパッケージ基板 Withdrawn JP2007266492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006092044A JP2007266492A (ja) 2006-03-29 2006-03-29 パッケージ基板の製造方法及びパッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006092044A JP2007266492A (ja) 2006-03-29 2006-03-29 パッケージ基板の製造方法及びパッケージ基板

Publications (1)

Publication Number Publication Date
JP2007266492A true JP2007266492A (ja) 2007-10-11

Family

ID=38639154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006092044A Withdrawn JP2007266492A (ja) 2006-03-29 2006-03-29 パッケージ基板の製造方法及びパッケージ基板

Country Status (1)

Country Link
JP (1) JP2007266492A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus ３ｄ電子モジュールをビアにより垂直に相互接続する方法
JP2010010346A (ja) * 2008-06-26 2010-01-14 Oki Semiconductor Co Ltd プリント基板の製造方法
KR101118720B1 (ko) 2007-06-08 2012-03-12 샌디스크 코포레이션 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속
JP2017191845A (ja) * 2016-04-13 2017-10-19 株式会社ジェイデバイス 半導体装置及び半導体装置の製造方法
CN110112118A (zh) * 2018-02-01 2019-08-09 爱思开海力士有限公司 半导体封装
WO2021142746A1 (zh) * 2020-01-17 2021-07-22 深圳市德明利技术股份有限公司 一种 lpddr 基板设计方法、 lpddr 基板和电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118720B1 (ko) 2007-06-08 2012-03-12 샌디스크 코포레이션 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus ３ｄ電子モジュールをビアにより垂直に相互接続する方法
JP2010010346A (ja) * 2008-06-26 2010-01-14 Oki Semiconductor Co Ltd プリント基板の製造方法
US8500984B2 (en) 2008-06-26 2013-08-06 Oki Semiconductor Co., Ltd. Method for manufacturing printed-circuit board
JP2017191845A (ja) * 2016-04-13 2017-10-19 株式会社ジェイデバイス 半導体装置及び半導体装置の製造方法
CN110112118A (zh) * 2018-02-01 2019-08-09 爱思开海力士有限公司 半导体封装
WO2021142746A1 (zh) * 2020-01-17 2021-07-22 深圳市德明利技术股份有限公司 一种 lpddr 基板设计方法、 lpddr 基板和电子设备

Similar Documents

Publication Publication Date Title
US11152296B2 (en) Semiconductor package and manufacturing method thereof
KR102198629B1 (ko) 예비 형성된 비아를 갖는 매립 패키징
US6889429B2 (en) Method of making a lead-free integrated circuit package
US7659146B2 (en) Manufacturing method of semiconductor device
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
US20080099931A1 (en) Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2011009514A (ja) 半導体装置の製造方法
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
JP2007266492A (ja) パッケージ基板の製造方法及びパッケージ基板
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
US6465882B1 (en) Integrated circuit package having partially exposed conductive layer
US20090111213A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US6884711B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
TW201826471A (zh) 扇出型半導體封裝
CN112038329B (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
JP5338572B2 (ja) 半導体装置の製造方法
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
JP2010010346A (ja) プリント基板の製造方法
JP2006202997A (ja) 半導体装置およびその製造方法
TWI615933B (zh) 半導體裝置及其製造方法
JP2013125765A (ja) 半導体装置
JPH1197827A (ja) プリント配線基板および電子部品が実装されたプリント配線基板
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN115621213A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101126