JPH07169796A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH07169796A JPH07169796A JP24446594A JP24446594A JPH07169796A JP H07169796 A JPH07169796 A JP H07169796A JP 24446594 A JP24446594 A JP 24446594A JP 24446594 A JP24446594 A JP 24446594A JP H07169796 A JPH07169796 A JP H07169796A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- semiconductor device
- wafer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01065—Terbium [Tb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
導体装置の小型化、および高密度化を実現する。 【構成】 半導体チップ1の表面に集積回路4が形成さ
れると共に、前記集積回路4の電極部から前記半導体チ
ップ1の少なくとも1つの側面SDにかけて電極用金属
部5が形成され、この半導体チップ側面SDの電極用金
属部5が端子電極5aを形成してなる。
Description
導体装置に関する。
り込まれたウェハーが完成すると、このウェハーは個々
の集積回路に対応した半導体チップに分離される。そし
て、各半導体チップは、通常容器兼配線板であるパッケ
ージに収容された状態で装置メーカー等に引き渡され、
プリント回路基板上に実装される。上記パッケージは、
以下の点を目的としている。 半導体チップを化学的、電気的、および機械的に外界
から保護する。 半導体チップから発生した熱を放散させる。 半導体チップの微細配線を拡大して各種基板への接続
を容易ならしめる。
た半導体装置の実装状態を示す断面図である。この図に
おいて、半導体チップ1は、導電体であるリードフレー
ム2のチップ搭載部上にマウンティングされており、半
導体チップ1の電極部とリードフレーム2のリード部と
が、Au等の金属ワイヤ3によってボンディングされて
いる。そして、これら半導体チップ1、リードフレーム
2、および金属ワイヤ3は、エポキシ、もしくはシリコ
ン等の樹脂4で成形封止されて、パッケージングのなさ
れた1個の半導体装置PGとなっている。このような半
導体装置では、多数の連結したリードフレーム2が用い
られることにより、一度に多数のチップの成形封止が行
われる。そのため、材料にコストがかからず、かつ、量
産性に優れている。
法とは別に、半導体チップをベアの状態で実装する方法
がある。図13は、このような方法の一つであるフリッ
プ・チップ方式によって実装された半導体装置を示す断
面図である。このフリップ・チップ方式とは、金属ワイ
ヤ3を用いずにボンディングを行うワイヤレスボンディ
ング法の1種である。この図に示す半導体装置において
は、半導体チップ1の電極部にはんだ等の金属バンプ5
が形成され、プリント回路基板PCB上の導体パターン
面に直接接続されている。このような方式による半導体
装置においては、実装占有面積が半導体チップ1の寸法
と殆ど変わらないため、パッケージ化する方法と比較し
て装置の小型化が実現される。
す半導体装置においては、パッケージPGがプリント回
路基板PCB上で占める面積が大となるため、装置を小
型化および高密度化することが困難であった。また、図
13に示すフリップ・チップ方式による半導体装置にお
いては、半導体チップ1の金属バンプ5がプリント回路
基板PCB上の導体パターンに直接押し付けられて接続
されているため、半導体チップ1の取り外しが容易でな
く、半導体チップ1が不良であった場合の交換が困難で
あるという問題があった。
たもので、基板上での実装占有面積を小さくすると共
に、不良チップの交換が容易である半導体装置を提供す
ることを目的とする。
置は、半導体チップの表面に集積回路が形成されると共
に、前記集積回路の電極部から前記半導体チップの少な
くとも1つの側面にかけて電極用金属部が形成され、こ
の半導体チップ側面の電極用金属部が端子電極を形成し
てなることを特徴としている。この半導体装置は、ウェ
ハー表面の集積回路形成領域の周辺のスクライブ領域の
うち半導体チップ側面の端子電極を形成するスクライブ
ライン上に溝部を形成する工程と、前記溝部を形成した
ウェハー上に導電層を形成する工程と、前記導電層をエ
ッチングし半導体チップ側面の端子電極と該端子電極と
集積回路の電極部とを結ぶ配線部を形成する工程と、ス
クライブ領域のスクライブラインに沿ってウェハーを切
断する工程とを有する製造方法によって製造できる。ま
た、前記の半導体装置は、ウェハー表面の半導体チップ
側面の端子電極を形成する領域に凹部を形成する工程
と、前記凹部を形成したウェハー上に導電層を形成する
工程と、前記導電層をエッチングし半導体チップ側面の
端子電極と該端子電極と集積回路の電極部とを結ぶ配線
部を形成する工程と、スクライブ領域のスクライブライ
ンに沿ってウェハーを切断する工程とを有する製造方法
によって製造できる。
形成された半導体チップにおいて、前記電極部と電気的
に接続され半導体チップ側面側に折曲形成された断面略
L字状の電極部材を備えるとともに、前記半導体チップ
表面側の前記電極部材に前記半導体チップ表面を被覆す
るように絶縁性フィルムを装着したことを特徴とする半
導体装置を提供する。この半導体装置は、ウェハー表面
に形成した集積回路の電極部に突起状電極を形成する工
程と、ウェハー表面の集積回路形成領域の周辺のスクラ
イブ領域のスクライブライン上に溝部を形成する工程
と、絶縁性フィルムの一方の面に断面略L字状の電極部
材を、その一方の片部が前記突起状電極に対応し、かつ
他方の片部が絶縁性フィルムから起立するように接着す
る工程と、前記絶縁性フィルムを前記ウェハーに、前記
電極部材の絶縁性フィルムに接着した側の片部が突起状
電極と電気的に接触し、他方がが前記溝部に沿うように
位置決めし固着する工程とを有する製造方法によって製
造できる。
箇以上互いにその側面で連結され、これら半導体チップ
のそれぞれの端子電極の少なくとも1つが互いに電気的
に接続されたことを特徴とする半導体装置を提供する。
ント回路基板の導電体に直接接着させる実装方法をとる
ことが可能となるため、半導体チップの基板上での実装
占有面積を小とすることができると共に、半導体チップ
の交換を容易に行うことができる。
ついて説明する。 (実施例1)図1は、この発明の半導体装置の一実施例
における構成を模式的に示す斜視図である。図1におい
て、この半導体装置は、半導体チップ1の表面に集積回
路4が形成されると共に、集積回路の電極部(図示せ
ず)から前記半導体チップ1の少なくとも1つの側面S
Dにかけて、電極用金属部5が形成され、側面SDの電
極用金属部5が端子電極5aを形成してなっている。集
積回路4内の電極部と半導体チップ1の前記端子電極5
aとは、電極用金属部5の半導体チップ1表面上の部分
である配線5bによって結ばれている。この電極用金属
部5の材料は、Al、Ni、Cu、W、Au、これらの
少なくとも1種を含む合金、またはこれらの少なくとも
1種を含む積層体のいずれかからなっているが、少なく
ともその表面はその電極をどのように接続するかによっ
て選ばれる。例えば、半田付けするのであれば表面にA
uメッキを施したCuCoとすることが好ましい。
(c)に示す方法により形成することができる。まず、
図2(a)に示すように、ウェハー1aの集積回路が形
成される面側で隣接する絶縁膜1bで被覆された半導体
チップの境界となるスクライブ領域のスクライブライン
Gに沿って、所望の深さDおよび幅Wの溝部6を形成す
る。この溝部6は、ダイサー(ダイシング・マシーン)
等による機械的切削、またはウエット・エッチングやド
ライ・エッチング等によって、またはこれらを組み合わ
せて形成することができる。例えばダイサーによって深
さ200μmの切込み溝部を形成し、次にウエット・エ
ッチング、または等方的なドライ・エッチングによって
溝部の表面を滑らかに仕上げる。溝部6が深い場合に
は、溝部幅Wを大きくして、深さ/幅比(D/W)を小
さくすることが好ましい。例えば深さDが200μmの
ときには、溝部幅Wを200μm〜300μmとする。
よびウェハーの表面にCVDを用いて酸化膜、窒化膜等
の絶縁膜7を形成し、集積回路の電極部上の絶縁膜をエ
ッチングで除去し電極部を露出し、更にこの上に、半導
体チップ1表面の配線5bおよび端子電極5aを形成す
るために、Al膜8およびNi膜9を蒸着する。蒸着に
際しては、溝部6の側面にも一様に膜が形成されるよう
に、指向性が少ない等方的に膜が形成される方法(装
置)を選ぶことが好ましい。
ップ1の配線に必要な部分5b(例えば図1における集
積回路部4と端子電極5aとを結ぶ配線5b)および端
子電極5aを形成すべき部分以外の部分のAl膜8およ
びNi膜9を、公知の写真蝕刻技術を用いてエッチング
除去する。(この実施例ではAl膜8の上にNi膜9を
蒸着したが、Al膜8のみを蒸着し、パターニングした
後にNi膜9をメッキする方法で形成してもよい)。
の上にCu膜10を所望の厚さだけ無電解メッキにより
形成する。これは例えば、ウェハー1a表面上の配線部
5bをレジストで被覆し、端子電極5aとなる部分のみ
に厚いCu膜10を積層する方法で行うことができる。
更に必要な場合には、Cu膜10上にAu膜をメッキす
れば、得られた半導体チップとプリント回路基板配線と
を電気的に良好に接続することができるようになる。
aの表面側または裏面側から溝部6に沿ってダイシング
により切断すると、これにより半導体チップ1が分離さ
れる。そして、ここに形成された断面が半導体チップ1
の端子電極5aを有する側面SDとなる。
際して、溝部6の側面が垂直に近いときには、写真蝕刻
法により、側面のAl膜8およびNi膜9をエッチング
除去するためには、露光装置として焦点深度が深く、照
射光の指向性の弱いものを用いる必要がある。しかし、
溝部6の側面に、ウェハーの表面に対して鈍角の傾斜を
つけておけば、このような特別の露光装置を選ぶ必要も
なく、またAl膜8、NI膜9も通常のスパッター装置
でも形成可能となる。また、この場合は溝部6の深さ/
幅比(D/W)を小さくする必要もなく、従って溝部幅
Wを広くする必要もなく、例えば溝部幅Wが100μm
〜150μmの溝部の側面に長さ200μm×幅100
μ〜150μmの端子電極5を形成することもできる。
角の傾斜をつける方法として、例えば溝部6を切り込む
ダイサーの刃先に所望の角度をつけておけば、その角度
に応じた傾斜を持った側面を形成することができる。こ
の場合の端子電極5aの形成例を図3(a)(b)
(c)に示す。図3(a)は、上の方法で溝部6の側面
に傾斜をつけた例であって、この溝部6に絶縁膜7、A
l膜8およびNI膜9を形成し、Cuメッキをする前に
溝部底の中央部分6aのAl膜8、Ni膜9を、例えば
ダイサーの刃の厚さが幅Wより薄いものを用いて、浅く
切り込んで切除し、次いでウェハー1a表面をレジスト
で被覆し、図3(b)に示すように、溝部側面のNi膜
9上のみに厚くCuメッキ10を施し、次に図3(c)
に示すように、ウェハー1aの裏面よりダイサーとシリ
コンエッチングを用いて、形成された端子電極を傷つけ
ないように半導体チップ1を分離する。
側面SDに端子電極5aを形成する最も簡単な例であ
る。この場合、端子電極5aを形成するためのスペース
を少し広くとる必要はあるものの、それでもウェハー1
aのスクライブ・ラインG上に約150μm〜200μ
mのスペースを得ることは可能であるから実用上は問題
がない。
(d)に、端子電極を形成する他の方法を示す。図4に
おいて、まず絶縁膜1bで被覆されたウェハー1aの集
積回路4が形成される部位の周辺部4aの部分に、長さ
T、幅W、深さLの凹部11をエッチングによって形成
する。この凹部11は、各半導体チップの端子電極が形
成されるべき位置に、端子電極の大きさとほぼ等しく、
その側面がウェハー表面に対して鈍角の傾斜をなすよう
に形成され、その凹部11の一方の端面はスクライブラ
イン1cと接触している。この凹部11は、ドライエッ
チングで所定の深さLまでエッチングし、次にウエット
エッチングを用いて面形状を平滑にして形成される。
す。図5(a)〜図5(d)は図4のA−A’断面を示
している。まず、図5(a)に示すように、この凹部1
1の内面およびウェハー1aの少なくとも周辺部4a
に、熱酸化またはCVDを用いて絶縁膜12を形成し、
集積回路の電極部上の絶縁膜をエッチングで除去し電極
部を露出し、この上にAl膜およびNi膜の積層膜から
なる導電膜13を蒸着またはスパッタリングにより形成
する。次いで図5(b)に示すように、写真蝕刻法を用
いて、周辺部4a上に形成すべき引出し配線部5bおよ
び凹部11の内面以外の全ての部分の導電膜13をエッ
チング除去する。
して凹部11の導電膜13のみを露出させ、この上にC
u層14をメッキする。Cu層14のメッキの厚さは、
凹部11がCu層14で充填され、ウェハー1aの表面
とほぼ平坦になる程度に行う。この状態を図5(c)に
示す。
側面に隣接するスクライブライン1cに沿って、ダイサ
ーを用いて凹部11の深さLよりも深い所定の深さLc
までウェハー1aに切込み溝部17を形成し、ウェット
エッチングによって凹部11の側面部のシリコンを除去
して絶縁膜12を露出させ、更にドライまたはウエット
の等方性エッチングによってこの絶縁膜12を除去する
と、電極用金属部が厚みTの端子電極5aとして溝部1
7の側面に露出する。次いでこのスクライブライン1c
に沿って実施例1と同様にウェハー1aを切断すれば、
厚みTの端子電極5aを側面SDに有する半導体装置が
得られる。
極を形成すべき位置に予め凹部11を形成し、この凹部
11を金属材料14で充填して端子電極5aとしている
ので、端子電極5aの厚みTを十分に厚くすることがで
き、機械的に補強された端子電極5aが得られる。
W、WSi等の高融点金属またはシリサイドを用いれ
ば、LSI形成プロセスと端子電極5aの形成プロセス
とを同時並行して行うことも可能である。図6(a)
(b)に、タングステンを選択CVDを用いて埋め込ん
だ例を示す。図6(a)において、凹部11をエッチン
グにより形成し、その表面を熱酸化した後、ポリシリコ
ン膜16をCVDを用いて蒸着し、次にウェハー1a表
面のポリシリコン膜をエッチングで除去し、凹部11の
内面にのみポリシリコン膜16を残す。タングステンC
VDを条件を選んで行うと、ポリシリコン膜上にのみタ
ングステン18が堆積し、図6(b)に示すように凹部
11をタングステン18で充填することができる。以
上、蒸着によって凹部を充填する方法を示したが、銀ペ
ースト、その他の液状導電材料を流し込み、固化させる
方法も可能である。
施例3の製法を示す。図7(a)に示すように、ウェハ
ー1a上の集積回路4の周辺部4aに表面電極部20を
形成した後に、スクライブライン沿って深さ200〜2
50μmの切込み溝部26を形成する。周辺部4aと切
込み溝部26の面をCVD法により絶縁膜24で被覆
し、次に表面電極部20の部分の絶縁膜を写真蝕刻法で
エッチング除去し、表面電極部20を露出させる。引出
し用配線により集積回路部4と接続された表面電極部2
0に、公知の技術により突起状の電極であるバンプ21
を形成する。
に、ポリイミドフィルム等の絶縁性フィルム23の一方
の面に、Cuまたは、AuまたはSnでメッキされたC
uからなるL字形の金属部材22を、その一方の片部が
絶縁性フィルムから起立するように接着する。この金属
部材22は、絶縁性フィルム23をウェハー1aに重ね
たとき、前記金属部材22の絶縁性フィルム23に接着
した側の片部が前記表面電極部20に設けたバンプ21
と接触し、起立した側の片部が前記溝部26の1つの側
面に沿うように配設される。
フィルム23とを、フィルム23上の金属部材22の片
部がそれぞれ表面電極部20と対面するように位置合わ
せして重ね、熱圧着すると、表面電極部20と金属部材
22とがバンプ21を介して電気的および機械的に接続
される。このときL字形金属部材22の他方の片部は溝
部26の側面に沿った端子電極25を形成する。次いで
この溝部26を介してウェハー1aを切断すれば、端子
電極25を有する半導体チップが得られる。
導体チップの集積回路4がポリイミドフィルム23で機
械的に保護されることである。また、半導体チップの集
積回路4とポリイミドフィルム23との間にエポキシ樹
脂またはシリコーン樹脂等の封止用樹脂を封入すること
も可能であり、この場合には物理的にも化学的にも安定
で耐環境性に優れた高信頼性の半導体チップを実現する
ことができる。
実施例は、上記実施例1ないし実施例3のいずれかの方
法により製造された半導体チップをプリント回路基板に
実装して得られる半導体装置の一例を示している。図8
(a)(b)において、半導体チップ31は実施例1な
いし実施例3のいずれかの方法により製造され、4つの
側面のうち対向する2つの側面SDに端子電極35,3
5,…が形成されたものである。プリント回路基板(以
下単に「基板」という)PCBには、半導体チップ31
を収容する凹部38が形成されている。この凹部38の
深さDは、半導体チップ31の厚さdとほぼ等しくさ
れ、凹部38の縦・横の長さT・Wは収容する半導体チ
ップ31の縦・横の長さt・wより僅かだけ長くされて
いる。凹部38の対向する2辺部には、端子電極35,
35,…と接触するように基板側電極体39,39,…
が基板PCBの表面から凹部38の側面にかけて形成さ
れている。この凹部38の内部に半導体チップ31を、
半導体チップ31の端子電極35,35,…と基板PC
B側の電極片39,39,…とが係合するように収納す
れば、端子電極35と基板側電極体39とが電気的に接
続され、半導体チップ31が基板PCBに実装される。
体チップ31が基板PCB上に直接組み込まれているた
め、装置の小型化が可能となる。また、半導体チップ3
1が不良チップである場合に、半導体チップ31を凹部
38から容易に取り出して交換することができる。
実施例は、上記実施例1ないし実施例3のいずれかの方
法により製造された半導体チップがプリント回路基板に
起立して実装された半導体装置の一例を示している。図
9(a)(b)において、半導体チップ41は実施例1
ないし実施例3のいずれかの方法により製造され、4つ
の側面のうち1つの側面SDに端子電極45,45,…
が形成されたものである。この半導体装置においては、
基板PCB上に、半導体チップを起立して固定する固定
手段として、基板側電極体49が形成されている。半導
体チップ41は、その端子電極45を基板側電極体49
に当接して基板面に対して起立され、端子電極45と基
板側電極体49とが半田Hにより接着固定されている。
このように半導体チップ41を基板PCB上に起立させ
ることにより、実施例4の実装形態に比べても実装占有
面積が小となると共に、送風によって半導体チップ41
の放熱効率を大きくすることができる。
基板に起立して実装するための固定手段は、上記のよう
に基板側電極体49に半導体チップ41を半田付けする
以外に、例えば基板上に設けた、基板側電極体を有する
ソケットであってもよい。この実施例を図10に示す。
図10において、この半導体装置は、半導体チップ51
を起立して固定する固定手段として、基板PCB上にソ
ケット52が設けられている。この半導体チップ51
は、実施例1ないし実施例3のいずれかの方法により製
造され、4つの側面のうち1つの側面SDに端子電極5
5を有するものである。ソケット52は、その本体が合
成樹脂またはセラミクス等の電気絶縁体からなり、半導
体チップ51を側面SD側から挿入したときこれと嵌合
し固定し得る挿入孔53が形成され、この挿入孔53の
底部に、挿入した半導体チップ51の端子電極55と電
気的に接続し得る基板側電極体59を有している。
面SD側から挿入すると、その端子電極55が基板側電
極体59と電気的に接続されると共に、半導体チップ5
1自体が基板PCBから起立して固定される。ここに得
られた半導体装置は、半導体チップの実装占有面積が小
さく、送風によって放熱効率を大きくすることができる
と共に、半導体チップ51が不良である場合に、これを
ソケット52から容易に引き抜いて交換できる利点があ
る。
実施例1ないし実施例3のいずれかの方法により製造さ
れた半導体チップが直接2以上接続されてなる半導体装
置の一例を示している。図11において、半導体チップ
61および62は実施例1ないし実施例3のいずれかの
方法により製造されたものであり、それぞれの半導体チ
ップの端子電極63a、63a、…、および63b、6
3b、…は、少なくとも半導体チップ61および62が
接触する部分では等間隔に形成され、また、このとき互
いに当接する双方の半導体チップのそれぞれの端子電極
63a−63bは、それらが電気的に接続することによ
って有用な電気回路を形成し得るものである。これらの
対応する端子電極63a−63bは、この実施例では直
接に半田付けにより接続されている。
より大きな規模の機能を実現することができるものであ
って、例えば次のような場合に有用である。 (1)デジタルLSIとアナログICとの接続。この場
合、設計ルールおよびプロセスの異なるそれぞれのLS
Iを最適のルールおよびプロセスで製作し、最小の面積
にまとめることができる。また、雑音の問題も生じな
い。 (2)メモリー容量の増加。 (3)外付けメモリーとLSIチップとの直接接続。こ
れにより例えばDSP+ROM(マイクロプログラム)
の一体化半導体装置が得られる。
ば、半導体チップの表面に集積回路が形成されると共
に、前記集積回路の電極部から前記半導体チップの少な
くとも1つの側面にかけて電極用金属部が形成され、こ
の半導体チップの側面の電極用金属部が端子電極とされ
るものであるので、基板上での実装占有面積を小さくす
ると共に、不良チップの交換を容易に行うことが可能と
なる。それにより、半導体装置の小型化、および高密度
化を実現することができるという効果がある。
体チップの構成を示す斜視図である。
半導体チップの電極用金属部の製法例を説明する断面図
である。
半導体チップの電極用金属部の他の製法例を説明する断
面図である。
半導体チップの電極用金属部の製法例を説明する平面図
である。
ップの電極用金属部の製法例を説明する断面図である。
他の一実施例における半導体チップの電極用金属部の製
法例を説明する断面図である。
半導体チップの製法例を説明する(a)はウェハー部材
の平面図、(b)は絶縁性フィルム部材の平面図、
(c)は図7(b)の線B−B’で切った断面図、
(d)は図7(a)のウェハー部材と図7(b)の絶縁
性フィルム部材との組み合わせを説明する断面図であ
る。
る(a)は断面図、(b)は斜視図である。
る(a)は斜視図、(b)は断面図である。
する断面図である。
する平面図である。
って実装された半導体装置を示す断面図である。
された半導体装置を示す断面図である。
路、5……電極用金属部、5a……端子電極、5b……
配線部、6……溝部、6a……溝部底部。
Claims (6)
- 【請求項1】 半導体チップの表面に集積回路が形成さ
れると共に、前記集積回路の電極部から前記半導体チッ
プの少なくとも1つの側面にかけて電極用金属部が形成
され、この半導体チップ側面の電極用金属部が端子電極
を形成してなることを特徴とする半導体装置。 - 【請求項2】 請求項1に記載の半導体装置の製造方法
であって、 ウェハー表面の集積回路形成領域の周辺のスクライブ領
域のうち半導体チップ側面の端子電極を形成するスクラ
イブライン上に溝部を形成する工程と、 前記溝部を形成したウェハー上に導電層を形成する工程
と、 前記導電層をエッチングし半導体チップ側面の端子電極
と該端子電極と集積回路の電極部とを結ぶ配線部を形成
する工程と、 スクライブ領域のスクライブラインに沿ってウェハーを
切断する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項3】 請求項1に記載の半導体装置の製造方法
であって、 ウェハー表面の半導体チップ側面の端子電極を形成する
領域に凹部を形成する工程と、 前記凹部を形成したウェハー上に導電層を形成する工程
と、 前記導電層をエッチングし半導体チップ側面の端子電極
と該端子電極と集積回路の電極部とを結ぶ配線部を形成
する工程と、 スクライブ領域のスクライブラインに沿ってウェハーを
切断する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項4】 集積回路および電極部が形成された半導
体チップにおいて、前記電極部と電気的に接続され半導
体チップ側面側に折曲形成された断面略L字状の電極部
材を備えるとともに、前記半導体チップ表面側の前記電
極部材に前記半導体チップ表面を被覆するように絶縁性
フィルムを装着したことを特徴とする半導体装置。 - 【請求項5】 請求項4に記載の半導体装置を製造方法
であって、 ウェハー表面に形成した集積回路の電極部に突起状電極
を形成する工程と、 ウェハー表面の集積回路形成領域の周辺のスクライブ領
域のスクライブライン上に溝部を形成する工程と、 絶縁性フィルムの一方の面に断面略L字状の電極部材
を、その一方の片部が前記突起状電極に対応し、かつ他
方の片部が絶縁性フィルムから起立するように接着する
工程と、 前記絶縁性フィルムを前記ウェハーに、前記電極部材の
絶縁性フィルムに接着した側の片部が突起状電極と電気
的に接触し、他方がが前記溝部に沿うように位置決めし
固着する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項6】 請求項1または請求項2に記載された半
導体チップが2箇以上互いにその側面で連結され、これ
ら半導体チップのそれぞれの端子電極の少なくとも1つ
が互いに電気的に接続されたことを特徴とする半導体装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24446594A JP2809115B2 (ja) | 1993-10-13 | 1994-10-07 | 半導体装置とその製造方法 |
US08/321,924 US5606198A (en) | 1993-10-13 | 1994-10-12 | Semiconductor chip with electrodes on side surface |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-256170 | 1993-10-13 | ||
JP25617093 | 1993-10-13 | ||
JP24446594A JP2809115B2 (ja) | 1993-10-13 | 1994-10-07 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07169796A true JPH07169796A (ja) | 1995-07-04 |
JP2809115B2 JP2809115B2 (ja) | 1998-10-08 |
Family
ID=26536757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24446594A Expired - Fee Related JP2809115B2 (ja) | 1993-10-13 | 1994-10-07 | 半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5606198A (ja) |
JP (1) | JP2809115B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033215A1 (en) * | 1997-01-24 | 1998-07-30 | Chipscale, Inc. | Semiconductor wafer fabrication of die-bottom contacts for electronic devices |
WO1999036958A1 (en) * | 1998-01-20 | 1999-07-22 | Citizen Watch Co., Ltd. | Semiconductor device and method of production thereof and semiconductor mounting structure and method |
US6562647B2 (en) | 1999-09-13 | 2003-05-13 | Vishay Intertechnology, Inc. | Chip scale surface mount package for semiconductor device and process of fabricating the same |
JP2006261643A (ja) * | 2005-01-28 | 2006-09-28 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
US7211877B1 (en) | 1999-09-13 | 2007-05-01 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
JP2009032754A (ja) * | 2007-07-24 | 2009-02-12 | Sony Corp | 半導体装置及びその製造方法 |
JP2009188234A (ja) * | 2008-02-07 | 2009-08-20 | Minami Kk | 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ |
JP2019054155A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法 |
JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW270213B (ja) * | 1993-12-08 | 1996-02-11 | Matsushita Electric Ind Co Ltd | |
US5873751A (en) * | 1995-12-07 | 1999-02-23 | Methode Electronics, Inc. | Circuitized insulator |
KR100232214B1 (ko) * | 1996-06-19 | 1999-12-01 | 김영환 | 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법 |
US5994648A (en) * | 1997-03-27 | 1999-11-30 | Ford Motor Company | Three-dimensional molded sockets for mechanical and electrical component attachment |
JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6069026A (en) * | 1997-08-18 | 2000-05-30 | Texas Instruments Incorporated | Semiconductor device and method of fabrication |
US6196340B1 (en) * | 1997-11-28 | 2001-03-06 | U.S. Synthetic Corporation | Surface geometry for non-planar drill inserts |
US6235551B1 (en) * | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
DE19826588C1 (de) * | 1998-06-15 | 1999-11-11 | Siemens Ag | Steuergerät für ein Kraftfahrzeug |
DE19837663C2 (de) * | 1998-08-19 | 2000-06-29 | Siemens Ag | Aufbau eines Steuergerätes |
TW408411B (en) * | 1999-03-31 | 2000-10-11 | Huang Jr Gung | Semiconductor chip scale package |
US6611050B1 (en) * | 2000-03-30 | 2003-08-26 | International Business Machines Corporation | Chip edge interconnect apparatus and method |
US6319745B1 (en) | 2000-05-31 | 2001-11-20 | International Business Machines Corporation | Formation of charge-coupled-device with image pick-up array |
US6612202B2 (en) * | 2000-12-15 | 2003-09-02 | Siemens Vdo Automotive Corporation | Mechatronics sensor |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
US6586683B2 (en) * | 2001-04-27 | 2003-07-01 | International Business Machines Corporation | Printed circuit board with mixed metallurgy pads and method of fabrication |
SG139508A1 (en) * | 2001-09-10 | 2008-02-29 | Micron Technology Inc | Wafer dicing device and method |
SG102639A1 (en) * | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
SG142115A1 (en) * | 2002-06-14 | 2008-05-28 | Micron Technology Inc | Wafer level packaging |
CN100375100C (zh) * | 2002-09-25 | 2008-03-12 | Nxp股份有限公司 | 用于芯片卡的连接器 |
JP2004165312A (ja) * | 2002-11-12 | 2004-06-10 | Sanyo Electric Co Ltd | 半導体集積装置及びその製造方法 |
JP2004214588A (ja) * | 2002-11-15 | 2004-07-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP4401066B2 (ja) * | 2002-11-19 | 2010-01-20 | 三洋電機株式会社 | 半導体集積装置及びその製造方法 |
SG119185A1 (en) | 2003-05-06 | 2006-02-28 | Micron Technology Inc | Method for packaging circuits and packaged circuits |
DE10334634B3 (de) * | 2003-07-29 | 2005-01-13 | Infineon Technologies Ag | Verfahren zum seitlichen Kontaktieren eines Halbleiterchips |
US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
US6972243B2 (en) * | 2003-09-30 | 2005-12-06 | International Business Machines Corporation | Fabrication of semiconductor dies with micro-pins and structures produced therewith |
US7601649B2 (en) * | 2004-08-02 | 2009-10-13 | Micron Technology, Inc. | Zirconium-doped tantalum oxide films |
JP4630680B2 (ja) * | 2005-01-31 | 2011-02-09 | キヤノン株式会社 | 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法 |
EP1764834B1 (en) * | 2005-09-15 | 2009-03-04 | Infineon Technologies AG | Electromagnetic shielding of packages with a laminate substrate |
WO2007066409A1 (ja) * | 2005-12-09 | 2007-06-14 | Spansion Llc | 半導体装置およびその製造方法 |
US7511379B1 (en) | 2006-03-23 | 2009-03-31 | National Semiconductor Corporation | Surface mountable direct chip attach device and method including integral integrated circuit |
US7876577B2 (en) * | 2007-03-12 | 2011-01-25 | Tyco Electronics Corporation | System for attaching electronic components to molded interconnection devices |
EP1998371A1 (en) * | 2007-05-31 | 2008-12-03 | Infineon Technologies SensoNor AS | Method of manufacturing electrical conductors for a semiconductor device |
US8141786B2 (en) * | 2008-01-18 | 2012-03-27 | Texas Instruments Incorporated | Thin smart card module having strap on carrier |
KR20090129791A (ko) * | 2008-06-13 | 2009-12-17 | 가부시키가이샤 교토 소프트웨어 리서치 | 다치 플래시 메모리 |
JP2010103300A (ja) * | 2008-10-23 | 2010-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8236610B2 (en) * | 2009-05-26 | 2012-08-07 | International Business Machines Corporation | Forming semiconductor chip connections |
DE102009037802B4 (de) * | 2009-08-18 | 2012-04-26 | Albert-Ludwigs-Universität Freiburg | Mikrostruktur und Verfahren zum Montieren einer solchen |
US8344842B1 (en) | 2010-01-20 | 2013-01-01 | Vlt, Inc. | Vertical PCB surface mount inductors and power converters |
WO2012037728A1 (en) * | 2010-09-25 | 2012-03-29 | Huawei Technologies Co.,Ltd. | Electric device and method of bonding chip to external electric circuit |
DE102011101035B4 (de) * | 2011-05-10 | 2014-07-10 | Infineon Technologies Ag | Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers |
DE102012205268A1 (de) * | 2012-03-30 | 2013-10-02 | Robert Bosch Gmbh | Verfahren zum Herstellen von zumindest einer Kontaktierungsfläche eines Bauelementes und Sensor zum Aufnehmen einer Richtungskomponente einer gerichteten Messgröße |
US20140001622A1 (en) * | 2012-06-27 | 2014-01-02 | Infineon Technologies Ag | Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages |
US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
KR102105403B1 (ko) * | 2013-11-28 | 2020-04-28 | 삼성전기주식회사 | 전자소자 내장 기판 및 그 제조 방법 |
JP6289063B2 (ja) * | 2013-12-09 | 2018-03-07 | 三菱電機株式会社 | 電子部品実装装置及びそれを備える半導体装置 |
GB2523145A (en) * | 2014-02-14 | 2015-08-19 | Nokia Technologies Oy | A circuit board and associated apparatus and methods |
FR3104317A1 (fr) * | 2019-12-04 | 2021-06-11 | Stmicroelectronics (Tours) Sas | Procédé de fabrication de puces électroniques |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02187059A (ja) * | 1989-01-13 | 1990-07-23 | Nec Corp | 半導体集積回路パッケージ |
JPH0485837A (ja) * | 1990-07-26 | 1992-03-18 | Hitachi Ltd | 半導体装置 |
JPH05166872A (ja) * | 1991-12-16 | 1993-07-02 | Kawasaki Steel Corp | 半導体装置のパッド形成方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465898A (en) * | 1981-07-27 | 1984-08-14 | Texas Instruments Incorporated | Carrier for integrated circuit |
US4495376A (en) * | 1981-07-27 | 1985-01-22 | Texas Instruments Incorporated | Carrier for integrated circuit |
JPS60241228A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Comput Eng Corp Ltd | 半導体チツプ |
US4622574A (en) * | 1985-07-29 | 1986-11-11 | The Perkin-Elmer Corporation | Semiconductor chip with recessed bond pads |
FR2590051B1 (fr) * | 1985-11-08 | 1991-05-17 | Eurotechnique Sa | Carte comportant un composant et micromodule a contacts de flanc |
JPS63232342A (ja) * | 1987-03-20 | 1988-09-28 | Hitachi Ltd | 半導体装置 |
JPH01319955A (ja) * | 1988-06-21 | 1989-12-26 | Nec Yamagata Ltd | 半導体装置 |
US5126286A (en) * | 1990-10-05 | 1992-06-30 | Micron Technology, Inc. | Method of manufacturing edge connected semiconductor die |
JPH04247632A (ja) * | 1991-02-01 | 1992-09-03 | Fujitsu Ltd | 半導体装置 |
KR930011143A (ko) * | 1991-11-14 | 1993-06-23 | 김광호 | 반도체장치 및 그 제조방법 |
US5266833A (en) * | 1992-03-30 | 1993-11-30 | Capps David F | Integrated circuit bus structure |
-
1994
- 1994-10-07 JP JP24446594A patent/JP2809115B2/ja not_active Expired - Fee Related
- 1994-10-12 US US08/321,924 patent/US5606198A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02187059A (ja) * | 1989-01-13 | 1990-07-23 | Nec Corp | 半導体集積回路パッケージ |
JPH0485837A (ja) * | 1990-07-26 | 1992-03-18 | Hitachi Ltd | 半導体装置 |
JPH05166872A (ja) * | 1991-12-16 | 1993-07-02 | Kawasaki Steel Corp | 半導体装置のパッド形成方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998033215A1 (en) * | 1997-01-24 | 1998-07-30 | Chipscale, Inc. | Semiconductor wafer fabrication of die-bottom contacts for electronic devices |
US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
GB2336034A (en) * | 1997-01-24 | 1999-10-06 | Chipscale Inc | Semiconductor wafer fabrication of die-bottom contacts for electronic devices |
US6221751B1 (en) | 1997-01-24 | 2001-04-24 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
GB2336034B (en) * | 1997-01-24 | 2001-12-19 | Chipscale Inc | Semiconductor wafer fabrication of die-bottom contacts for electronic devices |
WO1999036958A1 (en) * | 1998-01-20 | 1999-07-22 | Citizen Watch Co., Ltd. | Semiconductor device and method of production thereof and semiconductor mounting structure and method |
US6562647B2 (en) | 1999-09-13 | 2003-05-13 | Vishay Intertechnology, Inc. | Chip scale surface mount package for semiconductor device and process of fabricating the same |
US6876061B2 (en) | 1999-09-13 | 2005-04-05 | Vishay Intertechnology, Inc. | Chip scale surface mount package for semiconductor device and process of fabricating the same |
US7211877B1 (en) | 1999-09-13 | 2007-05-01 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
US7589396B2 (en) | 1999-09-13 | 2009-09-15 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
JP2006261643A (ja) * | 2005-01-28 | 2006-09-28 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
JP2009032754A (ja) * | 2007-07-24 | 2009-02-12 | Sony Corp | 半導体装置及びその製造方法 |
JP2009188234A (ja) * | 2008-02-07 | 2009-08-20 | Minami Kk | 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ |
JP2019054155A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法 |
JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2809115B2 (ja) | 1998-10-08 |
US5606198A (en) | 1997-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2809115B2 (ja) | 半導体装置とその製造方法 | |
US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
US6624511B2 (en) | Hybrid integrated circuit device | |
JP3639514B2 (ja) | 回路装置の製造方法 | |
JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
JP2002343924A (ja) | 半導体装置およびその製造方法 | |
JP4703938B2 (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
JP2002198463A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2018190900A (ja) | 半導体装置 | |
US6489667B1 (en) | Semiconductor device and method of manufacturing such device | |
US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
JP3561683B2 (ja) | 回路装置の製造方法 | |
JP2001274312A (ja) | 半導体装置およびその製造方法 | |
JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JP3574025B2 (ja) | 回路装置およびその製造方法 | |
JP3634709B2 (ja) | 半導体モジュール | |
JP2002158315A (ja) | 半導体装置およびその製造方法 | |
KR100788340B1 (ko) | 반도체 패키지 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JP2002057173A (ja) | 回路装置の製造方法 | |
JP3913622B2 (ja) | 回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |