KR102105403B1 - 전자소자 내장 기판 및 그 제조 방법 - Google Patents

전자소자 내장 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102105403B1
KR102105403B1 KR1020130146602A KR20130146602A KR102105403B1 KR 102105403 B1 KR102105403 B1 KR 102105403B1 KR 1020130146602 A KR1020130146602 A KR 1020130146602A KR 20130146602 A KR20130146602 A KR 20130146602A KR 102105403 B1 KR102105403 B1 KR 102105403B1
Authority
KR
South Korea
Prior art keywords
electronic device
cavity
pattern
circuit pattern
support
Prior art date
Application number
KR1020130146602A
Other languages
English (en)
Other versions
KR20150062056A (ko
Inventor
김봉수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130146602A priority Critical patent/KR102105403B1/ko
Priority to US14/219,768 priority patent/US9510455B2/en
Priority to CN201410505075.5A priority patent/CN104684252B/zh
Publication of KR20150062056A publication Critical patent/KR20150062056A/ko
Application granted granted Critical
Publication of KR102105403B1 publication Critical patent/KR102105403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

전자소자 내장 기판 및 그 제조 방법을 개시한다. 본 발명의 일 실시예에 따른 전자소자 내장 기판은 캐비티(cavity)가 형성된 코어 기판, 캐비티에 내장되는 전자 소자, 및 코어 기판의 일면에 형성되며, 전자 소자를 가압하여 캐비티 내에 전자 소자를 고정시키는 회로 패턴을 포함한다.

Description

전자소자 내장 기판 및 그 제조 방법{ELECTRONIC COMPONENTS EMBEDDED SUBSTRATE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 전자소자 내장 기판 및 그 제조 방법에 관한 것이다.
전자 제품들이 점점 소형화됨에 따라 전자 제품에 내장되는 회로 기판의 크기도 고집적화, 박판화를 요구받고 있다. 이러한 요구에 따라 최근 전자 소자를 내장하는 인쇄회로기판이 대두되고 있다.
전자소자 내장 인쇄회로기판은 코어 기판에 캐비티(cavity)를 형성한 후 캐비티에 전자소자를 위치시키고 충전재 등을 이용하여 전자소자를 캐비티 내에 고정하는 임베딩(embedding) 공정으로 형성된다. 이러한 임베딩 공정으로 제조된 인쇄회로기판은 내부에 전자소자가 내장되므로 인쇄회로기판의 소형화 및 고밀도화를 실현할 수 있다.
그러나, 이전의 전자소자 내장 인쇄회로기판은 캐비티에 전자소자를 고정시키기 위해 접착 테이프를 사용하기 때문에 제조 비용이 증가하고 접착 테이프를 탈부착하는 공정이 추가되어 제조 공정이 복잡하다.
한국등록특허 제10-0832653호
본 발명은 회로 패턴으로 전자 소자를 고정시키는 전자소자 내장 기판 및 그 제조 방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따르면, 본 발명의 일 실시예에 따른 전자소자 내장 기판은 캐비티(cavity)가 형성된 코어 기판, 캐비티에 내장되는 전자 소자, 및 코어 기판의 일면에 형성되며, 전자 소자를 가압하여 캐비티 내에 전자 소자를 고정시키는 회로 패턴을 포함한다.
회로 패턴은, 회로 패턴으로부터 연장되어 서로 대향하며, 전자 소자의 측면을 가압하여 캐비티 내에 전자 소자를 고정시키는 지지 패턴을 포함할 수 있다.
지지 패턴은 캐비티의 상부 양측면에서 캐비티를 향해 돌출되어 전자 소자를 가압할 수 있다.
지지 패턴은 수직 단면이 곡면으로 만곡되어 형성될 수 있다.
회로 패턴은, 회로 패턴으로부터 연장되어 서로 대향하며, 전자 소자의 측면을 가압하는 제1 지지 패턴, 및 제1 지지 패턴의 연장 방향과 직교하는 방향으로 서로 대향하여 배치되며, 전자 소자의 측면을 가압하는 제2 지지 패턴을 포함할 수 있다.
제1 지지 패턴 및 제2 지지 패턴은 수직 단면이 곡면으로 만곡되어 형성될 수 있다.
본 발명의 다른 측면에 따르면, 본 발명의 일 실시예에 따른 전자소자 내장 기판의 제조 방법은 전자 소자가 내장될 위치에 상응하는 코어 기판의 일면에 전자 소자를 가압하여 지지하는 지지 패턴과 제1 회로 패턴을 형성하는 단계, 전자 소자가 내장될 위치에 상응하는 코어 기판의 일부를 제거하여 캐비티를 형성하는 단계, 캐비티의 상부에서 지지 패턴 사이로 전자 소자를 삽입하여 캐비티 내에 전자 소자를 내장하는 단계, 및 코어 기판의 적어도 일면에 절연층을 적층하는 단계를 포함한다.
지지 패턴과 제1 회로 패턴을 형성하는 단계에서는, 코어 기판의 일면에 금속층을 적층하고, 전자 소자가 내장될 위치에 상응하는 코어 기판 상에 적층된 금속층을 패터닝하여 지지부와 제1 회로 패턴을 형성할 수 있다.
캐비티를 형성하는 단계에서는 전자 소자가 내장될 위치에 상응하는 코어 기판의 타면에 레이저를 조사하여 코어 기판의 일부를 제거할 수 있다.
제1 회로 패턴 또는 전자 소자와 연결되는 비아홀을 형성하는 단계, 및 절연층 상에 비아홀과 연결되는 제2 회로 패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 회로 패턴으로 전자 소자를 고정시키는 전자소자 내장 기판 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 구조를 나타내는 단면도.
도 2는 도 1에 도시된 전자소자 내장 기판의 내부 구조를 나타내는 도면.
도 3은 본 발명의 다른 실시예에 따른 전자소자 내장 기판의 내부 구조를 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 전자소자 내장 기판의 제조 방법을 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 전자소자 내장 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전자소자 내장 기판의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자소자 내장 기판은 코어 기판(110), 전자 소자(120), 제1 회로 패턴(130), 지지 패턴(132), 절연층(140), 비아홀(150) 및 제2 회로 패턴(160)을 포함한다.
코어 기판(110)은 절연수지층의 일부분이 천공되어 형성된 캐비티(115)를 포함한다. 여기서, 코어 기판(110)은 보강 기재와 수지로 이루어질 수 있다. 또한, 캐비티(115)는 전자 소자(120)를 내장하기 위하여 전자 소자(120)의 크기에 상응하거나 전자 소자(120)보다 더 큰 면적으로 형성될 수 있다.
전자 소자(120)는 외부와 전기적으로 연결되어 미리 설정된 기능을 수행할 수 있다. 본 발명의 일 실시예에 따른 전자소자 내장 기판에서는 전자 소자(120)가 커패시터 본체(122)와 전극(124)을 포함하는 적층 세라믹 커패시터일 수 있다. 다만, 이에 한정되지 않고 전자 소자(120)로 다양한 제품이 적용될 수 있다.
제1 회로 패턴(130)은 전기 신호를 전송하기 위하여 코어 기판(110)의 적어도 일면에 미리 설정된 패턴으로 형성될 수 있다. 이때, 제1 회로 패턴(130)은 전기 전도도가 우수한 전도성 물질로 형성될 수 있다. 이러한 제1 회로 패턴(130)은 캐비티(115) 내에 전자 소자(120)를 고정시키는 지지 패턴(132)을 포함할 수 있다.
지지 패턴(132)은 도 2를 참조하여 보다 상세하게 설명한다.
도 2는 도 1에 도시된 전자소자 내장 기판의 내부 구조를 나타내는 도면이다.
도 2를 참조하면, 지지 패턴(132)은 전자 소자(120)를 가압하여 전자 소자(120)를 캐비티(115) 내에 위치시킬 수 있다. 여기서 지지 패턴(132)은 캐비티(115)의 양측면에서 전자 소자(120)를 가압하기 위해 적어도 한 쌍으로 형성될 수 있다. 이러한 지지 패턴(132)은 제1 회로 패턴(130)의 일부로 형성될 수 있다. 지지 패턴(132)은 제1 회로 패턴(130)과 연결되고 서로 대향하여 배치될 수 있다. 즉, 지지 패턴(132)은 캐비티(115)의 상부 양측면에서 캐비티(115)를 향해 돌출되도록 제1 회로 패턴(130)으로부터 연장될 수 있다.
지지 패턴(132)은 곡면으로 만곡되어 형성될 수 있다. 지지 패턴(132)은 전자 소자(120)의 측면에 접촉하여 전자 소자(120)를 지지하도록 수직 단면이 구부러진 형태로 형성될 수 있다. 이때, 지지 패턴(132)은 전자 소자(120)의 커패시터 본체(122)와 접촉하여 전자 소자(120)를 지지할 수 있다. 다만, 지지 패턴(132)은 전자 소자(120)의 커패시터 본체(122) 이외의 부분에 접촉하여 전자 소자(120)를 지지할 수 있다.
지지 패턴(132)은 전자 소자(120)를 지지하기 위해 미리 설정된 인장력을 갖도록 형성될 수 있다. 이를 위해, 지지 패턴(132)은 미리 설정된 인장력을 갖는 전도성 물질로 형성되거나, 미리 설정된 크기로 형성될 수 있다. 이때, 지지 패턴(132)은 제1 회로 패턴(130)과 동일한 전도성 물질로 형성될 수 있다.
다시, 도 1을 참조하면, 절연층(140)은 코어 기판(110)의 적어도 일면에 적층될 수 있다. 여기서 절연층(140)은 캐비티(115)를 충진하여 전자 소자(120)를 보호할 수 있다. 절연층(140)은 캐비티(115) 내의 전자 소자(120)를 감싸며 전자 소자(120)의 위치를 고정시킬 수 있다. 이러한 절연층(140)은 프리프레그(prepreg) 등의 절연 물질로 형성될 수 있다.
비아홀(150)은 제1 회로 패턴(130)과 제2 회로 패턴(160)을 전기적으로 연결할 수 있다. 여기서 비아홀(150)은 절연층(140)을 관통하여 제1 회로 패턴(130)과 제2 회로 패턴(160)을 연결할 수 있다. 또한, 비아홀(150)은 전자 소자(120)와 제2 회로 패턴(160)을 전기적으로 연결할 수도 있다.
제2 회로 패턴(160)은 외부와 전기적으로 연결되고 제1 회로 패턴(130)으로 전기 신호를 전달할 수 있다. 이를 위해, 제2 회로 패턴(160)은 절연층(140) 상에 형성될 수 있다.
본 발명의 일 실시예에 따른 전자소자 내장 기판은 회로 패턴과 연결된 지지부를 이용하여 캐비티 내에 전자 소자를 고정시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전자소자 내장 기판의 내부 구조를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 전자소자 내장 기판은 전자 소자(120)를 지지하는 제1 지지 패턴(132) 및 제2 지지 패턴(170)을 포함한다.
여기서는 도 1 및 도 2를 참조하여 상술한 전자소자 내장 기판과 중복되는 설명을 생략한다.
제1 지지 패턴(132)은 제1 회로 패턴(130)의 일부로 형성될 수 있다. 또한, 제1 지지 패턴(132)은 서로 대향하여 제1 회로 패턴(130)으로부터 연장될 수 있다. 이러한 제1 지지 패턴(132)은 캐비티(115)의 좌우 양측면에서 캐비티(115)를 향해 돌출되어 형성될 수 있다.
제1 지지 패턴(132)은 곡면으로 만곡되어 형성될 수 있다. 또한, 제1 지지 패턴(132)은 전자 소자(120)의 측면에 접촉하여 전자 소자(120)를 지지하도록 수직 단면이 구부러진 형태로 형성될 수 있다. 이때, 제1 지지 패턴(132)은 전자 소자(120)의 커패시터 본체(122)와 접촉하여 전자 소자(120)를 지지할 수 있다.
제2 지지 패턴(170)은 제1 지지 패턴(132)의 연장 방향과 직교하는 방향으로 서로 대향하여 형성될 수 있다. 여기서 제2 지지 패턴(170)은 제1 회로 패턴(130)과 분리되어 형성될 수 있다. 이러한, 제2 지지 패턴(170)은 캐비티(115)의 전후 양측면에서 캐비티(115)를 행해 돌출되어 형성될 수 있다.
제2 지지 패턴(170)은 곡면으로 만곡되어 형성될 수 있다. 또한, 제2 지지 패턴(170)은 전자 소자(120)의 측면에 접촉하여 전자 소자(120)를 지지하도록 수직 단면이 구부러진 형태로 형성될 수 있다. 이때, 제2 지지 패턴(170)은 전자 소자(120)의 단자(124)와 접촉하여 전자 소자(120)를 지지할 수 있다. 이러한 제2 지지 패턴(170)은 전자 소자(120)의 단자(124)를 제1 회로 패턴(130)과 전기적으로 연결시키지 않으면서 전자 소자(120)를 지지할 수 있다.
제1 지지 패턴(132)과 제2 지지 패턴(170)은 전자 소자(120)를 네 부분에서 가압하여 지지함으로써 단단하게 전자 소자(120)를 고정시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 전자소자 내장 기판의 제조 방법을 나타내는 도면이다.
본 발명의 일 실시예에 따른 전자소자 내장 기판의 제조 방법은 전자 소자가 내장될 위치에 상응하는 코어 기판의 일면에 전자 소자를 가압하여 지지하는 지지 패턴과 제1 회로 패턴을 형성하는 단계(S100), 전자 소자가 내장될 위치에 상응하는 코어 기판의 일부를 제거하여 캐비티를 형성하는 단계(S110), 캐비티에 전자 소자를 내장하는 단계(S120), 코어 기판의 양면에 절연층을 적층하는 단계(S130), 제1 회로 패턴 또는 전자 소자와 연결되는 비아홀을 형성하는 단계(S140) 및 절연층 상에 비아홀과 연결되는 제2 회로 패턴을 형성하는 단계(S150)를 포함한다.
단계 S100에서는 코어 기판의 일면에 금속층을 적층할 수 있다. 다음, 전자 소자가 내장될 위치에 상응하는 코어 기판 상에 적층된 금속층을 패터닝하여 지지부와 제1 회로 패턴을 형성할 수 있다. 여기서 지지 패턴은 제1 회로 패턴의 일부로서, 제1 회로 패턴으로부터 연장되고 서로 대향하여 배치될 수 있다.
제1 회로 패턴은 금속층의 일부를 선택적으로 제거하여 는 방식으로 이루어지는 서브트렉티브(subtractive)공법과, 절연기판에 무전해 도금법과 전해 도금법을 사용하여 배선패턴을 추가로 형성하는 에디티브(additive)공법, 절연층(16)에 도전성 잉크를 잉크젯 방식으로 형성하는 방법 등 다양한 방법으로 형성할 수 있다. 또한, 금속층은 박판형태의 도전성 물질일 수 있다. 예를 들면, 금속층은 동박(copper foil)등 일 수 있다.
단계 S110에서는 전자 소자가 내장될 위치에 상응하는 코어 기판에 레이저 드릴 공정을 수행하여 캐비티를 형성할 수 있다. 이때, 레이저 드릴 공정은 코어 기판의 타면에 레이저를 조사하여 코어 기판의 일부를 제거할 수 있다. 이를 통해, 양측면에서 지지 패턴이 돌출되도록 코어 기판에 캐비티를 형성할 수 있다.
단계 S120에서는 캐비티의 상부에서 지지 패턴 사이로 전자 소자를 삽입할 수 있다. 전자 소자는 지지 패턴에 의해 가압되어 캐비티 내에 고정될 수 있다.
단계 S130에서는 코어 기판의 적어도 일면에 절연층을 적층할 수 있다. 이때, 코어 기판의 캐비티에 절연층을 충진할 수 있다. 이때, 캐비티를 절연층으로 충진함으로써, 절연 물질로 캐비티 내에 고정된 전자 소자를 감싸 전자 소자를 고정시킬 수 있다.
단계 S140에서는 절연층을 관통하여 제1 회로 패턴 또는 전자 소자와 연결되는 비아홀을 형성할 수 있다.
단계 S150에서는 절연층 상에 금속층을 적층한 후 금속층을 패터닝하여 비아홀과 연결되는 제2 회로 패턴을 형성할 수 있다.
본 발명의 일 실시예에 따른 전자소자 내장 기판의 제조 방법은 접착 테이프로 전자 소자를 고정시키는 공정을 생략함으로써 공정 관리가 용이하고 생산성을 향상시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 코어 기판
120: 전자 소자
130: 제1 회로 패턴
132: 지지 패턴
140: 절연층
150: 비아홀
160: 제2 회로 패턴
170: 제2 지지 패턴

Claims (10)

  1. 캐비티(cavity)가 형성된 코어 기판;
    상기 캐비티에 내장되는 전자 소자; 및
    상기 코어 기판의 일면에 형성되며, 상기 전자 소자를 가압하여 상기 캐비티 내에 상기 전자 소자를 고정시키는 회로 패턴;을 포함하며,
    상기 회로 패턴은 상기 캐비티의 내측벽과는 접촉하지 않는 전자소자 내장 기판.
  2. 제1항에 있어서,
    상기 회로 패턴은,
    상기 회로 패턴으로부터 연장되어 서로 대향하며, 상기 전자 소자의 측면을 가압하여 상기 캐비티 내에 상기 전자 소자를 고정시키는 지지 패턴을 포함하는 것을 특징으로 하는 전자소자 내장 기판.
  3. 제2항에 있어서,
    상기 지지 패턴은 캐비티의 상부 양측면에서 상기 캐비티를 향해 돌출되어 상기 전자 소자를 가압하는 것을 특징으로 하는 전자소자 내장 기판.
  4. 제3항에 있어서,
    상기 지지 패턴은 수직 단면이 곡면으로 만곡되어 형성되는 것을 특징으로 하는 전자소자 내장 기판.
  5. 제1항에 있어서,
    상기 회로 패턴은,
    상기 회로 패턴으로부터 연장되어 서로 대향하며, 상기 전자 소자의 측면을 가압하는 제1 지지 패턴; 및
    상기 제1 지지 패턴의 연장 방향과 직교하는 방향으로 서로 대향하여 배치되며, 상기 전자 소자의 측면을 가압하는 제2 지지 패턴;
    을 포함하는 것을 특징으로 하는 전자소자 내장 기판.
  6. 제5항에 있어서,
    상기 제1 지지 패턴 및 상기 제2 지지 패턴은 수직 단면이 곡면으로 만곡되어 형성되는 것을 특징으로 하는 전자소자 내장 기판.
  7. 전자 소자가 내장될 위치에 상응하는 코어 기판의 일면에 전자 소자를 가압하여 지지하는 지지 패턴과 제1 회로 패턴을 형성하는 단계;
    상기 전자 소자가 내장될 위치에 상응하는 상기 코어 기판의 일부를 제거하여 캐비티를 형성하는 단계;
    캐비티의 상부에서 지지 패턴 사이로 전자 소자를 삽입하여 상기 캐비티 내에 상기 전자 소자를 내장하는 단계; 및
    상기 코어 기판의 적어도 일면에 절연층을 적층하는 단계;
    를 포함하는 전자소자 내장 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 지지 패턴과 제1 회로 패턴을 형성하는 단계에서는,
    상기 코어 기판의 일면에 금속층을 적층하고, 상기 전자 소자가 내장될 위치에 상응하는 상기 코어 기판 상에 적층된 금속층을 패터닝하여 지지부와 제1 회로 패턴을 형성하는 것을 특징으로 하는 전자소자 내장 기판의 제조 방법.
  9. 제7항에 있어서,
    상기 캐비티를 형성하는 단계에서는
    상기 전자 소자가 내장될 위치에 상응하는 상기 코어 기판의 타면에 레이저를 조사하여 코어 기판의 일부를 제거하는 것을 특징으로 하는 전자소자 내장 기판의 제조 방법.
  10. 제7항에 있어서,
    상기 제1 회로 패턴 또는 전자 소자와 연결되는 비아홀을 형성하는 단계; 및
    상기 절연층 상에 비아홀과 연결되는 제2 회로 패턴을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 전자소자 내장 기판의 제조 방법.
KR1020130146602A 2013-11-28 2013-11-28 전자소자 내장 기판 및 그 제조 방법 KR102105403B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130146602A KR102105403B1 (ko) 2013-11-28 2013-11-28 전자소자 내장 기판 및 그 제조 방법
US14/219,768 US9510455B2 (en) 2013-11-28 2014-03-19 Electronic component embedded substrate and manufacturing method thereof
CN201410505075.5A CN104684252B (zh) 2013-11-28 2014-09-26 嵌入电子部件的基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146602A KR102105403B1 (ko) 2013-11-28 2013-11-28 전자소자 내장 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150062056A KR20150062056A (ko) 2015-06-05
KR102105403B1 true KR102105403B1 (ko) 2020-04-28

Family

ID=53181674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146602A KR102105403B1 (ko) 2013-11-28 2013-11-28 전자소자 내장 기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9510455B2 (ko)
KR (1) KR102105403B1 (ko)
CN (1) CN104684252B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609264B1 (ko) 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
DE102015116409A1 (de) 2015-09-28 2017-03-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbundkörper mit mindestens einer Funktionskomponente und ein Verfahren zur Herstellung des Verbundkörpers
CN110753447B (zh) * 2018-07-24 2021-05-28 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
EP3709777A1 (en) * 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Solder-free component carrier connection using an elastic element, and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510307A (ja) * 2004-08-12 2008-04-03 ハネウェル・インターナショナル・インコーポレーテッド 無はんだ方式による構成要素のパッケージング及び取り付け

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167064A (ja) * 1987-12-14 1989-06-30 Murata Mfg Co Ltd 電子部品連
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
US7876577B2 (en) * 2007-03-12 2011-01-25 Tyco Electronics Corporation System for attaching electronic components to molded interconnection devices
KR100832653B1 (ko) 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP5968753B2 (ja) * 2012-10-15 2016-08-10 新光電気工業株式会社 配線基板
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510307A (ja) * 2004-08-12 2008-04-03 ハネウェル・インターナショナル・インコーポレーテッド 無はんだ方式による構成要素のパッケージング及び取り付け

Also Published As

Publication number Publication date
CN104684252B (zh) 2018-12-28
CN104684252A (zh) 2015-06-03
US9510455B2 (en) 2016-11-29
US20150144386A1 (en) 2015-05-28
KR20150062056A (ko) 2015-06-05

Similar Documents

Publication Publication Date Title
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102105403B1 (ko) 전자소자 내장 기판 및 그 제조 방법
KR102093156B1 (ko) 리지드 플렉서블 기판 및 그 제조방법
US11812556B2 (en) Printed circuit board and manufacturing method thereof
CN103747616A (zh) 元器件内置模块
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6672563B2 (ja) 電子素子内蔵基板及びその製造方法
JP2013098185A (ja) 放熱板付き配線板およびその製造方法
CN101790285B (zh) 通信设备及其电路板的制造方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
JP2011049255A (ja) 容量素子具有配線板、容量素子具有配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP5375537B2 (ja) プリント配線基板及びその製造方法
JPS6021599A (ja) 多層配線基板の製造方法
TWI510156B (zh) Multilayer substrate and manufacturing method thereof
KR101013994B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101437988B1 (ko) 인쇄회로기판 및 이를 제조하는 방법
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
KR101220008B1 (ko) 리지드 플렉시블 인쇄회로기판 제조방법
KR20140003227A (ko) 인쇄회로기판 및 그의 제조 방법
CN103428998B (zh) 柔性电路板及其制造方法
JP2007311723A (ja) 多層回路基板
JP2017028045A (ja) 部品内蔵モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant