DE102011101035B4 - Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers - Google Patents

Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers Download PDF

Info

Publication number
DE102011101035B4
DE102011101035B4 DE102011101035.5A DE102011101035A DE102011101035B4 DE 102011101035 B4 DE102011101035 B4 DE 102011101035B4 DE 102011101035 A DE102011101035 A DE 102011101035A DE 102011101035 B4 DE102011101035 B4 DE 102011101035B4
Authority
DE
Germany
Prior art keywords
trench
semiconductor body
electrically conductive
side wall
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011101035.5A
Other languages
English (en)
Other versions
DE102011101035A1 (de
Inventor
Carsten Ahrens
Berthold Schuderer
Stefan Willkofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102011101035.5A priority Critical patent/DE102011101035B4/de
Priority to US13/468,748 priority patent/US8753982B2/en
Publication of DE102011101035A1 publication Critical patent/DE102011101035A1/de
Application granted granted Critical
Publication of DE102011101035B4 publication Critical patent/DE102011101035B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

Ein Verfahren zur Herstellung eines Anschlussgebiets an einer Seitenwand (70) eines Halbleiterkörpers (10), aufweisend folgende Merkmale: – Bereitstellen eines Halbleiterkörpers (10), – Erzeugen von mindestens einem ersten Graben (12) an einer ersten Oberfläche (11) des Halbleiterkörpers (10) in den Halbleiterkörper (10) hinein, wobei der erste Graben (12) derart zweiteilig erzeugt wird, dass ein erster Grabenteil (12a) schmaler als ein zweiter Grabenteil (12b) ist und der erste Grabenteil (12a) tiefer in den Halbleiterkörper (10) hinein erzeugt wird als der zweite Grabenteil (12b). – Ausbilden einer Isolationsschicht (15) an den Seitenwänden (13a, 13b) und am Boden (14) des ersten Grabens (12), wobei der erste Graben (12) nur teilweise verfüllt wird, – Verfüllen des unverfüllten Teils des ersten Grabens (12) mit einem elektrisch leitfähigen Material (16), – Erzeugen eines Trenngrabens (17) entlang des ersten Grabens (12) derart, dass eine Seitenwand des Trenngrabens (17) an den ersten Graben (12) unmittelbar angrenzt; – Zumindest teilweises Entfernen des an den Trenngraben (17) angrenzenden Teils der Isolationsschicht (15), so dass zumindest ein Teil des elektrisch leitfähigen Materials (16) in dem ersten Graben (12) frei liegt.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf ein Verfahren zum Herstellen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers und auf ein Verfahren zur Herstellung eines Halbleiterbausteins mit einem Anschlussgebiet an einer Seitenwand.
  • Halbleiterbausteine mit Anschlussgebieten an einer Seitenwand sind beispielsweise für CSP(chip sice package)-Bausteingehäuse notwendig, bei dem in einer besonders platzsparenden Ausführungsform ein Anschlussgebiet an einer Seitenwand eines Halbleiterkörpers ausgebildet ist, wobei dieses Anschlussgebiet gegenüber dem Halbleiterkörper durch eine Seitenwandisolationsschicht isoliert ist. Eine solche Ausführungsform ist z. B. in der DE 10 2005 004 160 A1 beschrieben.
  • Aus der US 5 682 062 A ist ein Verfahren zum Herstellen eines Anschlussgebietes an einer Seitenwand eines Halbleiterkörpers zum Verbinden von gestapelten Chips bekannt.
  • Weiterhin ist aus der DE 103 51 028 A1 ein Verfahren zur Herstellung einer leitfähigen Kontaktschicht an einer Seitenwand eines Halbleiterkörpers in einem Graben bekannt.
  • Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers bzw. ein Verfahren zur Herstellung eines Halbleiterbausteins mit einem Seitenwandanschlussgebiets bereitzustellen.
  • Die Erfindung wird charakterisiert durch den unabhängigen Patentanspruch 1 und den nebengeordneten Patentansprüchen 16 und 17. Weiterbildungen der Erfindung finden sich in den abhängigen Patentansprüchen.
  • Eine Ausführungsform des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers weist folgende Merkmale auf:
    • – Bereitstellen eines Halbleiterkörpers,
    • – Erzeugen von mindestens einem ersten Graben an einer ersten Oberfläche des Halbleiterkörpers in den Halbleiterkörper hinein,
    • – Ausbilden einer elektrischen Isolationsschicht an den Seitenwänden und am Boden des ersten Grabens, wobei der erste Graben nur teilweise verfüllt wird,
    • – Verfüllen des noch unverfüllten Teils des ersten Grabens mit einem elektrisch leitfähigen Material,
    • – Erzeugen eines Trenngrabens entlang des ersten Grabens derart, dass eine Seitenwand des Trenngrabens an den ersten Graben unmittelbar angrenzt,
    • – Zumindest teilweises Entfernen des an den Trenngraben angrenzenden Teils der Isolationsschicht, so dass zumindest ein Teil des elektrisch leitfähigen Materials in dem ersten Graben frei liegt.
  • Die Ausführungsform des Verfahrens sieht weiterhin vor, dass der erste Graben zweiteilig erzeugt wird, wobei ein erster Grabenteil schmaler als der zweite Grabenteil ist. Dadurch kann zum Beispiel die Seitenwand des Halbleiterkörpers großflächig mit der Isolationsschicht versehen werden. Insbesondere wenn der erste Grabenteil tiefer in den Halbleiterkörper hinein erzeugt wird als der zweite Grabenteil, lässt sich eine vorteilhafte Seitenwandisolation des Halbleiterkörpers herstellen. Dies gilt insbesondere wenn der erste Grabenteil von der elektrischen Isolationsschicht vollständig verfüllt wird und/oder die zum Trenngraben hin orientierte Seitenwand des ersten Grabenteils und die zum Trenngraben hin orientierte Seitenwand des zweiten Grabenteils eine ebene Seitenwand des ersten Grabens ausbilden, kann die beispielsweise genannte Seitenwandisolation des Halbleiterkörpers besonders einfach und zuverlässig hergestellt werden.
  • Das Verfahren bietet zum Beispiel die Vorteile, dass es eine definierte Ausbildung der elektrischen Isolationsschicht in dem ersten Graben ermöglicht, dass das Anschlussgebiet an der Seitenwand des Halbleiterkörpers bereits vor der Vereinzelung der Halbleiterbausteine hergestellt werden kann, dass für die Herstellung des Anschlussgebiets mit definierten Dimensionen keine aufwändige Lithographie zur Strukturierung an der Seitenwand des Halbleiterkörpers benötigt wird und dass das Kontaminationsrisiko mit dem elektrisch leitfähigen Material des Anschlussgebiets in den Prozesskammern aufgrund der in die elektrische Isolationsschicht eingebetteten Struktur des elektrisch leitfähigen Materials z. B. während der Trenngrabenherstellung gegen null geht.
  • Eine Weiterbildung ist es, wenn der erste Graben mit einer Tiefe T1 und der Trenngraben mit einer Tiefe T2 in den Halbleiterkörper hinein erzeugt wird, wobei gilt T2 ≥ T1. Dadurch lässt sich beispielsweise das Anschlussgebiet möglichst großflächig ausbilden und die spätere Vereinzelung des Halbleiterkörpers zu Halbleiterbausteinen ist einfacher.
  • Ein Ausführungsbeispiel zur Herstellung eines zweiteiligen ersten Grabens ist es, wenn die Erzeugung des ersten und zweiten Grabenteils folgende Merkmale aufweist:
    • – Erzeugen einer Maskenschicht an der ersten Oberfläche des Halbleiterkörpers,
    • – Erzeugen einer Maskenöffnung mit einer ersten Breite in der Maskenschicht,
    • – Ätzen des Halbleiterkörpers unter der Maskenöffnung,
    • – Verbreitern der ersten Maskenöffnung zu einer Maskenöffnung mit einer zweiten Breite,
    • – Ätzen des Halbleiterkörpers unter der verbreiterten Maskenöffnung, wobei der erste und zweite Grabenteil erzeugt wird.
  • Insbesondere wenn der erste Grabenteil von der elektrischen Isolationsschicht vollständig verfüllt wird und/oder die zum Trenngraben hin orientierte Seitenwand des ersten Grabenteils und die zum Trenngraben hin orientierte Seitenwand des zweiten Grabenteils eine ebene Seitenwand des ersten Grabens ausbilden, kann die beispielsweise genannte Seitenwandisolation des Halbleiterkörpers besonders einfach und zuverlässig hergestellt werden.
  • Eine Weiterbildung des Verfahrens ist es, wenn mindestens zwei erste Gräben in dem Halbleiterkörper erzeugt werden, wobei der Trenngraben zwischen zwei dieser ersten Gräben erzeugt wird. Durch diese Maßnahme können zum Beispiel mehrere Halbleiterbausteine mit einem Anschlussgebiet an der Seitenwand besonders einfach hergestellt werden. Insbesondere gilt dies auch für die Ausführungsform, bei dem an zwei gegenüberliegenden Seitenwänden des Trenngrabens jeweils ein erster Graben angrenzt.
  • Bei einer weiteren Ausführungsform des Verfahrens ist vorgesehen, dass die elektrische Isolationsschicht zumindest an der zum Trenngraben abgewandten Seitenwand des ersten Grabens und am Boden des ersten Grabens mit einer Dicke D von mindestens 2 μm ausgebildet wird. Dies kann zum Beispiel dazu dienen, dass parasitäre Kapazitäten minimiert werden. Insbesondere gilt dies, wenn die Dicke D der elektrischen Isolationsschicht größer als 10 μm ist.
  • Eine Weiterbildung des Verfahrens sieht vor, dass das frei liegende elektrisch leitfähige Material mit einer elektrisch leitfähigen Schutzschicht beschichtet wird. Durch diese Maßnahme kann beispielsweise das elektrisch leitfähige Material vor Umwelteinflüssen geschützt werden.
  • Ein Ausführungsbeispiel sieht vor, dass das frei liegende elektrisch leitfähige Material und/oder, falls vorhanden, die elektrisch leitfähige Schutzschicht geeignet ist, von einem Lot benetzt zu werden. Dies kann beispielsweise für die Kontaktierung des Anschlussgebiets von Vorteil sein.
  • Eine weitere Ausführungsform des Verfahrens ist es, wenn das elektrisch leitfähige Material eine elektrisch leitfähige Schicht ausbildet, die sich die von dem ersten Graben bis zu mindestens einem Kontaktgebiet für den Halbleiterkörper erstreckt, wobei das Kontaktgebiet an der ersten Oberfläche des Halbleiterkörpers lateral beabstandet zum ersten Graben liegt. Dies ermöglicht zum Beispiel die Kontaktierung von aktiven Halbleitergebieten in dem Halbleiterkörper über das Anschlussgebiet an der Seitenwand.
  • Eine Ausführungsform sieht dabei vor, dass in dem Kontaktgebiet ein elektrisch leitfähiges Kontaktelement zwischen dem elektrisch leitfähigen Material und dem Halbleiterkörper ausgebildet wird, so dass eine elektrische Verbindung zwischen dem Halbleiterkörper und dem elektrisch leitfähigen Material hergestellt wird.
  • Eine Weiterbildung des Verfahrens ist es, wenn der Halbleiterkörper mit einer weiteren elektrischen Isolationsschicht in dem Halbleiterkörper bereitgestellt wird, wobei die weitere elektrische Isolationsschicht parallel zur ersten Oberfläche des Halbleiterkörpers ausgebildet ist. Insbesondere wenn der mindestens eine erste Graben bis zu der weiteren elektrischen Isolationsschicht in dem Halbleiterkörper erzeugt wird, kann der spätere Halbleiterbaustein beispielsweise einen Halbleiterkörper mit einer sowohl am Boden als auch an den Seitenwänden zusammenhängend ausgebildeten elektrischen Isolationsschicht aufweisen.
  • Ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiterbausteins mit einem Anschlussgebiet an einer Seitenwand des Halbleiterbausteins ist es, wenn die Herstellung des Anschlussgebiets an der Seitenwand des Halbleiterbausteins nach einem Verfahren gemäß den vorher genannten Ausführungsbeispielen erfolgt, wobei der Trenngraben von einer Oberfläche des Halbleiterkörpers bis zu einer gegenüberliegenden Oberfläche des Halbleiterkörpers erzeugt wird. Die kann zur direkten Vereinzelung des Halbleiterkörpers zu Halbleiterbausteinen verwendet werden. Alternativ kann der Trenngraben ausgehend von der ersten Oberfläche des Halbleiterkörpers in den Halbleiterkörper hinein erzeugt werden und zumindest ein Teil des Halbleiterkörpers an einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, bis zu dem Trenngraben entfernt werden. Dazu kann beispielsweise ein Graben an der zweiten Oberfläche des Halbleiterkörpers bis zum Trenngraben erzeugt werden. Es kann aber auch der Halbleiterkörper an der zweiten Oberfläche ganzflächig solange gedünnt werden, bis die zweite Oberfläche des Halbleiterkörpers den Trenngraben erreicht.
  • Kurze Beschreibung der Figuren
  • 1a bis 1C zeigt in schematischen Querschnittsansichten Zwischenergebnisse eines Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • 2a bis 2c zeigt in schematischen Querschnittsansichten Zwischenergebnisse einer Weiterbildung des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers und eines Halbleiterbausteins.
  • 3a bis 3c zeigt in schematischen Querschnittsansichten Zwischenergebnisse einer Weiterbildung des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers und eines Halbleiterbausteins.
  • 4a bis 4v zeigt in schematischen Querschnittsansichten Zwischenergebnisse einer Weiterbildung des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • 5 zeigt in einer schematischen Querschnittsansicht ein Zwischenergebnis eines weiteren Ausführungsbeispiels des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • 6 zeigt in einer schematischen Querschnittsansicht eine Weiterbildung des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • 7 zeigt in einer schematischen Draufsicht ein Ausführungsbeispiel des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • 8 zeigt in einer räumlichen Darstellung ein Ausführungsbeispiel eines Halbleiterbausteins.
  • 9 zeigt in einer schematischen Querschnittsansicht ein Zwischenergebnis eines weiteren Ausführungsbeispiels des Verfahrens zur Herstellung eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der Erfindung werden nachfolgend, Bezugnehmend auf die beiliegenden Figuren, näher erläutert.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendigerweise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • In 1a ist ein Halbleiterkörper 10 dargestellt, der als Ausgangsmaterial für das weitere Verfahren bereit gestellt wird. Der Halbleiterkörper 10 kann beispielsweise aus einkristallinem Silizium, Siliziumkarbid, Galliumnitrid, Galliumarsenid oder einem anderen halbleitenden Material hergestellt sein. Der Halbleiterkörper ist in der Regel plattenförmig mit einer ersten Oberfläche 11 und einer der ersten Oberfläche 11 gegenüberliegenden zweiten Oberfläche ausgebildet. Der Halbleiterkörper 10 kann dabei in seiner ursprünglichen Form eine Scheibe sein, häufig auch als „Wafer” bezeichnet. In weiteren Herstellschritten kann diese Scheibe später auch in kleine Halbleiterbausteine (Chips) zerlegt werden.
  • In dem Halbleiterkörper 10 wird an der ersten Oberfläche 11 mindestens ein erster Graben 12 in den Halbleiterkörper 10 hinein erzeugt. Die Erzeugung des ersten Grabens 12 kann dabei beispielsweise durch einen Ätzprozess in den Halbleiterkörper 10 hinein, insbesondere durch einen trockenchemischen Ätzprozess, erfolgen. Der mindestens eine erste Graben 12 kann in einem ersten Halbleiterkörperbereich 10a für einen ersten Halbleiterbaustein erzeugt werden.
  • Zumindest an den Seitenwänden 13a und 13b und am Boden 14 des ersten Grabens 12 wird eine elektrische Isolationsschicht 15 ausgebildet, die den ersten Graben 12 nur teilweise verfüllt. Diese elektrische Isolationsschicht 15 kann beispielsweise abgeschieden oder thermisch erzeugt werden. Die elektrische Isolationsschicht 15 kann definiert mit einer Dicke D konform sowohl an den Seitenwänden 13a und 13b als auch am Boden 14 mit einem Abscheideverfahren, z. B. einer SA-BPSG (Sub Atmospheric Boron Phoshorus Silicat Glas) Abscheidung, erzeugt werden. Es kann auch eine thermische Oxidation des Halbleiterkörpers 10 zur Ausbildung von z. B. SiO2 als Isolationsschicht 15 durchgeführt werden. Die Dicke D der elektrischen Isolationsschicht 15 kann so ausgewählt werden, dass parasitäre Kapazitäten minimiert werden. Es empfehlen sich deshalb elektrische Isolationsschichten mit Dicken D größer als 2 μm, insbesondere D größer als 10 μm. Dazu ist bei der Ausbildung des ersten Grabens 12 auf eine ausreichende Breite B > 2D und auf eine ausreichende Tiefe T > D des ersten Grabens 12 zu achten.
  • Anschließend wird der verbliebene noch unverfüllte Teil des ersten Grabens 12 mit einem elektrisch leitfähigen Material 16 verfüllt. Als elektrisch leitfähiges Material 16 kann z. B. ein Metall verwendet werden, das beispielsweise galvanisch abgeschieden wird. Von Vorteil kann es für eine spätere Kontaktierung sein, wenn das elektrisch leitfähige Material 16 von einem Lot benetzt werden kann. Insbesondere Kupfer ist ein geeignetes elektrisch leitfähiges Material 16, das als Anschlussfläche des fertigen Halbleiterbausteins verwendet werden kann.
  • In 1b ist ein entlang des ersten Grabens 12 in den Halbleiterkörper 10 hinein erzeugter Trenngraben 17 dargestellt. Der Trenngraben 17 wird dabei so erzeugt, dass die Seitenwand 13b des ersten Grabens 12 unmittelbar an den Trenngraben 17 angrenzt. Dies erfolgt beispielsweise durch eine selektive Ätzung des Halbleitermaterials von dem Halbleiterkörper 10, bei dem durch die Selektivität der Ätzung die elektrische Isolationsschicht 15 bestehen bleibt. Dadurch wird der an den Trenngraben 17 angrenzende Teil der elektrischen Isolationsschicht 15 freigelegt. Als Ätzverfahren kann beispielsweise ein trockenchemischer Ätzprozess verwendet werden.
  • In 1c ist eine Ausführungsform dargestellt, nachdem die an dem Trenngraben 17 freiliegende elektrische Isolationsschicht 15 zumindest so entfernt wurde, dass das elektrisch leitfähige Material 16 an dem Trenngraben 17 zumindest teilweise freiliegt. Die Entfernung der elektrischen Isolationsschicht 15 kann ebenfalls selektiv zu dem Halbleitermaterial des Halbleiterkörpers 10 und selektiv zu dem elektrisch leitfähigen Material 16 durch z. B. nasschemische Ätzung erfolgen. Optional kann das nunmehr freiliegende elektrisch leitfähige Material mit einer elektrisch leitfähigen Schutzschicht gegen Korrosion oder andere Umwelteinflüsse beschichtet werden. Beispielsweise kann diese Schutzschicht aus NiP-AuPd zusammengesetzt sein, was z. B. stromlos auf Kupfer aufgebracht werden kann. Die Schutzschicht sollte bevorzugt ebenfalls von einem Lot benetzbar sein, um eine spätere Kontaktierung zu erleichtern.
  • In 2a ist eine Weiterbildung des Verfahrens dargestellt, bei dem anstatt einem ersten Graben 12 mindestens zwei erste Gräben 12' und 12'' in dem Halbleiterkörper 10 erzeugt werden. Dabei wird ein erster Graben 12' in einem ersten Halbleiterkörperbereich 10a für einen ersten Halbleiterkörperbaustein und ein anderer erster Graben 12'' in einem zweiten Halbleiterkörperbereich 10b für einen zweiten Halbleiterbaustein jeweils mit einer Tiefe T1 in den Halbleiterkörper 10 hinein erzeugt. Der Trenngraben 17 wird zwischen zwei dieser ersten Gräben 12 mit einer Tiefe T2 derart erzeugt, dass der Trenngraben 17 an beide erste Gräben 12 angrenzt. Somit liegen sowohl an einer Seite des Trenngrabens 17 ein Teil der elektrischen Isolationsschicht 15 an der Seitenwand 13b des einen ersten Grabens 12' als auch an der gegenüberliegenden Seite des Trenngrabens 17 ein Teil der elektrischen Isolationsschicht 15 an der Seitenwand 13b des anderen ersten Grabens 12'' frei. In dem vorliegenden Fall ist der Trenngraben 17 tiefer als die ersten Gräben 12' und 12'' ausgebildet. Er kann aber auch weniger tief oder gleich tief wie ein erster Graben 12 erzeugt werden.
  • Nachdem, wie in 2b dargestellt, die jeweils zum Trenngraben 17 orientierten Teile der elektrischen Isolationsschicht 15 selektiv zu dem Halbleiterkörper 10 und dem elektrisch leitfähigen Material 16 entfernt wurden, wird an der zweiten Oberfläche 20 des Halbleiterkörpers ein weiterer Graben 18 mindestens bis zum Trenngraben 17, höchstens aber bis zum Boden 14 eines ersten Grabens 12 erzeugt. Dadurch wird beispielsweise der Halbleiterkörper 10 zwischen dem Halbleiterkörperbereich 10a und dem Halbleiterkörperbereich 10b zerteilt und es werden zwei Halbleiterbausteine aus den beiden Halbleiterkörperbereichen 10a und 10b hergestellt.
  • In 3a ist eine Weiterbildung des Verfahrens dargestellt, bei dem der erste Graben 12 zweiteilig erzeugt wurde. Ein erster Grabenteil 12a der Breite b1 ist dabei schmaler ausgebildet als der zweite Grabenteil 12b mit der Breite b2. In der dargestellten Ausführungsform wird der erste Grabenteil 12a außerdem tiefer in den Halbleiterkörper 10 hinein erzeugt als der zweite Grabenteil 12b. In dem Ausführungsbeispiel ist jeweils die Seitenwand 13b der beiden dargestellten ersten Gräben 12' und 12'', die sich gegenüberliegen und durch einen Teil des Halbleiterkörpers 10 voneinander getrennt sind, ohne Stufe ausgebildet. Diese Struktur ergibt sich, wenn beispielsweise der Teil der Seitenwand 13b, ausgebildet durch den ersten Grabenteil 12a und der Teil der Seitenwand 13b, ausgebildet durch den zweiten Grabenteil 12b, versatzlos ineinander übergehen.
  • Ein zweigeteilter ersten Graben 12 kann beispielsweise folgendermaßen erzeugt werden: zunächst wird eine Maskenschicht an der ersten Oberfläche 11 des Halbleiterkörpers 10 erzeugt. Dann wird zumindest eine erste Maskenöffnung mit einer ersten Breite B1 in der Maskenschicht erzeugt. Unter dieser ersten Maskenöffnung wird der Halbleiterkörper 10 anschließend geätzt, wodurch ein Graben mit einer ersten Breite b1 in dem Halbleiterkörper 10 entsteht. Darauf folgend wird die erste Maskenöffnung zu einer zweiten Maskenöffnung mit einer zweiten Breite B2 verbreitert. Der Halbleiterkörper 10 wird dann unter der verbreiterten zweiten Maskenöffnung wieder geätzt, wodurch der zunächst unter der ersten Maskenöffnung erzeugte Graben weiter geätzt wird und der neu hinzukommende weitere Graben mit einer Breite b2 > b1 in dem Halbleiterkörper 10 den ersten und zweiten Grabenteil 12a und 12b ausbilden.
  • Wie in 3b dargestellt werden die ersten Gräben 12' und 12'' jeweils mit einer elektrischen Isolationsschicht 15 an den Seitenwänden 13a und 13b und am Boden 14 ausgekleidet. Der erste Grabenteil 12a wird dabei vollständig von der elektrischen Isolationsschicht 15 verfüllt, während in dem zweiten Grabenteil 12b zunächst ein Teil offen bleibt. Die vollständige Verfüllung des ersten Grabenteils 12a kann beispielsweise dadurch erreicht werden, dass die zweifache Dicke D der abgeschiedenen elektrischen Isolationsschicht 15 größer als die Breite b1 des ersten Grabenteils 12a ist: 2D > b1. Der nicht verfüllte Teil in dem zweiten Grabenteil 12b wird anschließen mit dem elektrisch leitfähigen Material 16 verfüllt. Weiterhin ist in 3b gezeigt, dass die beiden ersten Gräben 12' und 12'' in unterschiedlichen Halbleiterkörperbereichen 10a und 10b erzeugt sind. In dem zwischen den beiden ersten Gräben 12' und 12'' und zwischen den Halbleiterkörperbereichen 10a und 10b gelegenen Halbleiterkörperbereich wird der Trenngraben 17 erzeugt. Der Trenngraben kann, z. B. durch die selektive Ätzung des Halbleitermaterials zur elektrischen Isolationsschicht 15, so breit erzeugt werden, dass an den zwei gegenüberliegenden Seitenwänden des Trenngrabens 17 jeweils ein erster Graben 12 angrenzt. Der Trenngraben 17 wird in der dargestellten Ausführungsform ungefähr gleich tief wie die ersten Gräben 12', 12'' in den Halbleiterkörper 10 hinein erzeugt. Das hat den Vorteil, dass die spätere Vereinzelung der Halbleiterkörperbereiche 10a und 10b zu mehreren Halbleiterbausteinen erleichtert werden kann und dass dadurch eine Seitenwandisolation über die gesamte Dicke des Halbleiterkörpers 10 eines solchen Halbleiterbausteins hergestellt werden kann.
  • In 3c ist das Ergebnis nach dem Vereinzelungsprozess des Halbleiterkörpers 10 in Halbleiterbausteine 30 und 31 dargestellt. Ein Halbleiterbaustein 30 oder 31 umfasst jeweils einen Halbleiterkörperbereich 10a oder 10b. Die Vereinzelung des Halbleiterkörpers 10 in die Halbleiterkörperbereiche 10a und 10b erfolgt beispielsweise durch einen Dünnungsprozess des Hableiterkörpers 10 an der zweiten Oberfläche 20 bis zu dem Trenngraben 17. Sobald die an der zweiten Oberfläche 20 stattfindende Dünnung bis zu dem Trenngraben vorangeschritten ist, wird der zunächst zusammenhängende Halbleiterkörper 10 in die Halbleiterkörperbereiche 10a und 10b vereinzelt. Der Dünnungsprozess kann nur lokal im Bereich des Trenngrabens 17 an der zweiten Oberfläche 20 stattfinden, z. B. durch eine Grabenbildung an der zweiten Oberfläche bis zu dem Trenngraben 17. Er kann aber auch ganzflächig an der zweiten Oberfläche 20 stattfinden, z. B. durch Schleifen, Polieren, Ätzen des Halbleiterkörpers 10 und Kombinationen daraus.
  • 4a zeigt die Ausgangssituation einer Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkbrpers. Auf dem Silizium-Halbleiterkörper 10 ist ganzflächig auf der ersten Oberfläche 11 eine Passivierungsschicht 40 aufgebracht, die auch aus mehreren Teilschichten 41 und 42, wie z. B einer Siliziumoxid-Schicht (SiO2) und einer darauf angebrachten Nitrid-Schicht, zusammengesetzt sein kann.
  • Wie in 4b dargestellt wird auf der Passivierung 40, insbesondere auf der obersten Teilschicht 42 eine erste Lackmaske 43 erzeugt. Die Lackmaske wird durch ganzflächiges Aufbringen eines Lacks auf der Passivierung 40 mit einem anschließenden Lithografie-Schritt erzeugt. Die Lackmaske weist eine Öffnung 44 auf, so dass die Passivierungsschicht 40 in der Öffnung 44 frei liegt.
  • 4c zeigt die Situation, nachdem die frei liegende Passivierungsschicht 40 in der Öffnung 44 zum Beispiel durch einen Ätzprozess entfernt wurde. Ein Teil der ersten Oberfläche 11 des Halbleiterkörpers 10 liegt nun innerhalb der Öffnung 44 frei.
  • Nachdem, wie in 4d gezeigt, die erste Lackmaske 43 vollständig entfernt wurde, wird eine zweite Lackmaske 45 erzeugt. Wie in 4e dargestellt, wird die zweite Lackmaske 45 derart strukturiert, dass sie einen Teil der frei gelegten Oberfläche 11 des Halbleiterkörpers abdeckt. Insbesondere deckt die Lackmaske einen zentral gelegenen Teil der frei liegenden Oberfläche 11 ab, während der zur Passivierungsschicht 40 angrenzende Randbereich 11a, 11b der freiliegenden Oberfläche 11 nach wie vor offen bleibt. Außerdem bedeckt die Lackmaske 45 einen Teil der Passivierungsschicht 40, wobei die zu den Randbereichen 11a, 11b der Oberfläche 11 benachbarten Randbereiche 40a, 40b der Passivierungsschicht unbedeckt bleiben. Dadurch werden Öffnungen 46, 47 in der zweiten Lackmaske 45 ausgebildet, die die Randbereiche 11a, 11b der ersten Oberfläche 11 des Halbleiterkörpers 10 und die Randbereiche 40a, 40b der Passivierungsschicht 40 offen lassen.
  • In einem anschließenden anisotropen Ätzprozess werden, wie in 4f gezeigt, Gräben 48', 48'' mit einer Tiefe t1 in den Halbleiterkörper 10 hinein geätzt. Die selektive Ätzung des Halbleiterkörpers 10 erfolgt jeweils an den freiliegenden Randbereichen 11a, 11b des Halbleiterkörpers 10. Die Lackmaske 45 und die Passivierungsschicht 40 dienen dabei als Ätzmaske, so dass die geätzten Gräben 48', 48'' jeweils ungefähr die Breite b1 der frei liegenden Randbereiche 11a, 11b aufweisen.
  • 4g zeigt die Fortbildung des Verfahrens, bei dem die offen liegenden Randbereiche 40a und 40b der Passivierungsschicht 40 auf dem Halbleiterkörper 10 entfernt wurden. Dadurch sind nun die unter diesen Randbereichen 40a und 40b gelegenen Teile 11c und 11d der Oberfläche 11 des Halbleiterkörpers 10 sowie die Gräben 48', 48'' von der Lackmaske unbedeckt und liegen in den Öffnungen 46, 47 offen.
  • Wie in 4h dargestellt werden mit einem nachfolgenden anisotropen Ätzprozess die Gräben 48', 48'' weiter in den Halbleiterkörper 10 hinein geätzt. Außerdem erfolgt die anisotrope Ätzung des Halbleiterkörpers 10 nun auch neben den Gräben 48', 48'' an den offen liegenden Teilen 11c und 11d der Oberfläche 11 des Halbleiterkörpers 10 in den Halbleiterköper 10 hinein. Die anisotrope Ätzung des Halbleiterkörpers 10 senkrecht zur Oberfläche 11 in den Halbleiterkörper 10 hinein erfolgt in den Gräben 48', 48'' als auch an den danebenliegenden Bereichen 11c und 11d nahezu gleich schnell. So entstehen, wie auch bereits in 3a dargestellt, zweiteilige erste Gräben 12', 12''. Der erste Grabenteil 12a mit einer Breite b1 ist dabei schmaler ausgebildet als der zweite Grabenteil 12b mit einer Breite b2. Der erste Grabenteil 12a ist außerdem jeweils tiefer in den Halbleiterkörper 10 hinein erzeugt als der zweite Grabenteil 12b. Die Seitenwand 13b der beiden dargestellten ersten Gräben 12', 12'', die sich gegenüberliegen und durch einen Teil des Halbleiterkörpers 10 voneinander getrennt sind, sind ohne Stufe ausgebildet. Die jeweils der Seitenwand 13b gegenüberliegende Seitenwand 13a der ersten Gräben 12', 12'' weist dagegen eine Stufe 130 auf.
  • 4i zeigt den Halbleiterkörper 10 mit den darin ausgebildeten zweigeteilten ersten Gräben 12', 12''. An der Oberfläche 11 des Halbleiterkörpers 10 befindet sich noch der verbleibende Rest der Passivierungsschicht 40, wogegen die Lackmaske 45 vollständig entfernt wurde. Die Oberfläche 11 des zwischen den beiden ersten Gräben 12', 12'' befindlichen Teils 10z des Halbleiterkörpers 10 ist somit unbedeckt.
  • Wie in 4j gezeigt, wird über den Halbleiterkörper 10 ganzflächig eine elektrische Isolationsschicht 15 aufgebracht. Die elektrische Isolationsschicht 15, insbesondere eine SiO2-Schicht, wird z. B. durch SA-BPSG (Sub Atmospheric Boron Phoshorus Silicat Glas) auf dem Halbleiterkörper 10 abgeschieden und/oder durch thermische Oxidation des Halbleiterkörpers 10 erzeugt. Die elektrische Isolationsschicht 15 erstreckt sich über alle offen liegenden Oberflächen des Halbleiterkörpers 10. Wie dargestellt bedeckt die elektrische Isolationsschicht 15 somit insbesondere die Oberfläche 11 des Halbleiterkörpers 10 als auch die Seitenwände 13a und 13b sowie die Stufe 130 der ersten Gräben 12', 12''. Die elektrische Isolationsschicht 15 wird dabei so dick erzeugt, dass jeweils der erste Grabenteil 12a der zweiteiligen ersten Gräben 12', 12'' vollständig von der elektrischen Isolationsschicht 15 verfüllt wird, während im zweiten Grabenteil 12b der ersten Gräben 12', 12'' ein offener Teil der ersten Gräben 12', 12'' verbleibt. In einer nicht dargestellten Variante könnte auch ein Lunker innerhalb des ersten Grabenteils 12a zurückbleiben. Bei dieser Variante ist zumindest der Übergang vom ersten Grabenteil 12a zum zweiten Grabenteil 12b von der elektrischen Isolationsschicht 15 verschlossen. Weiterhin ist in 4j gezeigt, dass auch auf der Passivierungsschicht 40, insbesondere auf der obersten Teilschicht 42 der zusammengesetzten Passivierungsschicht 40, die elektrische Isolationsschicht 15 ausgebildet ist.
  • 4k zeigt die Fortbildung des Verfahrens, wobei eine weitere Lackmaske 49 auf der elektrischen Isolationsschicht 15 erzeugt wird. Die weitere Lackmaske 49 wird in einem Lithografieschritt so strukturiert, dass sich in der weiteren Lackmaske 49 Öffnungen ausbilden. Eine Öffnung 50 der Lackmaske 49 wird über dem Teil 10z des Halbleiterkörpers 10 angeordnet, der sich zwischen den ersten Gräben 12 befindet und in dem in einem späteren Verfahrensschritt der Trenngraben ausgebildet wird. Die Öffnung 50 ist dabei so breit ausgebildet, dass die elektrische Isolationsschicht 15 über dem Teil 10z des Halbleiterkörpers 10 vollständig freigelegt wird. Eine weitere Öffnung 51 in der Lackmaske 49 ist über dem Bereich des Halbleiterkörpers 10 angeordnet, der noch mit der Passivierungsschicht 40 bedeckt ist. Die weitere Öffnung 51 legt dabei einen Teil der elektrischen Isolationsschicht 15 auf der Passivierungsschicht 40, insbesondere auf der obersten Teilschicht 42 der zusammengesetzten Passivierungsschicht 40, frei.
  • Wie in 41 dargestellt, wird durch die Öffnungen 50 und 51 hindurch eine nasschemische Ätzung der elektrischen Isolationsschicht 15 durchgeführt. Durch diese selektiv durchgeführte nasschemische Ätzung der elektrischen Isolationsschicht 15 wird unter der Öffnung 50 die Oberfläche 11 des Halbleiterkörpers 10 freigelegt. unter der Öffnung 51 wird die Passivierungsschicht 40, insbesondere die oberste Teilschicht 42 der zusammengesetzten Passivierungsschicht 40 freigelegt.
  • Nachdem, wie in 4m gezeigt, die weitere Lackmaske 49 wieder entfernt wurde, wird mit Hilfe eines RIE-Ätzverfahrens (Reactiv Ion Etching) ohne einer zusätzlichen Lackmaskierung die Passivierungsschicht 40 geätzt. Die RIE-Ätzung wird selektiv an der Passivierungsschicht 40 durchgeführt. Aufgrund der vorhandenen elektrischen Isolationsschicht 15 erfolgt die Ätzung nur an den freigelegten Stellen der Passivierungsschicht 40. Es entsteht somit, wie in 4n dargestellt, ein von der restlichen Passivierungsschicht 40 begrenztetes Kontaktloch 52 in der Passivierungschicht 40, das bis zur Oberfläche 11 des Halbleiterkörpers 10 reicht.
  • Wie in 40 gezeigt wird anschließend auf dem Halbleiterkörper 10 eine Maske 53 erzeugt, die als Begrenzung für eine später durchgeführte strukturierte Erzeugung einer elektrisch leitfähigen Schicht dient. Die Maske 53 weist eine Öffnung 54 jeweils über einem ersten Graben 12 auf. Außerdem erstreckt sich zumindest eine dieser Öffnungen 54 von einem ersten Graben 12 bis zu einem zu diesem ersten Graben 12 am nächsten gelegenen Kontaktloch 52.
  • Wie in 4p dargestellt wird der noch offene Teil jedes ersten Grabens 12 und zumindest der Boden jeder Öffnung 54 mit einem elektrisch leitfähigen Material 55 verfüllt. Das leitfähige Material 55 kann ein Metall wie beispielsweise Kupfer sein, mit dem, z. B. durch einen Galvanik-Prozess, eine elektrisch leitfähige Schicht 56 an dem Halbleiterkörper 10 erzeugt wird. Für einen Galvanik-Prozess wird eine elektrisch leitfähige Keimschicht benötigt, die dann Teil der elektrisch leitfähigen Schicht 56 ist. In der jeweiligen Öffnung 54, die sich von dem ersten Graben 12 bis zu dem dazu am nächsten gelegenen Kontaktloch 52 erstreckt, bildet sich somit eine elektrisch leitfähige Schicht 56 aus dem ersten Graben 12 heraus bis zu dem Kontaktloch 52 aus. Diese elektrisch leitfähige Schicht 56 steht in dem Kontaktloch 52 in unmittelbaren elektrischen Kontakt zu dem Halbleiterkörper 10. Ansonsten ist die elektrisch leitfähige Schicht 56 von dem Halbleiterkörper 10 zumindest durch die elektrische Isolationsschicht 15 getrennt.
  • 4q zeigt die strukturierte elektrisch leitfähige Schicht 56 an dem Halbleiterkörper 10, nachdem die Maske 53 entfernt wurde. Die Oberfläche 11 des Teils 10z des Halbleiterkörpers 10 zwischen den beiden ersten Gräben 12', 12'' liegt dadurch wieder frei.
  • Wie in 4r dargestellt wird über den Halbleiterkörper 10 eine weitere Ätzmaske 57 aufgebracht, die eine Öffnung 58 über dem Teil 10z des Halbleiterkörpers 10 aufweist. Die Öffnung 58 der Ätzmaske 57 ermöglich den Zugang zu dem Teil 10z des Halbleiterkörpers 10, der zwischen den zwei benachbarten ersten Gräben 12', 12'' und zwischen zwei Halbleiterkörpergebieten 10a und 10b liegt.
  • Wie in 4s gezeigt wird unter der Öffnung 58 durch einen selektiven Ätzprozess der Teil 10z des Halbleiterkörpers 10 zwischen den beiden benachbarten Gräben 12', 12'' und zwischen den beiden Halbleiterkörperbereichen 10a und 10b aus dem Halbleiterkörper 10 heraus geätzt. Dadurch entsteht ein Trenngraben 17 zwischen den beiden Halbleiterkörperbereichen 10a und 10b entlang der beiden benachbarten ersten Gräben 12', 12''. Der Trenngraben 17 legt die elektrische Isolationsschicht 15 an den Seitenwänden 13b der ersten Gräben 12 frei.
  • 4 t zeigt den Verfahrensschritt, bei dem die elektrische Isolationsschicht 15 an den Seitenwänden 13b der ersten Gräben 12', 12'' entfernt. Die Entfernung der elektrischen Isolationsschicht 15 erfolgt beispielsweise durch eine nasschemische Ätzung des elektrischen Isolationsmaterials 15 in dem Trenngraben 17. Die nasschemische Ätzung kann entlang der Seitenwände 13b gleichmäßig bis zum Erreichen der elektrisch leitfähigen Schicht 56 erfolgen. Die Ätzung endet an dieser elektrisch leitfähigen Schicht 56. Somit wird die elektrisch leitfähige Schicht 56 in dem Trenngraben 17 freigelegt.
  • Wie in 4u gezeigt wird die Ätzmaske 57 anschließend entfernt. Die elektrisch leitfähige Schicht 56 bildet jeweils ein Anschlussgebiet an einer Seitenwand 60 des jeweiligen Halbleiterkörperbereichs 10a und 10b aus.
  • In 4v ist eine Variante gezeigt, bei dem die freiliegende elektrisch leitfähige Schicht 56 noch mit einer elektrisch leitfähigen Schutzschicht 61 überzogen wird. Diese elektrisch leitfähige Schutzschicht 61 wird beispielsweise ein- oder mehrlagig hergestellt. Die Schutzschicht 61 weist beispielsweise NickelPhosphor NiP und/oder GoldPalladium AuPd auf.
  • 5 zeigt ein Ausführungsbeispiel der Erfindung, bei dem sich eine elektrisch leitfähige Schicht 56 von der Seitenwand 60 des Halbleiterkörperbereichs 10a bis zu dem Kontaktgebiet 62 des Halbleiterkörperbereichs 10a erstreckt. Das Ausführungsbeispiel sieht vor, dass die Passivierungsschicht 40 und/oder die elektrische Isolationsschicht 15 nur bis zum Kontaktgebiet 62 auf der ersten Oberfläche 11 des Halbleiterkörpers 10 angeordnet wird. Die elektrisch leitfähige Schicht 56 ist somit nur bis zum Kontaktgebiet 62 von dem Halbleiterkörper 10 isoliert. Im Kontaktgebiet 62 wird die elektrisch leitfähige Schicht 56 über den Rand 63 der elektrisch isolierenden Schicht 15 und/oder der Passivierungsschicht 40 auf die Oberfläche 11 des Halbleiterkörperbereichs 10a geführt. Die zweigeteilten ersten Gräben 12', 12'' erstrecken sich bei dem Ausführungsbeispiel bis in eine Tiefe T1. Der Trenngraben 17 erstreckt sich zwischen den ersten Gräben 12', 12'' bis in eine sehr viel tiefere Tiefe T2 in den Halbleiterkörper 10 hinein. Dadurch wird eine Vorseparation der Halbleiterkörperbereiche 10a und 10b vorgenommen. In einem späteren Dünnungsprozess an der zur ersten Oberfläche 11 gegenüberliegenden Rückseite des Halbleiterkörpers 10 erfolgt die vollständige Trennung der beiden Halbleiterkörperbereiche 10a und 10b.
  • In einem Ausführungsbeispiel, wie in 6 dargestellt, wird die elektrische Verbindung zwischen dem Halbleiterkörper 10 und der elektrisch leitfähigen Schicht 56 mittels einem zusätzlichen elektrisch leitfähigem Kontaktelement hergestellt. Dies kann von Vorteil sein, wenn beispielsweise als elektrisch leitfähiges Material 55 für die elektrisch leitfähige Schicht 56 Aluminium verwendet wird. Das elektrisch leitfähige Kontaktelement 64 wird zwischen der elektrisch leitfähigen Schicht 56 und dem Halbleiterkörper 10 beispielsweise in der Passivierungsschicht 40 ausgebildet. Insbesondere kann das elektrisch leitfähige Kontaktelement 64 in einer aus mehreren Teilschichten 41 und 42 zusammengesetzte Passivierungsschicht 40 in nur einer Teilschicht ausgebildet werden. Wie in 6 gezeigt kann das elektrisch leitfähige Kontaktelement 64 beispielsweise nur in der zur Oberfläche 11 des Halbleiterkörpers 10 angrenzenden Teilschicht 41 ausgebildet sein. In der darüber liegenden Teilschicht 42 der Passivierungsschicht 40 muss dann ein Kontaktloch 52 bis zu dem Kontaktelement 64 erzeugt werden.
  • 7 zeigt in einer Draufsicht ein Ausführungsbeispiel eines in mehrere Teilbereiche 10a bis 10i unterteilten Halbleiterkörpers 10. Die einzelnen Halbleiterkörperbereiche 10a bis 10i sind in diesem Beispiel rechteckig ausgebildet und jeweils durch einen Trenngraben 17 voneinander getrennt. Jeder Halbleiterkörperbereich 10a bis 10i weist jeweils zwei Anschlussgebiete, ausgebildet durch die elektrisch leitfähige Schicht 56, an zwei sich gegenüberliegenden Seitenwänden 70 des jeweiligen Halbleiterkörperbereichs auf. Jeder Halbleiterkörperbereich 10a bis 10i bildet nach der vollständigen Separation der Halbleiterkörperbereiche 10a bis 10i jeweils einen funktiansfähigen Halbleiterbaustein mit zwei Anschlussgebieten an den Seitenwänden 70 aus. Die vollständige Separation der Halbleiterkörperbereich 10a bis 10i in die einzelnen Halbleiterbausteine erfolgt erst am Ende der sonstigen, an den einzelnen Halbleiterkörperbereichen 10a bis 10i vorzunehmenden Verfahrensschritte.
  • 8 zeigt in einer räumlichen Darstellung einen Halbleiterbaustein 80, der nach dem beschriebenen Verfahren hergestellt wurde. Der Halbleiterbaustein weist eine quaderförmige Grundform auf. Der Halbleiterkörper 10 ist an den Seitenwänden 70 und an der ersten Oberfläche 11 mit einer elektrischen Isolationsschicht 15 versehen. Zwei voneinander beabstandete elektrisch leitfähige Schichten 56 sind an den Seitenwänden 70 auf dem elektrischen Isolationsmaterial 15 ausgebildet und erstrecken sich über der ersten Oberfläche 11 bis zu den elektrischen Kontaktgebieten, in denen die elektrisch leitfähigen Schichten 56 eine elektrisch leitfähige Verbindung durch die elektrische Isolationsschicht 15 und/oder der Passivierungsschicht 40 hindurch mit dem Halbleiterkörper 10 herstellen.
  • In 9 ist ein weiteres Ausführungsbeispiel dargestellt, bei dem das Verfahren an einem Halbleiterkörper 10 mit einer zusätzlichen Isolationsschicht 90 in dem Halbleiterkörper 10 durchgeführt wird. Ein solcher Halbleiterkörper kann beispielsweise ein SOI-Material sein. In diesem Ausführungsbeispiel werden die ersten Gräben 12', 12'' bis zu der zusätzlichen Isolationsschicht 90 erzeugt. Bei der abschließenden Vereinzelung des Halbleiterkörpers 10 in Halbleiterbausteine wird der Halbleiterkörper 10 an der zweiten Oberfläche 20 des Halbleiterkörpers 10 bis zu der zusätzlichen Isolationsschicht 90 gedünnt. Die Rückseite des fertiggestellten Halbleiterbausteins weist dann eine Rückseitenisolation auf. Somit können Halbleiterbausteine mit einer allseitigen Isolationsschicht erzeugt werden, die einen offen liegenden elektrischen Anschluss des Halbleiterkörpers an den Seitenwänden aufweisen.

Claims (19)

  1. Ein Verfahren zur Herstellung eines Anschlussgebiets an einer Seitenwand (70) eines Halbleiterkörpers (10), aufweisend folgende Merkmale: – Bereitstellen eines Halbleiterkörpers (10), – Erzeugen von mindestens einem ersten Graben (12) an einer ersten Oberfläche (11) des Halbleiterkörpers (10) in den Halbleiterkörper (10) hinein, wobei der erste Graben (12) derart zweiteilig erzeugt wird, dass ein erster Grabenteil (12a) schmaler als ein zweiter Grabenteil (12b) ist und der erste Grabenteil (12a) tiefer in den Halbleiterkörper (10) hinein erzeugt wird als der zweite Grabenteil (12b). – Ausbilden einer Isolationsschicht (15) an den Seitenwänden (13a, 13b) und am Boden (14) des ersten Grabens (12), wobei der erste Graben (12) nur teilweise verfüllt wird, – Verfüllen des unverfüllten Teils des ersten Grabens (12) mit einem elektrisch leitfähigen Material (16), – Erzeugen eines Trenngrabens (17) entlang des ersten Grabens (12) derart, dass eine Seitenwand des Trenngrabens (17) an den ersten Graben (12) unmittelbar angrenzt; – Zumindest teilweises Entfernen des an den Trenngraben (17) angrenzenden Teils der Isolationsschicht (15), so dass zumindest ein Teil des elektrisch leitfähigen Materials (16) in dem ersten Graben (12) frei liegt.
  2. Das Verfahren nach Anspruch 1, bei dem der erste Graben (12) mit einer Tiefe T1 und der Trenngraben (17) mit einer Tiefe T2 in den Halbleiterkörper (10) hinein erzeugt wird, wobei gilt T2 ≥ T1.
  3. Das Verfahren nach Anspruch 1 oder 2, bei dem die Erzeugung des ersten und zweiten Grabenteils (12a, 12b) folgende Merkmale aufweist: – Erzeugen einer Maskenschicht (40, 45) an der ersten Oberfläche (11) des Halbleiterkörpers (10), – Erzeugen einer Maskenöffnung (46, 47) mit einer ersten Breite in der Maskenschicht (45), – Ätzen des Halbleiterkörpers (10) unter der Maskenöffnung (46‚ 47), – Verbreitern der ersten Maskenöffnung (46, 47) zu einer Maskenöffnung mit einer zweiten Breite, – Ätzen des Halbleiterkörpers (10) unter der verbreiterten Maskenöffnung (46, 47), wobei der erste und zweite Grabenteil (12a, 12b) erzeugt wird.
  4. Das Verfahren nach einem der Ansprüche 3 bis 5, bei dem der erste Grabenteil (12a) von der Isolationsschicht (15) vollständig verfüllt wird.
  5. Das Verfahren nach einem der Ansprüche 1 bis 4, bei dem die zum Trenngraben (17) hin orientierte Seitenwand (13b) des ersten Grabenteils (12a) und die zum Trenngraben (17) hin orientierte Seitenwand (13b) des zweiten Grabenteils (12b) eine ebene Seitenwand (13b) des ersten Grabens (12) ausbilden.
  6. Das Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens zwei erste Gräben (12) in dem Halbleiterkörper (10) erzeugt werden, wobei der Trenngraben (17) zwischen zwei dieser ersten Gräben (12) erzeugt wird.
  7. Das Verfahren nach Anspruch 6, bei dem an zwei gegenüberliegenden Seitenwänden des Trenngrabens (17) jeweils ein erster Graben (12) angrenzt.
  8. Das verfahren nach einem der vorhergehenden Ansprüche, bei dem die Isolationsschicht (15) zumindest an der zum Trenngraben (17) abgewandten Seitenwand (13a) des ersten Grabens (12) und am Boden (14) des ersten Grabens (12) mit einer Dicke D von mindestens 2 μm ausgebildet wird.
  9. Das Verfahren nach einem der vorhergehenden Ansprüche, bei dem das frei liegende elektrisch leitfähige Material (16) mit einer elektrisch leitfähigen Schutzschicht (61) beschichtet wird.
  10. Das Verfahren nach einem der vorhergehenden Ansprüche, bei dem das frei liegende elektrisch leitfähige Material (16) geeignet ist, von einem Lot benetzt zu werden.
  11. Das Verfahren nach Anspruch 11, bei dem die elektrisch leitfähige Schutzschicht (61) geeignet ist, von einem Lot benetzt zu werden.
  12. Das Verfahren nach einem der vorhergehenden Ansprüche, bei dem das elektrisch leitfähige Material (16) eine elektrisch leitfähige Schicht (56) ausbildet, die sich von dem ersten Graben (12) bis zu mindestens einem Kontaktgebiet (62) für den Halbleiterkörper (10) erstreckt, wobei das Kontaktgebiet (62) an der ersten Oberfläche (11) des Halbleiterkörpers (10) lateral beabstandet zum ersten Graben (12) liegt.
  13. Das Verfahren nach Anspruch 12, bei dem in dem Kontaktgebiet (62) ein elektrisch leitfähiges Kontaktelement (64) zwischen der elektrisch leitfähigen Schicht (56) und dem Halbleiterkörper (10) ausgebildet wird, so dass eine elektrische Verbindung zwischen dem Halbleiterkörper (10) und der elektrisch leitfähigen Schicht (56) hergestellt wird.
  14. Das Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (10) mit einer weiteren Isolationsschicht (90) in dem Halbleiterkörper (10) bereitgestellt wird, wobei die weitere Isolationsschicht (90) beabstandet von der ersten Oberfläche (11) parallel zur ersten Oberfläche (11) des Halbleiterkörpers (10) in dem Halbleiterkörper (10) ausgebildet ist.
  15. Das Verfahren nach Anspruch 14, bei dem der mindestens eine erste Graben (12) bis zu der weiteren Isolationsschicht (90) in dem Halbleiterkörper (10) erzeugt wird.
  16. Ein Verfahren zur Herstellung eines Halbleiterbausteins (80) mit einem Anschlussgebiet an einer Seitenwand (70) des Halbleiterbausteins (80), bei dem die Herstellung des Anschlussgebiets an der Seitenwand (70) des Halbleiterbausteins (80) nach einem Verfahren gemäß der Ansprüche 1 bis 15 erfolgt, wobei der Trenngraben (17) von einer Oberfläche (11) des Halbleiterkörpers (10) bis zu einer gegenüberliegenden Oberfläche (20) des Halbleiterkörpers (10) erzeugt wird.
  17. Ein Verfahren zur Herstellung eines Halbleiterbausteins (80) mit einem Anschlussgebiet an einer Seitenwand (70) des Halbleiterbausteins (80), bei dem die Herstellung des Anschlussgebiets an der Seitenwand (70) des Halbleiterbausteins (80) nach einem Verfahren gemäß der Ansprüche 1 bis 15 erfolgt, wobei der Trenngraben (17) ausgehend von der ersten Oberfläche (11) des Halbleiterkörpers (10) in den Halbleiterkörper (10) hinein erzeugt wird und zumindest ein Teil des Halbleiterkörpers (10) an einer zweiten Oberfläche (20), die der ersten Oberfläche (11) gegenüberliegt, bis zu dem Trenngraben (17) entfernt wird.
  18. Das Verfahren nach Anspruch 17, bei dem ein weiterer Graben (18) an der zweiten Oberfläche (20) des Halbleiterkörpers (10) bis zum Trenngraben (17) erzeugt wird.
  19. Das Verfahren nach Anspruch 18, bei dem der Halbleiterkörper (10) an der zweiten Oberfläche (20) ganzflächig solange gedünnt wird, bis die zweite Oberfläche (11) des Halbleiterkörpers (10) den Trenngraben (17) erreicht.
DE102011101035.5A 2011-05-10 2011-05-10 Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers Expired - Fee Related DE102011101035B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011101035.5A DE102011101035B4 (de) 2011-05-10 2011-05-10 Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
US13/468,748 US8753982B2 (en) 2011-05-10 2012-05-10 Method for producing a connection region on a side wall of a semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011101035.5A DE102011101035B4 (de) 2011-05-10 2011-05-10 Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers

Publications (2)

Publication Number Publication Date
DE102011101035A1 DE102011101035A1 (de) 2012-11-15
DE102011101035B4 true DE102011101035B4 (de) 2014-07-10

Family

ID=47070440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011101035.5A Expired - Fee Related DE102011101035B4 (de) 2011-05-10 2011-05-10 Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers

Country Status (2)

Country Link
US (1) US8753982B2 (de)
DE (1) DE102011101035B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040532B1 (fr) * 2015-08-31 2017-10-13 St Microelectronics Tours Sas Puce a montage en surface
US10290588B2 (en) * 2015-09-09 2019-05-14 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
DE10351028A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102005004160A1 (de) * 2005-01-28 2006-08-10 Infineon Technologies Ag Halbleiterbaustein und Verfahren zum Herstellen desselben

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
EP1130629A1 (de) * 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Zerteilungsverfahren einer halbleiterscheibe in chips und in teilungsbereich geformter strukturgraben
US6611050B1 (en) * 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US7074717B2 (en) * 2003-03-04 2006-07-11 Micron Technology, Inc. Damascene processes for forming conductive structures
US7375434B2 (en) * 2004-09-13 2008-05-20 Infineon Technologies Ag Semiconductor chip with flexible contacts at a face
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US7816303B2 (en) * 2004-10-01 2010-10-19 American Superconductor Corporation Architecture for high temperature superconductor wire
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
JP4630680B2 (ja) * 2005-01-31 2011-02-09 キヤノン株式会社 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法
US7341909B2 (en) * 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7271056B2 (en) * 2005-07-12 2007-09-18 United Microelectronics Corp. Method of fabricating a trench capacitor DRAM device
US7407852B2 (en) * 2005-08-16 2008-08-05 United Microelectronics Corp. Trench capacitor of a DRAM and fabricating method thereof
EP1764834B1 (de) * 2005-09-15 2009-03-04 Infineon Technologies AG Elektromagnetische Abschirmung von Gehäusen mit einem Laminatsubstrat
US20070148792A1 (en) * 2005-12-27 2007-06-28 Marx David S Wafer measurement system and apparatus
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
DE10351028A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102005004160A1 (de) * 2005-01-28 2006-08-10 Infineon Technologies Ag Halbleiterbaustein und Verfahren zum Herstellen desselben

Also Published As

Publication number Publication date
US20120289047A1 (en) 2012-11-15
DE102011101035A1 (de) 2012-11-15
US8753982B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
DE19813239C1 (de) Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
DE102015110731B4 (de) Hybride bondinselstruktur
DE112010005236B4 (de) Rückseitenpseudostecker für 3D-Integration
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE112007000267T5 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
WO2009013315A2 (de) Halbleitersubstrat mit durchkontaktierung und verfahren zu seiner herstellung
DE102014100564A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102011055224B4 (de) Verfahren zum Herstellen eines Halbleiterchips und ein Halbleiterchip
DE102013109881A1 (de) Verfahren zur Herstellung einer Chipanordnung, Verfahren zur Herstellung einer Chipbaugruppe, Chipbaugruppe und Chipanordnungen
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102020125660A1 (de) Bosch-tiefenätzung mit hohem seitenverhältnis
DE102011101035B4 (de) Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102019100014A1 (de) Verfahren zum Strukturieren von dielektrischen Schichten für eine Metallisierung und entsprechende Strukturen
DE102007020269A1 (de) Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung
DE102012109868B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150411

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee