DE102013114218B4 - Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück Download PDF

Info

Publication number
DE102013114218B4
DE102013114218B4 DE102013114218.4A DE102013114218A DE102013114218B4 DE 102013114218 B4 DE102013114218 B4 DE 102013114218B4 DE 102013114218 A DE102013114218 A DE 102013114218A DE 102013114218 B4 DE102013114218 B4 DE 102013114218B4
Authority
DE
Germany
Prior art keywords
trench
semiconductor substrate
forming
sacrificial layer
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013114218.4A
Other languages
English (en)
Other versions
DE102013114218A1 (de
Inventor
Andreas Meiser
Markus Zundel
Martin Pölzl
Paul Ganitzer
Georg Ehrentraut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013114218A1 publication Critical patent/DE102013114218A1/de
Application granted granted Critical
Publication of DE102013114218B4 publication Critical patent/DE102013114218B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Dicing (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:Bilden eines Trennungstrenches (140) in einer ersten Hauptoberfläche (110) eines Halbleitersubstrates (100),Bilden wenigstens eines Opfermaterials (141, 142) in dem Trennungstrench (140), wobei das Opfermaterial (141, 142) eine erste Opferschicht (141) angrenzend an eine Seitenwand des Trennungstrenches (140) und eine zweite Opferschicht (142), die von der ersten Opferschicht (141) verschieden ist und das Innere des Trennungstrenches füllt, aufweist, und die erste Opferschicht (141) aus einem isolierenden Material hergestellt ist,Entfernen von Substratmaterial von einer zweiten Hauptoberfläche (120) des Halbleitersubstrates (100), wobei die zweite Hauptoberfläche (120) entgegengesetzt zu der ersten Hauptoberfläche (110) ist, um so eine Bodenseite (144) des Trenches (140) freizulegen, undEntfernen der zweiten Opferschicht (142) von der Bodenseite (144) des Trenches (140), nachdem das Substratmaterial von der zweiten Hauptoberfläche (120) entfernt wurde.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und auf ein Halbleiterwerkstück.
  • EINSCHLÄGIGER STAND DER TECHNIK
  • Leistungsvorrichtungen, beispielsweise MOS-Leistungstransistoren versuchen einen kleinen Einschaltwiderstand, der durch Ron·Fläche definiert ist, zu erzielen, während zur gleichen Zeit eine hohe Durchbruchspannung Vds erreicht ist, wenn ein Ausschaltzustand vorliegt. Es wurden Anstrengungen unternommen, um solche Leistungstransistoren auf ultradünnen Substraten mit einer Dicke von weniger als 100 µm, beispielsweise 70 µm oder weniger und selbst mit einer Dicke von 10 bis 20 µm abhängig von der Spannungsklasse, in welcher die Vorrichtung verwendet wird, herzustellen.
  • Verfahren zur Herstellung von Halbleitervorrichtungen sind beispielsweise aus den Druckschriften US 2009 / 0 197 394 A1 , US 2010 / 0 261 335 A1 und US 2010 / 0 227 454 A1 bekannt.
  • Gemäß allgemein eingesetzten Halbleiterherstellungsprozessen werden Komponenten von Halbleitervorrichtungen durch Prozessieren von Halbleiterwafern prozessiert. Nach Herstellen der einzelnen Vorrichtungen wird der Wafer in einzelne Chips isoliert. Wenn Halbleitervorrichtungen auf dünnen Substraten hergestellt werden, können Probleme auftreten, wenn die einzelnen Chips durch herkömmliche Isolations- oder Schneidprozesse isoliert werden.
  • Es ist demgemäß Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung und ein Halbleiterwerkstück anzugeben, welche jeweils den obigen Forderungen genügen. Diese Aufgabe wird erfindungsgemäß durch die unabhängigen Patentansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Trennungstrenches bzw. -grabens in einer ersten Hauptoberfläche eines Halbleitersubstrates und ein Bilden wenigstens eines Opfermaterials in dem Trennungstrench. Das Verfahren umfasst weiterhin ein Entfernen von Substratmaterial von einer zweiten Hauptoberfläche des Halbleitersubstrates, wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche ist, um so eine Bodenseite des Trenches freizulegen bzw. abzudecken. Das Verfahren umfasst außerdem ein Entfernen des wenigstens einen Opfermaterials von der Bodenseite des Trenches, nachdem das Substratmaterial von der zweiten Hauptoberfläche entfernt wurde.
  • Gemäß einem Ausführungsbeispiel umfasst ein Halbleiterwerkstück ein Halbleitersubstrat, wenigstens zwei Chipflächen bzw. -bereiche, wobei Komponenten von Halbleitervorrichtungen in dem Halbleitersubstrat in den Chipflächen gebildet sind, und einen Trennungstrench, der zwischen benachbarten Chipflächen gelegen ist. Der Trennungstrench wird in einer ersten Hauptoberfläche des Halbleitersubstrates gebildet und erstreckt sich von der ersten Hauptoberfläche zu einer zweiten Hauptoberfläche des Halbleitersubstrates, wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche angeordnet ist. Der Trennungstrench ist mit wenigstens einem Opfermaterial gefüllt.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat, das eine erste Hauptoberfläche hat und das Chipflächen aufweist, ein Bilden von Komponenten der Halbleitervorrichtung in der ersten Hauptoberfläche in den Chipflächen, ein Entfernen von Substratmaterial von einer zweiten Hauptoberfläche des Halbleitersubstrates, wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche ist, ein Bilden eines Trennungstrenches in einer ersten Hauptoberfläche des Halbleitersubstrates, wobei der Trennungstrench zwischen zwei benachbarten Chipflächen gelegen ist, ein Bilden von wenigstens einem Opfermaterial in dem Trennungstrench und ein Entfernen des wenigstens einen Opfermaterials aus bzw. von dem Trench.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • Die 1A bis 1J veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • Die 2A bis 2H veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
    • Die 3A bis 3E veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • Die 4A bis 4F veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
    • Die 5 veranschaulicht schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • Die 6A und 6B veranschaulichen schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes anzeigt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jede beliebige, auf einem Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-Auf-Isolator (SOI), Silizium-Auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, gelagert durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter muss nicht auf Silizium beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Erfindung sind Silciumcarbid (SiC) oder Galliumnitrid (GaN) ein weiteres Beispiel des Halbleitersubstratmaterials.
  • Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers angeordnet ist.
  • Die Begriffe „lateral“ und „horizontal“, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Scheibe sein.
  • Im Allgemeinen kann zum Mustern von Materialschichten ein photolithographisches Verfahren verwendet werden, in welchem ein geeignetes Photoresistmaterial vorgesehen ist. Das Photoresistmaterial wird photolithographisch mittels einer geeigneten Photomaske gemustert. Die gemusterte Photoresistschicht kann als eine Maske während nachfolgenden Verarbeitungsschritten verwendet werden. Beispielsweise kann, wie es üblich ist, eine Hartmaskenschicht oder eine Schicht, die aus einem geeigneten Material, wie beispielsweise Siliziumnitrid, Polysilizium oder Kohlenstoff hergestellt ist, über der zu musternden Materialschicht vorgesehen werden. Die Hartmaskenschicht wird photolithographisch mittels beispielsweise eines Ätzprozesses gemustert. Wenn die gemusterte Hartmaskenschicht als eine Ätzmaske genommen wird, wird die Materialschicht gemustert.
  • 1A zeigt eine Schnittdarstellung eines Halbleiterwerkstückes gemäß einem Ausführungsbeispiel, das einen Ausgangspunkt zum Ausführen eines Verfahrens gemäß einem Ausführungsbeispiel bilden kann. Alternativ kann das Werkstück erhalten werden, wenn das Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
  • Das Werkstück kann ein Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 und einer zweiten Hauptoberfläche 120 umfassen. Das Werkstück umfasst einen Chipbereich 150 und einen Kerf- bzw. Kerbbereich 155. Im Allgemein ist in einem Halbleitersubstrat, wie beispielsweise einem Halbleiterwafer, eine Vielzahl von Chipbereichen 150 definiert, wobei angrenzende bzw. benachbarte Chipbereiche 150 voneinander durch einen Kerfbereich 155 getrennt sind. Komponenten von Halbleitervorrichtungen werden in jedem der Chipbereiche 150 gebildet. Beispielsweise können Transistoren 160 und andere Halbleitervorrichtungen in jedem der Chipbereiche 150 gebildet werden. Die Halbleitervorrichtungen können dotierte Gebiete 161 leitende Leitungen 221 oder Kissen bzw. Pads und isolierendes Material umfassen. Beispielsweise können Komponenten der Halbleitervorrichtungen in dem Halbleitersubstrat 100 oder in einem Gebiet angrenzend an eine erste Hauptoberfläche 110 des Halbleitersubstrates 100 gebildet sein. Weitere Komponenten der Halbleitervorrichtungen können außerhalb des Halbleitersubstrates 100 angeordnet sein. Beispielsweise können leitende Leitungen 221, Kontaktkissen und andere Komponenten über dem Halbleitersubstrat 100 gebildet sein, und sie können beispielsweise innerhalb einer isolierenden Schicht 225 angeordnet sein. Der Chipbereich 150 kann außerdem Isolationstrenches bzw. -gräben 130 umfassen, die mit wenigstens einem isolierenden Material 131, wie beispielsweise Siliziumoxid, gefüllt sind. Ein weiteres isolierendes oder leitendes Material 132 kann in den Isoaltionstrenches 130 angeordnet sein, wobei das weitere isolierende oder leitende Material 132 von dem Substratmaterial 100 durch die isolierende Schicht 131 isoliert ist. Beispielsweise können diese Isoaltionstrenches 130 benachbarte Teile des Chipbereiches 150 isolieren.
  • Gemäß weiteren Ausführungsbeispielen können Kontakttrenches bzw. -gräben mit einem ähnlichen Aufbau wie die Isolationstrenches 130 in dem Halbleitersubstrat 100 angeordnet sein. Beispielsweise kann das weitere isolierende oder leitende Material 132 leitend sein, sodass ein elektrischer Kontakt von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 durch das weitere isolierende oder leitende Material 132 hergestellt bzw. erreicht werden kann. Beispielsweise kann der Abstand zwischen der ersten Hauptoberfläche 110 und der zweiten Hauptoberfläche 120 kleiner als 100 µm, beispielsweise kleiner als 60 µm sein und beispielsweise 40 µm betragen.
  • In dem in 1A gezeigten Ausführungsbeispiel ist eine isolierende Schicht 225 über der ersten Hauptoberfläche 110 des Halbleitersubstrates 100 angeordnet. Eine Oberfläche der isolierenden Schicht 225 definiert eine Oberfläche 210 des Werkstückes 200.
  • Weiterhin kann auf einer Rückseite des Halbleitersubstrates 100 eine weitere isolierende Schicht 235 angeordnet sein, um so eine Werkstück-Rückseite 220 zu definieren. Innerhalb des Kerfgebietes 155 können beispielsweise Teststrukturen, Kissen bzw. Pads, Kontaktkissen bzw. -pads 230 angeordnet sein, um so verschiedene Funktionen gemäß spezifischen Bedürfnissen zu erfüllen. Beispielsweise können Teststrukturen oder Muster zum Überwachen eines Waferprozessverfahrens in dem Kerfbereich 155 angeordnet sein.
  • In dem in 1A gezeigten Ausführungsbeispiel ist ein Trennungstrench 140 zwischen dem Kerfbereich 155 und einem benachbarten Chipbereich 150 angeordnet. Der Trennungstrench 140 ist in der ersten Hauptoberfläche 110 des Halbleitersubstrates 100 gebildet. Der Trennungstrench 140 erstreckt sich in einer Richtung, die die gezeigte Zeichenebene schneidet. Beispielsweise kann sich der Trennungstrench 140 senkrecht bzgl. der Zeichenebene erstrecken. Gemäß einem weiteren Ausführungsbeispiel kann sich abhängig von der gewünschten Gestalt der sich ergebenden Chips der Trennungstrench 140 in einer beliebigen Richtung erstrecken, die die Zeichenebene schneidet. Der Trennungstrench 140 kann mit wenigstens einem Opfermaterial gefüllt sein. Beispielsweise kann das Opfermaterial eine erste Opferschicht 141 umfassen, die isolierend sein kann. Die erste Opferschicht 141 ist angrenzend an eine oder neben einer Seitenwand des Trennungstrenches 140 angeordnet. Die erste Opferschicht 141 erstreckt sich längs der Seitenwand des Trennungstrenches 140 zu einer Bodenseite 144 hiervon. Darüber hinaus kann das Innere des Trennungstrenches 140 mit einer zweiten Opferschicht 142 gefüllt sein, die verschieden von dem ersten Material ist. Beispielsweise kann die erste Schicht 141 isolierend sein, und die zweite Opferschicht 142 kann leitend sein. In dem in 1A gezeigten Ausführungsbeispiel erstreckt sich der Trennungstrench 140 von der ersten Hauptoberfläche 110 des Halbleitersubstrates 100 zu der zweiten Hauptoberfläche 120 des Halbleitersubstrates 100. Der Trennungstrench 140 kann vollständig mit dem Opfermaterial gefüllt sein, sodass die Opferfüllung mit der ersten Hauptoberfläche 110 fluchtet bzw. bündig ist. Das Opfermaterial kann Siliziumoxid, beispielsweise thermisch gewachsenes Siliziumoxid, Siliziumnitrid oder Polysilizium oder jegliche Kombination dieser Materialien umfassen. Gemäß dem in 1A gezeigten Ausführungsbeispiel kann die Werkstückoberfläche 210 eine planare Oberfläche sein. Weiterhin kann das Halbleitersubstrat 100 an einem Vorder- bzw. Frontseitenträger 300, wie beispielsweise einem Glasträger, angebracht sein, sodass die erste Werkstückoberfläche 210 angrenzend an den Frontseitenträger 300 ist. Obwohl 1A explizit einen Kerfbereich zeigt, ist sofort zu verstehen, dass gemäß einem weiteren Ausführungsbeispiel der Kerfbereich 155 weggelassen werden kann und eine Trennung der einzelnen Chips mittels der Trennungstrenches 140 vervollständigt wird.
  • Gemäß einem Ausführungsbeispiel kann der Trennungstrench 140 durch Trockenätzen, beispielsweise Plasmaätzen, gebildet sein. Gemäß einem Ausführungsbeispiel kann der Trennungstrench 140 gebildet werden, bevor Komponenten der Halbleitervorrichtungen hergestellt werden. Optional kann der Trennungstrench 140 durch einen Hochtemperaturprozess vor Bilden derjenigen Komponenten der Halbleitervorrichtung gebildet werden, die für eine hohe Temperatur empfindlich sind. Beispielsweise können der Trennungstrench 140 und der Isolationstrench 130 durch einen verbundenen bzw. gemeinsamen Ätzschritt gebildet werden. Gemäß einem weiteren Ausführungsbeispiel kann der Trennungstrench 140 nach einem Dünnen des Halbleitersubstrates 100 gebildet werden.
  • Ausgehend von dem vorverarbeiteten Werkstück, das in 1A gezeigt ist, kann die Rückseite 220 des Werkstückes prozessiert werden, indem optional eine Hartmaskenschicht (Stapel) auf der Werkstückrückseite 220 gebildet wird, woran sich eine Photoresistschicht 240 anschließt (vgl. 1B). Danach können Öffnungen 241 in der Photoresistschicht 240 definiert werden. Beispielsweise können die Öffnungen 241 so definiert werden, dass sie mit der Position der aus der zweiten Opferschicht 142 innerhalb der Trennungstrenches 140 hergestellten Füllung ausgerichtet sind. Wenn die Öffnungen 241 photolithographisch definiert werden, können die Isolationstrenches 130 als eine Justier- bzw. Positioniermarke verwendet werden. Danach kann ein weiterer Ätzschritt vorgenommen werden, um die erste Opferschicht 141 zu entfernen. Da in dem in 1B gezeigten Ausführungsbeispiel der Isolationstrench 130 eine von der Funktion des Trennungstrenches 140 verschiedene Funktion hat, wird keine Öffnung gebildet, um mit der Position der zweiten Schicht 132 innerhalb des Isolationstrenches 130 ausgerichtet zu sein.
  • Danach kann ein Ätzschritt vorgenommen werden, um Öffnungen 231 in der isolierenden Schicht 235 zu definieren. Beispielsweise kann ein Nassätzen mit Flusssäure (HF) durchgeführt werden, um die Öffnungen zu bilden. 1C zeigt ein Beispiel einer sich ergebenden Struktur. Die Öffnungen 231 können ungefähr eine Breite haben, die einer Breite der Trennungstrenches 140 entspricht. Dennoch sollte die Breite der Öffnungen 231 groß genug sein, sodass der gesamte Querschnitt der zweiten Opferschicht 142 unbedeckt ist. Danach wird die zweite Opferschicht 142 von den Trennungstrenches 140 entfernt. Wenn beispielsweise Polysilizium als das zweite Opfermaterial verwendet wird, kann ein Ätzen mit KOH verwendet werden. Gemäß einem Ausführungsbeispiel wird ein Ätzen von der Rückseite 220 des Substrates durchgeführt. Damit umfasst ein Entfernen des wenigstens einen Opfermaterials von dem Trench ein Entfernen des wenigstens einen Opfermaterials von der Bodenseite 144 des Trenches oder von der Rückseite 220 des Substrates. Mit anderen Worten, ein Entfernen des wenigstens einen Opfermaterials kann ein Ätzen der zweiten Opferschicht 142 angrenzend an die zweite Hauptoberfläche 120 des Substrates umfassen.
  • 1D zeigt ein Beispiel einer sich ergebenden Struktur. Wie gezeigt ist, ist nunmehr ein Spalt 143 zwischen den Seitenwänden des Trennungstrenches 140 gebildet. Der Spalt 143 erstreckt sich von der zweiten Hauptoberfläche 120 des Halbleitersubstrates 100 bis ungefähr zur ersten Hauptoberfläche 110 des Halbleitersubstrates 100. In dem Zusammenhang der vorliegenden Anmeldung bedeutet der Ausdruck „erstreckt sich bis ungefähr zur ersten Hauptoberfläche des Halbleitersubstrates“, dass eine kleine Menge an Material innerhalb des Spaltes zurückbleiben kann, solange die kleine Menge nicht einen Trennungsprozess behindert oder verhindert, der im Folgenden erläutert werden wird. Beispielsweise kann die verbleibende Menge an Material eine Dicke (Abmessung in der vertikalen Richtung) von 0 bis 500 nm haben.
  • Dann kann ein weiterer Ätzschritt, beispielsweise ein isotroper Nassätzschritt, der z.B. HF verwendet, durchgeführt werden, um Öffnungen 226 in der isolierenden Schicht 225 zu bilden. 1E zeigt ein Beispiel einer sich ergebenden Struktur. Der Spalt 143 erstreckt sich nunmehr zu der Werkstückoberfläche 210.
  • 1F zeigt ein Beispiel einer sich ergebenden Struktur nach Entfernen von Resten der Photoresistschicht 240. Dann wird die Struktur auf eine Folie 400 übertragen, die eine Folie sein kann, die zum Trennen des Wafers in einzelne Chips bzw. Einzelchips geeignet ist. Beispielsweise kann die Folie 400 aus einem geeigneten Kunststoff oder Polymer, wie dieser bzw. dieses üblich ist, hergestellt sein.
  • 1G zeigt ein Beispiel einer sich ergebenden Struktur. In dem nächsten Schritt kann der Wafer in einzelne Chips getrennt werden, indem die Folie 400 gemäß allgemein üblichen Methoden entfernt wird. Beispielsweise kann die Folie 400 gedehnt werden, und UF-Licht kann von der Rückseite 220 eingestrahlt werden, um die einzelnen Chips von der Folie 400 zu trennen. Da die Trennung oder Isolation des Wafers in Chips durch die verschiedenen Ätzschritte vervollständigt wurde, ist es nicht erforderlich, die einzelnen Chips durch Schneiden oder Sägen des Substratmaterials 100 sowie der Schichten, die auf dem Halbleitersubstrat 100 gebildet sind, zu trennen. Als eine Folge ist das Halbleitermaterial weniger dazu geneigt, aufgrund des mechanischen Schneidprozesses beschädigt zu werden. Weiterhin kann die Breite des Kerfbereiches 155 reduziert werden, da weniger Material erforderlich ist, um den Trennungsprozess durchzuführen. Beispielsweise kann die Breite des Kerfbereiches 155 ungefähr 30 bis 40 µm betragen.
  • Gemäß einem weiteren Ausführungsbeispiel kann die Trennung der einzelnen Chips vorgenommen werden, indem die Folie 400 gemäß bekannten Prozessen entfernt wird.
  • Wie oben erläutert wurde, können gemäß einem Ausführungsbeispiel die Trennungstrenches 140 in einem sehr frühen Prozessstadium der Halbleitervorrichtung vor Definieren von temperaturempfindlichen Komponenten festgelegt werden. Als ein Ergebnis können die Trennungstrenches geätzt werden, indem eine Hochtemperatur-Ätzmethode verwendet wird. Weiterhin können die Trennungstrenches 140 photolithographisch definiert werden, und sie können durch Plasmaätzen geätzt werden, sodass beispielsweise Kristallorientierungen während eines Ätzens nicht berücksichtigt werden müssen. Als ein Ergebnis ist es möglich, die Geometrie der einzelnen Chips photolithographisch zu definieren. Damit kann jegliche geeignete Gestalt der einzelnen Chips gewählt werden.
  • 1H zeigt ein Beispiel von Beispielen und Gestaltungen der einzelnen Chips bzw. Einzelchips. Beispielsweise kann, wie in der linken Hälfte von 1H gezeigt ist, der Chipbereich 150 ungefähr rechteckförmig mit gerundeten Ecken sein. Trennungstrenches 140 sind zwischen dem Chipbereich 150 und dem Kerfbereich 155 angeordnet. Der Kerfbereich 155 ist zwischen benachbarten Chipbereichen 150 angeordnet. Wie in der rechten Hälfte von 1H gezeigt ist, kann der Chipbereich 150 auch hexagonal gestaltet sein bzw. die Gestalt eines Sechseckes haben.
  • 11 veranschaulicht einen Teil eines Chipbereiches 150 und eines Kerfbereiches 155 gemäß einem Ausführungsbeispiel. Wie gezeigt ist, kann der Kerfbereich 155 weiterhin gemustert in einer Richtung parallel zu der Ebene des in den 1A bis 1H gezeigten Querschnittes sein, indem zusätzliche Trennungsgräben 156 gebildet werden, die sich in einer Richtung senkrecht bzgl. der Trennungstrenches 140 erstrecken. Beispielsweise können die Trennungsgräben 156 durch Ätzen des Materials in dem Kerf bzw. in der Kerbe gebildet werden, indem eine geeignete Photoresistmaske verwendet wird. Gemäß einem Ausführungsbeispiel können die Trennungsgräben 156 eine ähnliche Struktur wie die Trennungstrenches 140 haben, die zuvor beschrieben wurden. Aufgrund des Vorhandenseins der zusätzlichen Trennungsgräben 156 kann der Kerfbereich 155 gemustert und in kleine Stücke isoliert sein, sodass während der nächsten Prozessschritte große Kerfgebiete daran gehindert sind, von dem Wafer getrennt zu werden.
  • 1J zeigt ein weiteres Ausführungsbeispiel gemäß welchem ausgehend von der in 1G dargestellten Struktur ein weiterer Ätzschritt, der beispielsweise KOH verwendet, durchgeführt wird, um spitz bzw. konisch verlaufende Öffnungen 232 zu definieren. Aufgrund des Ätzens mit KOH werden die spitz bzw. konisch zulaufenden Öffnungen 232 isotrop geätzt.
  • 2 veranschaulicht ein Verfahren gemäß einem weiteren Ausführungsbeispiel. Ein Ausgangspunkt für das weitere Ausführungsbeispiel ist ein Halbleitersubstrat 100 mit einem Chipbereich 150 und einem Kerfbereich 155, wie dies oben anhand der 1A erläutert wurde.
  • Gemäß dem in 2A gezeigten Ausführungsbeispiel sind die Trennungstrenches 140 in die erste Hauptoberfläche 110 des Halbleitersubstrates 100 geätzt. Weiterhin können Isolationstrenches 130 in der ersten Hauptoberfläche 110 des Halbleitersubstrates 100 definiert sein. Ein isolierendes Material 131, 141 kann angrenzend an die Seitenwände des Isolationstrenches 130 und des Trennungstrenches 140 angeordnet sein. Weiterhin kann eine zweite Opferschicht 142, wie beispielsweise Polysilizium, in dem Inneren der Trennungstrenches 140 angeordnet sein. Abweichend von dem in 1A gezeigten Ausführungsbeispiel wurde das Halbleitersubstrat 100 von 2A nicht gedünnt. Demgemäß entspricht der Abstand zwischen der zweiten Hauptoberfläche 120 und der ersten Hauptoberfläche 110 der gewöhnlichen Dicke eines Halbleiterwafers. Die Isolationstrenches 130 und die Trennungstrenches 140 erstrecken sich nicht zu der zweiten Hauptoberfläche 120. Das isolierende Material 131, 141 ist jeweils in dem Isolationstrench 130 und dem Trennungstrench 140 angeordnet, um sich zu einer Bodenseite 144 dieser Trenches zu erstrecken. Eine isolierende Schicht 225 ist über den Halbleitervorrichtungskomponenten angeordnet, die in dem Chipbereich 150 vorgesehen sind. Die isolierende Schicht 225 kann auch über Kontakten und leitenden Leitungen 230, 221, die in dem Kerfgebiet 155 vorgesehenen sind, angeordnet sein. Gemäß dem in 2A gezeigten Ausführungsbeispiel ist kein Vorder- bzw. Frontseitenträger an der Werkstückoberfläche 210 angebracht. Damit können Testprozeduren und Messungen in dem Kerfbereich 155 durchgeführt werden. Die isolierende Schicht 225 hat eine planare Oberfläche. Danach wird eine Photoresistschicht 240 über der isolierenden Schicht 225 gebildet und gemustert, um eine Ätzmaske zu bilden. Dann wird die Oxidschicht geätzt, um Öffnungen 227 zu bilden.
  • 2B gezeigt ein Beispiel einer sich ergebenden Struktur. In einem nächsten Schritt wird ein isolierendes Material, wie beispielsweise eine Polyimidschicht 228, über der sich ergebenden Struktur nach Entfernen der Reste der Photoresistschicht 240 gebildet. Weiterhin wird die Polyimidschicht 228 photolithographisch gemustert. Aufgrund des Vorhandenseins der Polyimidschicht 228, die über der gemusterten Oxidschicht angeordnet ist, hat der Wafer eine erhöhte mechanische Robustheit.
  • 2C zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist in dem Chipbereich 150 die isolierende Schicht 225 durch die Polyimidschicht 228 bedeckt, wohingegen die isolierende Schicht 225, die in dem Kerfbereich 155 angeordnet ist, unbedeckt ist. Weiterhin sind an der Position bzw. Lage der Öffnungen 227 das Halbleitersubstratmaterial 100 und die Trennungstrenches 140 unbedeckt. Eine Oberfläche der Polyimidschicht 228 bildet eine Werkstückoberfläche 210. Wie dargestellt ist, ist die Werkstückoberfläche nicht flach sondern weist eine Topologie auf. In dem nächsten Schritt wird ein geeigneter Träger 300, wie beispielsweise ein Glasträger, an der Hauptoberfläche 210 des Werkstückes 200 angebracht.
  • Danach wird das Halbleitersubstrat 100 von der zweiten Hauptoberfläche 120 gedünnt. Beispielsweise kann das Halbleitersubstrat 100 durch mechanisches Schleifen, gefolgt von CMP, um Defekte auszuheilen, die aufgrund des Schleifens verursacht sein können, gedünnt werden. Beispielsweise können etwa 750 µm Dicke des Halbleiterwafers entfernt werden.
  • 2D zeigt ein Beispiel einer sich ergebenden Struktur. Das dargestellte Halbleitersubstrat 100 hat eine Dicke von weniger als 100 µm. Beispielsweise kann die Dicke etwa 10 bis 100 µm betragen. Bei einer Dicke größer als 100 µm wird es schwierig, einen Isolationstrench 130 und einen Trennungstrench 140 mit der gewünschten Geometrie zu definieren. Danach kann eine Photoresistschicht 240 auf der zweiten Oberfläche 120 des Halbleitersubstrates 100 gebildet und gemustert werden, um Öffnungen 241 zu bilden.
  • 2E zeigt ein Beispiel einer sich ergebenden Struktur. Dann kann optional ein isotroper Ätzschritt beispielsweise mittels KOH durchgeführt werden, um Öffnungen 232 in dem Substratmaterial 100 zu bilden.
  • 2F zeigt ein Beispiel einer sich ergebenden Struktur. Danach wird ein Ätzschritt durchgeführt, um die isolierende Schicht (erste Opferschicht) 141 von den Trennungstrenches 140 zu entfernen. Gemäß dem Ausführungsbeispiel von 2F wird die erste Opferschicht 141 von der Bodenseite 144 des Trenches entfernt. Mit anderen Worten, ein Ätzen wird von der Rückseite 120 des Halbleitersubstrates 100 durchgeführt. Weiterhin werden die Reste der Photoresistschicht 240 entfernt.
  • 2G zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist ein Spalt 143 zwischen den Seitenwänden des Trennungstrenches 140 gebildet. Der Spalt 143 erstreckt sich von der zweiten Hauptoberfläche 120 bis ungefähr zu der ersten Hauptoberfläche 110 des Halbleitersubstrates 100. Reste der Opferfüllung 142 sind in dem Spalt 143 angeordnet. Danach wird das Halbleitersubstrat 100 zu einer Folie übertragen, sodass die zweite Hauptoberfläche 120 des Halbleitersubstrates 100 angrenzend an die Folie 400 ist. Der Glasträger 300 wird von der Oberfläche des Werkstückes 210 durch herkömmliche Methoden entfernt.
  • 2H zeigt ein Beispiel einer sich ergebenden Struktur. Aufgrund des Übertragungsprozesses können die Reste des Opfermaterials 142 herabfallen. Danach kann das Halbleitersubstrat 100 in einzelne Chips bzw. Einzelchips durch Entfernen der Folie 400 getrennt werden.
  • Ein Ausgangspunkt eines weiteren Ausführungsbeispiels ist die in 3A gezeigte Struktur, die der in 2D dargestellten Struktur entspricht. Die in 3A gezeigten Komponenten entsprechen denjenigen, die hinsichtlich der 1 und 2 erläutert wurden. Gemäß dem in 3 dargestellten Ausführungsbeispiel bleibt Seitenwand-Isoliermaterial 141, das beispielsweise eine Siliziumoxidschicht sein kann, an den Seitenwänden der Trennungstrenches 140 während des Prozessierverfahrens zurück, um ein Seitenwandoxid der sich ergebenden Chips aufzubauen. Eine isolierende Schicht 235, wie beispielsweise eine Siliziumoxidschicht, wird auf der zweiten Hauptoberfläche 120 des Halbleitersubstrates 100 gebildet. Optional können Metallkissen bzw. -pads angrenzend an die zweite Hauptoberfläche 120 vor Bilden der isolierenden Schicht 235 gebildet werden, um beispielsweise in Kontakt mit der leitenden Füllung 132 des Isolationstrenches 130 zu sein. Danach wird ein Photoresistmaterial 240 über der isolierenden Schicht 235 gebildet. Weiterhin werden Öffnungen 241 in dem Photoresistmaterial 240 definiert.
  • 3B zeigt ein Beispiel einer sich ergebenden Struktur. Unter Verwendung der gemusterten Photoresistschicht 240 als eine Ätzmaske werden Öffnungen 231 in der isolierenden Schicht 235 gebildet. Die Öffnungen 241 in der Photoresistschicht 240 und somit die Öffnungen 231 in der isolierenden Schicht 235 sind Positionen über dem Opfermaterial 142 in den Trennungstrenches 140.
  • 3C zeigt ein Beispiel einer sich ergebenden Struktur. Danach werden die Reste der Photoresistschicht 240 entfernt, worauf sich ein Nassätzschritt anschließt, um das Opfermaterial 142 von bzw. aus den Trennungstrenches 140 zu entfernen. Gemäß dem Ausführungsbeispiel von 3C wird ein Ätzen von der Rückseite des Halbleitersubstrates 100 durchgeführt.
  • 3D zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, sind die Seitenwände des Substratmaterials 100 und der zweiten Hauptoberfläche 120 mit der isolierenden Schicht 132 in den Chipbereichen 150 und dem Kerfbereich 155 bedeckt. Weiterhin ist ein Spalt 143 zwischen den Seitenwänden des Trennungstrenches 140 angeordnet. Der Spalt 143 erstreckt sich von der zweiten Hauptoberfläche 120 bis ungefähr zu der ersten Hauptoberfläche 110. Danach wird die sich ergebende Struktur auf die Folie 400 übertragen. Weiterhin wird der Glasträger von der Oberfläche 210 des Werkstückes 200 gemäß einer herkömmlichen Methode entfernt. Gemäß Ausführungsbeispielen kann der Kerfbereich 155 in mehr Einzelheiten gemustert werden, beispielsweise in einer Ebene, die vor oder hinter der dargestellten Ebene der Zeichnung liegt. Gemäß diesem Ausführungsbeispiel ist es möglich, dass die gemusterten Stücke des Kerfbereiches 155 abfallen, wenn die Übertragung zu der Folie 400 vorgenommen wird.
  • Sodann kann die Folie 400 entfernt werden, um das prozessierte Halbleitersubstrat 100 in einzelne Chips bzw. Einzelchips zu trennen.
  • Ausgangspunkt für das Ausführungsbeispiel, das in 4 veranschaulicht ist, ist die in 3A dargestellte Struktur. Gemäß diesem Ausführungsbeispiel wird eine isolierende Schicht, die auf der Rückseite des Substrates angeordnet ist, gemustert. Nach Entfernen von wenigstens einem Opfermaterial von bzw. aus dem Trench wird eine leitende Schicht auf der Rückseite gebildet und gemustert.
  • Ausgehend von der in 3A gezeigten Struktur wird eine isolierende Schicht 235 auf der zweiten Hauptoberfläche 120 des Halbleitersubstrates 100 gebildet. Danach wird eine Photoresistschicht 240 auf der isolierenden Schicht 235 gebildet und gemustert. 4A zeigt ein Beispiel einer sich ergebenden Struktur. Dann wird unter Verwendung der gemusterten Photoresistschicht 240 als eine Ätzmaske ein Ätzen durchgeführt, um teilweise die isolierende Schicht 235 zu entfernen, und eine weitere Photoresistschicht 245 wird über der sich ergebenden Oberfläche gebildet. In einem nächsten Schritt werden Öffnungen 241 in der Photoresistschicht 240 definiert.
  • 4B zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, wird die isolierende Schicht 235 über einem Teil der zweiten Hauptoberfläche 120 des Halbleitersubstrates 100 gebildet. Danach werden Öffnungen 231 in der isolierenden Schicht 235 gebildet, indem die gemusterte Photoresistschicht 240 als eine Ätzmaske verwendet wird.
  • 4C zeigt ein Beispiel einer sich ergebenden Struktur. Dann wird das Opfermaterial 142 von bzw. aus den Trennungstrenches 140 durch Ätzen entfernt. Gemäß dem in 4C gezeigten Ausführungsbeispiel wird ein Ätzen von der Rückseite des Halbleitersubstrates 100 vorgenommen. 4D zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist ein Spalt 143 zwischen den Seitenwänden des Trennungstrenches 140 angeordnet. Der Spalt 143 erstreckt sich von der zweiten Hauptoberfläche 120 bis ungefähr zu der ersten Hauptoberfläche 110 des Halbleitersubstrates 100. Die Reste des Photoresistmaterials 240, 245 werden entfernt, und eine Metallschicht 246 kann angrenzend an die zweite Hauptoberfläche 120 des Halbleitersubstrates 100 gebildet werden. Es ist zu bemerken, dass der gezeigte Transistor 160 mit der Metallschicht 246 mittels einer Verbindung verbunden sein kann, die vor oder hinter der dargestellten Zeichenebene gelegen ist. Danach wird das Halbleitersubstrat 100 auf eine Folie 400 übertragen, und der Glasträger 300 kann entfernt werden. 4F zeigt ein Beispiel einer sich ergebenden Struktur. Sodann kann der Halbleiterwafer in einzelne Chips bzw. Einzelchips durch Entfernen der Folie 400 getrennt werden.
  • 5 veranschaulicht ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel in einem Flussdiagramm. Wie dargestellt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Trennungstrenches in einer ersten Hauptoberfläche eines Halbleitersubstrates (S10), ein Bilden von wenigstens einem Opfermaterial in dem Trennungstrench (S20), ein Entfernen von Substratmaterial von der zweiten Hauptoberfläche des Halbleitersubstrates (S30), wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche ist, um eine Bodenseite des Trenches abzudecken bzw. freizulegen, und ein Entfernen des wenigstens einen Opfermaterials von bzw. aus dem Trench (S40), umfassend ein Ätzen des wenigstens einen Opfermaterials angrenzend an die zweite Hauptoberfläche.
  • Gemäß einer verschiedenen Auslegung oder Interpretation umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Trennungstrenches in einer ersten Hauptoberfläche eines Halbleitersubstrates (S10), ein Bilden von wenigstens einem Opfermaterial in dem Trennungstrench (S20), ein Entfernen von Substratmaterial von einer zweiten Hauptoberfläche des Halbleitersubstrates (S30), wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche ist, um so eine Bodenseite des Trenches abzudecken bzw. freizulegen, und ein Entfernen des wenigstens einen Opfermaterials von bzw. aus dem Trench (S40), um einen Spalt zwischen Seitenwänden des Trennungstrenches zu bilden, wobei sich der Spalt von der zweiten Hauptoberfläche bis ungefähr zu der ersten Hauptoberfläche erstreckt.
  • Die 6A und 6B veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel. Gemäß dem Ausführungsbeispiel wird die Halbleitervorrichtung in einem Halbleitersubstrat gebildet, das eine erste Hauptoberfläche aufweist und das Chipbereiche umfasst. Wie in 6A gezeigt ist, umfasst das Verfahren ein Bilden von Komponenten der Halbleitervorrichtung in der ersten Hauptoberfläche in den Chipbereichen (S110), ein Entfernen von Substratmaterial von einer zweiten Hauptoberfläche des Halbleitersubstrates (S120), wobei die zweite Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche ist, ein Bilden eines Trennungstrenches in einer ersten Hauptoberfläche des Halbleitersubstrates (S130) zwischen benachbarten Chipbereichen, ein Bilden von wenigstens einem Opfermaterial in dem Trennungstrench (S140), und danach ein Entfernen des wenigstens einen Opfermaterials aus dem Trench (S150). Gemäß dem in 6A dargestellten Ausführungsbeispiel wird das Substratmaterial von der zweiten Hauptoberfläche entfernt (S120), bevor der Trennungstrench gebildet wird (S130), und der Trennungstrench wird gebildet, sodass er sich zur zweiten Hauptoberfläche erstreckt.
  • Gemäß dem in 6B gezeigten Ausführungsbeispiel wird der Trennungstrench gebildet (S130), und das wenigstens eine Opfermaterial wird gebildet (S140), bevor das Substratmaterial entfernt wird (S120), und das Substratmaterial wird entfernt, um eine Bodenseite des Trenches freizulegen bzw. abzudecken.

Claims (17)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden eines Trennungstrenches (140) in einer ersten Hauptoberfläche (110) eines Halbleitersubstrates (100), Bilden wenigstens eines Opfermaterials (141, 142) in dem Trennungstrench (140), wobei das Opfermaterial (141, 142) eine erste Opferschicht (141) angrenzend an eine Seitenwand des Trennungstrenches (140) und eine zweite Opferschicht (142), die von der ersten Opferschicht (141) verschieden ist und das Innere des Trennungstrenches füllt, aufweist, und die erste Opferschicht (141) aus einem isolierenden Material hergestellt ist, Entfernen von Substratmaterial von einer zweiten Hauptoberfläche (120) des Halbleitersubstrates (100), wobei die zweite Hauptoberfläche (120) entgegengesetzt zu der ersten Hauptoberfläche (110) ist, um so eine Bodenseite (144) des Trenches (140) freizulegen, und Entfernen der zweiten Opferschicht (142) von der Bodenseite (144) des Trenches (140), nachdem das Substratmaterial von der zweiten Hauptoberfläche (120) entfernt wurde.
  2. Verfahren nach Anspruch 1, weiterhin umfassend ein Bilden eines Isolationstrenches (130) in dem Halbleitersubstrat (100), Füllen von wenigstens einem isolierenden Material (131) in den Isolationstrench (130), wobei das Bilden des Trennungstrenches (140) und das Bilden des Isolationstrenches (130) gemeinsame Verarbeitungsmethoden umfassen.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die zweite Opferschicht aus einem leitenden Material hergestellt ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit Bilden von wenigstens einer Schicht (235) auf der zweiten Hauptoberfläche (120) des Halbleitersubstrats (100); und Ausbilden von Öffnungen (231) in der Schicht (235) an Positionen über der zweiten Opferschicht (142) in den Trennungstrenches vor Entfernern der zweiten Opferschicht (142).
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend ein Bilden von wenigstens einem Transistor (160) angrenzend an die erste Hauptoberfläche (110), wobei das Bilden des Trennungstrenches (140) vor dem Bilden des Transistors (160) ausgeführt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend ein Bilden von wenigstens einer zusätzlichen Schicht (225) auf der ersten Hauptoberfläche (110), um eine Werkstückoberfläche (210) zu definieren, Befestigen des Halbleitersubstrates an einem Vorderseitenträger (300), sodass die Werkstückoberfläche (210) angrenzend an den Vorderseitenträger (300) ist, vor einem Entfernen des wenigstens einen Opfermaterials (141, 142) aus dem Trennungstrench (140).
  7. Verfahren nach Anspruch 6, weiterhin umfassend: Bilden von wenigstens einer Schicht (235) auf der zweiten Hauptoberfläche (120) des Halbleitersubstrates (100), um eine Werkstück-Rückseite (220) zu definieren, und Befestigen des Halbleitersubstrates an einem Rückseitenträger (400), sodass die Werkstück-Rückseite (220) an dem Rückseitenträger (400) befestigt ist, nach Entfernen der zweiten Opferschicht (142) aus dem Trennungstrench (140).
  8. Verfahren nach Anspruch 7, bei dem das Befestigen des Halbleitersubstrates (100) an dem Rückseitenträger (400) nach einem Entfernen der zweiten Opferschicht (142) aus dem Trennungstrench (140) vorgenommen wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem die Werkstück-Oberfläche (210) eine planare Oberfläche hat, wenn der Vorderseitenträger (300) an dem Halbleitersubstrat (100) befestigt wird.
  10. Verfahren nach einem der Ansprüche 6 bis 8, bei dem die Werkstückoberfläche (210) eine nicht-planare Oberfläche ist, wenn der Vorderseitenträger (300) an dem Halbleitersubstrat (100) befestigt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend ein Bilden und Strukturieren einer weiteren isolierenden Schicht (235) auf der zweiten Hauptoberfläche (120) vor Entfernen der zweiten Opferschicht (142), wobei die weitere isolierende Schicht (235) derart strukturiert wird, dass die zweite Hauptoberfläche (120) vollständig mit der weiteren isolierenden Schicht (235) in Teilen zwischen benachbarten Trennungstrenches (140) bedeckt ist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, weiterhin umfassend: Bilden eines Kontakttrenches (130), der sich von der ersten Hauptoberfläche (110) zu der zweiten Hauptoberfläche (120) erstreckt, wobei der Kontakttrench (130) mit wenigstens einem leitenden Material (132) gefüllt ist und wobei das Bilden des Kontakttrenches (130) und das Bilden des Trennungstrenches (140) gemeinsame bzw. verbundene Prozessmethoden umfassen.
  13. Verfahren nach einem der Ansprüche 1 bis 10, weiterhin umfassend: Bilden und Strukturieren einer weiteren isolierenden Schicht (235) auf der zweiten Hauptoberfläche (120) nach Entfernen des Substratmaterials von der zweiten Hauptoberfläche (120) des Halbleitersubstrates, und Bilden eines leitenden Materials (240) auf der zweiten Hauptoberfläche nach Entfernen der zweiten Opferschicht (142) aus dem Trench (140).
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Entfernen der zweiten Opferschicht (142) vorgenommen wird, um einen Spalt (143) zwischen Seitenwänden des Trennungstrenches (140) zu bilden, wobei sich der Spalt (143) von der zweiten Hauptoberfläche (120) bis zur ersten Hauptoberfläche (110) erstreckt.
  15. Halbleiterwerkstück, mit: ein Halbleitersubstrat (100), wenigstens zwei Chipbereiche (150), wobei Komponenten von Halbleitervorrichtungen in dem Halbleitersubstrat (100) in den Chipbereichen (150) ausgebildet sind, und einen Trennungstrench (140), der zwischen benachbarten Chipbereichen (150) angeordnet ist, wobei der Trennungstrench (140) in einer ersten Hauptoberfläche (110) des Halbleitersubstrates (100) ausgebildet ist und sich von der ersten Hauptoberfläche (110) zu einer zweiten Hauptoberfläche (120) des Halbleitersubstrates (100) erstreckt, die zweite Hauptoberfläche (120) entgegengesetzt zur ersten Hauptoberfläche (110) angeordnet ist und der Trennungstrench (140) mit einer ersten Opferschicht (141) angrenzend an eine Seitenwand des Trennungstrenches (140) und einer zweiten Opferschicht (142), die von der ersten Opferschicht (141) verschieden ist und das Innere des Trennungstrenches füllt, gefüllt ist, wobei die erste Opferschicht isolierend ist.
  16. Halbleiterwerkstück nach Anspruch 15, weiterhin mit einem Kerfbereich (155), der zwischen benachbarten Chipbereichen (150) angeordnet ist.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) aufweist und Chipbereiche (150) einschließt, umfassend die folgenden Schritte: Bilden von Komponenten (160) der Halbleitervorrichtung in der ersten Hauptoberfläche (110) in den Chipbereichen (150), Entfernen von Substratmaterial von einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100), wobei die zweite Hauptoberfläche (120) entgegengesetzt zu der ersten Hauptoberfläche (110) ist, danach Bilden eines Trennungstrenches (140) in der ersten Hauptoberfläche (110) des Halbleitersubstrates, wobei der Trennungstrench (140) zwischen benachbarten Chipbereichen (150) angeordnet ist, und sich bis zur zweiten Hauptoberfläche (120) erstreckt, Bilden wenigstens eines Opfermaterials (141, 142) in dem Trennungstrench (140), wobei das Opfermaterial (141, 142) eine erste Opferschicht (141) angrenzend an eine Seitenwand des Trennungstrenches (140) und eine zweite Opferschicht (142), die von der ersten Opferschicht (141) verschieden ist und das Innere des Trennungstrenches füllt, aufweist, wobei die erste Opferschicht (141) aus einem isolierenden Material hergestellt ist, und Entfernen der zweiten Opferschicht (142) von dem Trench (140) .
DE102013114218.4A 2012-12-17 2013-12-17 Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück Active DE102013114218B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/716,967 2012-12-17
US13/716,967 US9070741B2 (en) 2012-12-17 2012-12-17 Method of manufacturing a semiconductor device and a semiconductor workpiece

Publications (2)

Publication Number Publication Date
DE102013114218A1 DE102013114218A1 (de) 2014-06-18
DE102013114218B4 true DE102013114218B4 (de) 2023-06-15

Family

ID=50821590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013114218.4A Active DE102013114218B4 (de) 2012-12-17 2013-12-17 Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück

Country Status (3)

Country Link
US (3) US9070741B2 (de)
CN (1) CN103871952B (de)
DE (1) DE102013114218B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US10163709B2 (en) * 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US20160260674A1 (en) * 2015-03-03 2016-09-08 Globalfoundries Inc. Removal of integrated circuit chips from a wafer
US9455187B1 (en) 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
US10672664B2 (en) 2016-03-01 2020-06-02 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
DE102016109165B4 (de) 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
US9960076B2 (en) * 2016-08-05 2018-05-01 Infineon Technologies Ag Devices with backside metal structures and methods of formation thereof
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
DE102017122650B4 (de) * 2017-09-28 2023-02-09 Infineon Technologies Ag Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
CN107895716B (zh) * 2017-10-30 2019-01-15 长鑫存储技术有限公司 用于制造半导体芯片的方法及半导体封装构造
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
EP3557610A1 (de) * 2018-04-17 2019-10-23 Infineon Technologies Austria AG Halbleiterscheibe, halbleiterchip und verfahren zur herstellung einer halbleiterscheibe
CN111430303A (zh) * 2019-01-09 2020-07-17 桑迪士克科技有限责任公司 单一化半导体裸芯的方法以及由其形成的单一化的裸芯
CN112786435A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构及其制备方法
FR3131799A1 (fr) * 2022-01-10 2023-07-14 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197394A1 (en) 2008-02-04 2009-08-06 Micron Technology, Inc. Wafer processing
US20100227454A1 (en) 2009-03-05 2010-09-09 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US20100261335A1 (en) 2009-04-14 2010-10-14 International Business Machines Corporation Process for wet singulation using a dicing moat structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019493A (ja) * 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
CN101802990B (zh) * 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
US7655539B2 (en) * 2008-04-16 2010-02-02 Fairchild Semiconductor Corporation Dice by grind for back surface metallized dies
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
US8697574B2 (en) * 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
DE102011010248B3 (de) 2011-02-03 2012-07-12 Infineon Technologies Ag Ein Verfahren zum Herstellen eines Halbleiterbausteins
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US9099547B2 (en) * 2011-10-04 2015-08-04 Infineon Technologies Ag Testing process for semiconductor devices
KR101867961B1 (ko) * 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US20130256843A1 (en) * 2012-04-03 2013-10-03 United Microelectronics Corporation Wafer sawing method and wafer structure beneficial for performing the same
US8803297B2 (en) 2012-08-10 2014-08-12 Infineon Technologies Ag Semiconductor device including a stress relief layer and method of manufacturing
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197394A1 (en) 2008-02-04 2009-08-06 Micron Technology, Inc. Wafer processing
US20100227454A1 (en) 2009-03-05 2010-09-09 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US20100261335A1 (en) 2009-04-14 2010-10-14 International Business Machines Corporation Process for wet singulation using a dicing moat structure

Also Published As

Publication number Publication date
US20140167209A1 (en) 2014-06-19
US9070741B2 (en) 2015-06-30
US9461004B2 (en) 2016-10-04
US20170012002A1 (en) 2017-01-12
US9935055B2 (en) 2018-04-03
DE102013114218A1 (de) 2014-06-18
CN103871952A (zh) 2014-06-18
US20150262942A1 (en) 2015-09-17
CN103871952B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE112011105681B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102017120568A1 (de) 1zellengrenzstruktur für eingebetteten speicher
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102006019950B4 (de) Halbleitervorrichtung mit dielektrischer Trennung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE102007041885A1 (de) Verfahren zum Zerteilen eines Halbleitersubstrats und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014112690B4 (de) Verfahren zur Trennung von Halbleiterchips
DE102014117966B4 (de) Verfahren zur Verarbeitung eines Trägers
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE112011100134B4 (de) Durchgehende Silizium Verbindung mit lithographischer Ausrichtung und Registrierung
EP1997137A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102016114876B4 (de) Verfahren zur Herstellung einer Abstandshalterstruktur
DE102011101035B4 (de) Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
DE102017216214B4 (de) Verfahren zur Herstellung eines kombinierten Halbleiterbauelements
DE102016216870B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils mit einer freigestellten Drucksensoreinrichtung
DE102021125239B4 (de) Wafer, elektronische Komponente und Verfahren mit ausgekleideten und geschlossenen Trenngräben
DE10129346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative