CN107895716B - 用于制造半导体芯片的方法及半导体封装构造 - Google Patents

用于制造半导体芯片的方法及半导体封装构造 Download PDF

Info

Publication number
CN107895716B
CN107895716B CN201711034938.5A CN201711034938A CN107895716B CN 107895716 B CN107895716 B CN 107895716B CN 201711034938 A CN201711034938 A CN 201711034938A CN 107895716 B CN107895716 B CN 107895716B
Authority
CN
China
Prior art keywords
chip
pad
wafer
mode
chamfering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711034938.5A
Other languages
English (en)
Other versions
CN107895716A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711034938.5A priority Critical patent/CN107895716B/zh
Publication of CN107895716A publication Critical patent/CN107895716A/zh
Application granted granted Critical
Publication of CN107895716B publication Critical patent/CN107895716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本申请涉及半导体领域，公开了一种用于制造半导体芯片的方法，包括：在晶圆的正面上贴附抗蚀膜；对所述正面应用激光切割以在所述正面上形成切割槽，其中所述切割槽在所述正面上划出多个芯片，所述正面包括所述多个芯片的多个有源面；对所述晶圆进行第一模式的第一等离子体刻蚀并刻蚀至第一深度；其中所述芯片的有源面的边缘和角隅被倒角；对所述晶圆进行第二模式的第二等离子体刻蚀并刻蚀至第二深度；对所述晶圆进行所述第一模式的第三等离子刻蚀，其中所述晶圆对应于所述多个芯片的背面的边缘和角隅位置被倒角；以及去除所述抗蚀膜。

Description

用于制造半导体芯片的方法及半导体封装构造
技术领域
本发明涉及半导体芯片制造及封装领域，具体地，涉及一种用于制造半导体芯片的方法以及半导体封装构造。
背景技术
半导体封装通常包括半导体基板和位于基板上的芯片，通过焊球或焊线等将芯片与基板键合以实现两者的电连接。在制造半导体封装过程中还会注入塑封料来加固芯片与基板之间的接合并保护芯片与基板之间的电连接。塑封料的注入需要对半导体封装进行热处理。由于基板的热膨胀系统比芯片的热膨胀系数大得多，当半导体封装在热处理过程中被冷却时，基板的收缩率比芯片的收缩率快，这会使得芯片翘曲。而芯片翘曲导致沿芯片背面较大的应力，在边缘处尤其如此。在芯片切割过程中一般总是会伴随着表面缺陷，例如缺口、刮痕等，而芯片的边缘在后续的半导体封装过程(例如热处理)中更易遇到裂纹等问题。因此，期望能够降低芯片边缘受到的应力。
发明内容
本申请的目的是提供一种用于制造半导体芯片的方法及半导体封装构造。
为了实现上述目的，在第一方面，本申请的实施方式提供一种用于制造半导体芯片的方法，包括：在晶圆的正面上贴附抗蚀膜；对所述正面应用激光切割以在所述正面上形成切割槽，其中所述切割槽在所述正面上划出多个芯片，所述正面包括所述多个芯片的多个有源面；对所述晶圆进行第一模式的第一等离子体刻蚀并刻蚀至第一深度；其中所述芯片的有源面的边缘和角隅被倒角；对所述晶圆进行第二模式的第二等离子体刻蚀并刻蚀至第二深度；对所述晶圆进行所述第一模式的第三等离子刻蚀，其中所述晶圆对应于所述多个芯片的背面的边缘和角隅位置被倒角；以及去除所述抗蚀膜。
可选地，所述第一模式的第一和第三等离子体刻蚀相对于所述第二模式的第二等离子体刻蚀具有较高各向同性。
可选地，在所述第一模式的第一和第三等离子体刻蚀是生成低聚合物的等离子体刻蚀；在所述第二模式的第二等离子体刻蚀是生成高聚合物的等离子体刻蚀。
可选地，在所述第一模式的第三等离子体刻蚀过程中，同时由所述晶圆切割出多个芯片。
可选地，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
可选地，所述倒角包括弧形倒角，所述倒角的圆弧长度的范围介于2微米至50微米之间。
可选地，所述倒角包括直线倒角。
在第二方面，本申请的实施方式提供一种半导体封装构造，包括：基板，包括设置在第一表面上的第一焊盘、第二表面上的端子焊盘以及电连接所述第一焊盘和所述端子焊盘的导通孔；芯片，设置在所述基板的所述第一表面上，所述芯片具有一有源面和一相对的背面，所述芯片包括设置在有源面上的第二焊盘，所述第二焊盘与所述第一焊盘键合；其中，所述芯片的所述有源面的边缘和角隅以及所述背面的边缘和角隅皆被倒角；底部填充料，填充所述有源面与所述第一表面之间的空间；塑封料，形成于所述基板的所述第一表面上，以密封至少所述芯片的侧边；以及焊球，植接于所述端子焊盘。
可选地，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
在第三方面，本申请的实施方式提供一种半导体封装构造，包括：基板，具有第一表面、第二表面以及位于中央区域的一窗口，所述基板包括设置在所述基板的第二表面且位于所述窗口两侧的第一焊盘、以及设置在所述第二表面且位于所述第一焊盘外侧的端子焊盘；芯片，设置在所述基板的第一表面上，所述芯片包括设置在有源面的中间区域的第二焊盘，所述有源面的两侧区域粘合到所述基板的所述第一表面，所述窗口暴露所述第二焊盘；其中，所述有源面的边缘和角隅以及所述背面的边缘和角隅皆被倒角；键合引线，透过所述窗口使得所述第一焊盘和所述第二焊盘键合，以将所述第一焊盘与所述第二焊盘电连接；以及塑封料，形成于所述基板的所述第一表面上，以密封至少所述芯片的侧边，其中所述塑封料更填充于所述窗口，以密封所述键合引线。
可选地，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
通过上述技术方案，芯片的至少边缘被倒角以去锐化，由此能够在后续的封装过程中降低裂痕或薄片等的缺陷，从而提高良品率以及产品可靠性。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1A至图1F示出了根据本申请的一实施方式的用于制造半导体芯片的方法的每个步骤得到的结构的剖视图；
图2A至图2H示出了根据本申请的另一实施方式的用于制造半导体芯片的方法的每个步骤得到的结构的剖视图；
图3A示出了根据本申请的实施方式的半导体芯片的剖视图；
图3B示出了根据本申请的实施方式的半导体芯片的俯视图；
图4A示出了根据本申请的第一实施方式的半导体封装构造的剖视图；
图4B示出了根据本申请的第二实施方式的半导体封装构造的剖视图；
图4C示出了根据本申请的第三实施方式的半导体封装构造的剖视图；以及
图5示出了根据本申请的另一实施方式的半导体封装构造的剖视图。
附图标记说明
110晶圆 120抗蚀膜
130胶带 200芯片
210边缘倒角 230角隅倒角
300、400半导体封装构造 310基板
310A第一表面 310B第二表面
311导通孔 312焊球
313第一焊盘 314端子焊盘
320芯片 321焊球
322第二焊盘 330塑封料
331底部填充料 410基板
410A第一表面 410B第二表面
411第一焊盘 412端子焊盘
413窗口 420芯片
421第二焊盘 430粘合层
440键合引线 450塑封料
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本申请中，在未作相反说明的情况下，使用的方位词如“上面/之上、下面/之下、左边/左侧、右边/右侧”通常是指参照附图所示的上、下、左、右。“内、外”是指相对于各部件本身轮廓的内、外。
在本申请中使用的术语“半导体晶圆/芯片的正面”、“半导体晶圆/芯片的有源面”、“半导体晶圆/芯片的第一表面”可以指具有集成电路的表面；在本申请中使用的术语“半导体晶圆/芯片的背面”、“半导体晶圆/芯片的第二表面”可以指与“半导体晶圆/芯片的正面”、“半导体晶圆/芯片的有源面”、“半导体晶圆/芯片的第一表面”相反的表面。
在附图中，示出的形状根据制造工艺和/或容差可以有变形。因此，本申请的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的相对尺寸或距离。
发明人发现，芯片的边缘越锐利，在封装过程尤其是热处理过程中更容易遇到裂痕和/或薄片(flake)的问题。为克服这个问题，本申请的实施方式提供了一种制造半导体芯片的方法，该方法可以包括以下步骤：
在步骤S1中，使用具有斜角端面的刀片对晶圆的正面和背面分别切割一定深度，由此在芯片的正面和背面形成“V”型切口；正面的“V”型切口的顶点与背面的“V”型切口的顶点对齐。
在步骤S2中，使用具有竖直端面的刀片沿着“V”切口的顶点竖直切割晶圆以切割成多个芯片。
使用上述实施方式的方法制造的芯片，芯片的边缘具有直线倒角，一定程度上能够缓解上述的裂痕和/或薄片的问题。
但是，上述实施方式的方法也存在一些问题。首先，使用该方法制造的芯片的倒角边缘仍然比较锐利，在后续的封装过程中还是较容易产生裂痕和薄片的问题。其次，使用机械切割会使得芯片边缘粗糙。
针对上述实施方式中存在的问题，本申请的另一实施方式提供另一种用于制造半导体芯片的方法。图1A至图1F示出了该方法的每一个步骤得到的结构的剖视图。方法可以包括以下步骤。
参考图1A，在步骤S101中，在晶圆110的正面上贴附抗蚀膜120。抗蚀膜120可以包括能够阻挡等离子体刻蚀的材料。例如，在一个示例中，抗蚀膜120可以是光刻胶。例如，可以使用旋转涂覆的方式在晶圆110的正面涂覆光刻胶120。在另一个示例中，抗蚀膜120可以是胶带的形式，可以将抗蚀膜胶带贴到晶圆110的正面。在本步骤中的晶圆110是已经在正面上形成有集成电路的晶圆。在此步骤之前，该方法还可以包括对晶圆110进行减薄的步骤。例如，可以使用背部研磨来减薄晶圆110。背部减薄可以包括以下步骤：贴膜，即在晶圆110的正面贴上一层保护膜，保护芯片电路区域在研磨时不被刮伤；背面研磨，即将贴膜后的晶圆110放在真空吸盘上，真空吸盘使其旋转，研磨砂轮转动的同时对晶圆110施压，将其研磨到最终需要的厚度；以及去膜，即晶圆110研磨后，将保护膜经紫外光照射后剥离。
参考图1B，在步骤S102中，对晶圆110的正面应用激光切割以在晶圆110的正面上形成切割槽，其中切割槽在正面上划出多个芯片。该正面可以包括多个芯片的多个有源面。该步骤可以切开抗蚀膜120并在晶圆110上形成切割槽，切割槽可以形成切割图案。此外，使用激光切割，由于激光切割使用高温的激光束来熔化晶圆110，因此在两条切割槽的交点(即，芯片的有源面(正面)的角隅)处形成弧形倒角。弧形倒角例如可以是圆倒角。图3B示出了使用图1示出的方法制造的半导体芯片的俯视图。如图3B所示，芯片200的有源面的四个角隅被倒角230。倒角230的形状可以是弧形倒角。弧形倒角可以包括圆形倒角。但是本领域技术人员可以理解，倒角230的形状可以是弧形倒角以外的形状，例如直线。被倒角的角隅一定程度上能够减轻由于应力导致的裂痕和薄片的缺陷。激光切割是本领域技术人员所知的技术，本文对其不再赘述。
参考图1C，在步骤S103中，透过切割槽对晶圆110进行第一模式的第一等离子体刻蚀并刻蚀至第一深度，其中芯片200的有源面的边缘被倒角。在该步骤中使用的等离子体刻蚀可以是本领域技术人员所知的刻蚀技术。所使用的等离子体刻蚀反应器可以包括但不限于：圆筒式等离子体反应器、平板反应器、顺流刻蚀系统、三极平面反应器、离子铣、反应离子刻蚀(RIE)系统、高密度等离子体刻蚀机。影响等离子体刻蚀的参数可以包括但不限于：RF频率、RF功率、直流偏置、电极尺寸。在该步骤中，第一模式的等离子体刻蚀可以是生成低聚合物的等离子体刻蚀。聚合物的形成是为了在刻蚀图形的侧壁上形成抗腐蚀膜从而防止横向刻蚀，因为聚合物能够阻挡对侧壁的刻蚀，增强刻蚀的方向性。这些聚合物在刻蚀过程中通常由抗蚀膜(例如光刻胶)中的碳转化而来并与刻蚀气体(例如C2F4)和刻蚀生成物结合在一起而形成的。能否形成聚合物取决于所使用的刻蚀气体类型。可以通过调节等离子体条件和气体组分来控制聚合物的形成。在该步骤中，为了能够对芯片的有源面的边缘倒角，在进行等离子体刻蚀过程中可以控制生成相对较低的聚合物，由此横向刻蚀速率和纵向刻蚀速率接近(此刻蚀可以称为各向同性或类各向同性)，以在有源面的边缘形成倒角，被倒角的边缘可以称为倒角边。图3A示出了具有倒角边的半导体芯片。如图3A所示，半导体芯片200的有源面的边缘被倒角210。
参考图1D，在步骤S104中，对晶圆110进行第二模式的第二等离子体刻蚀并刻蚀至第二深度。第二模式的等离子体刻蚀可以是生成高聚合物的等离子体刻蚀。在该步骤中，需要纵向刻蚀并尽量避免横向刻蚀，因此生成高聚合物能够抑制横向刻蚀，此刻蚀可以称为各向异性刻蚀。
参考图1E，在步骤S105中，对晶圆110再进行第一模式的第三等离子刻蚀，其中晶圆对应于多个芯片的背面的边缘和角隅位置被倒角。在该步骤中，使用与步骤S103相同的方式在芯片的背面的边缘和角隅位置形成倒角。在该第一模式的第三等离子体刻蚀过程中，同时由晶圆110切割出多个芯片。
参考图1F，在步骤S106中，去除抗蚀膜120。例如，可以使用湿法去胶或等离子体去胶方式去除抗蚀膜120。
在上述方法中，第一模式的第一和第三等离子体刻蚀相对于第二模式的第二等离子体刻蚀具有较高各向同性。
图2A至图2H示出了根据本申请的另一实施方式的用于制造半导体芯片的方法的每个步骤得到的结构剖视图。在图2A至图2H中，与图1A至图1F中相同或相似的组件使用相同的附图标记。方法可以包括以下步骤。
参考图2A，在步骤S201中，在晶圆110的正面上贴附抗蚀膜120。抗蚀膜120可以包括能够阻挡等离子体刻蚀的材料。例如，在一个示例中，抗蚀膜120可以是光刻胶。例如，可以使用旋转涂覆的方式在晶圆110的正面涂覆光刻胶120。在另一个示例中，抗蚀膜120可以是胶带的形式，可以将抗蚀膜胶带贴到晶圆110的正面。在本步骤中的晶圆110是已经在正面上形成有集成电路的晶圆。在此步骤之前，该方法还可以包括对晶圆110进行减薄的步骤。例如，可以使用背部研磨来减薄晶圆110。背部减薄可以包括以下步骤：贴膜，即在晶圆110的正面贴上一层保护膜，保护芯片电路区域在研磨时不被刮伤；背面研磨，即将贴膜后的晶圆110放在真空吸盘上，真空吸盘使其旋转，研磨砂轮转动的同时对晶圆110施压，将其研磨到最终需要的厚度；以及去膜，即晶圆110研磨后，将保护膜经紫外光照射后剥离。
参考图2B，在步骤S202中，对晶圆110的正面应用激光切割以在晶圆110的正面上形成切割槽，其中切割槽在正面上划出多个芯片。该正面可以包括多个芯片的多个有源面。该步骤可以切开抗蚀膜120并在晶圆110上形成切割槽，切割槽可以形成切割图案。此外，使用激光切割，由于激光切割使用高温的激光束来熔化晶圆110，因此在两条切割槽的交点(即，芯片的有源面(正面)的角隅)处形成弧形倒角。弧形倒角例如可以是圆倒角。图3B示出了使用图2示出的方法制造的半导体芯片的俯视图。如图3B所示，芯片200的有源面的四个角隅被倒角230。倒角的形状可以是弧形倒角。弧形倒角可以包括圆形倒角。但是本领域技术人员可以理解，倒角230的形状可以是弧形倒角以外的形状，例如直线。被倒角的角隅一定程度上能够减轻由于应力导致的裂痕和薄片的缺陷。激光切割是本领域技术人员所知的技术，本文对其不再赘述。
参考图2C，在步骤S203中，透过切割槽对晶圆110进行第一模式的第一等离子体刻蚀并刻蚀至第一深度，其中芯片200的有源面的边缘被倒角。在该步骤中使用的等离子体刻蚀可以是本领域技术人员所知的刻蚀技术。所使用的等离子体刻蚀反应器可以包括但不限于：圆筒式等离子体反应器、平板反应器、顺流刻蚀系统、三极平面反应器、离子铣、反应离子刻蚀(RIE)系统、高密度等离子体刻蚀机。影响等离子体刻蚀的参数可以包括但不限于：RF频率、RF功率、直流偏置、电极尺寸。在该步骤中，第一模式的等离子体刻蚀可以是生成低聚合物的等离子体刻蚀。聚合物的形成是为了在刻蚀图形的侧壁上形成抗腐蚀膜从而防止横向刻蚀，因为聚合物能够阻挡对侧壁的刻蚀，增强刻蚀的方向性。这些聚合物在刻蚀过程中通常由抗蚀膜(例如光刻胶)中的碳转化而来并与刻蚀气体(例如C2F4)和刻蚀生成物结合在一起而形成的。能否形成聚合物取决于所使用的刻蚀气体类型。可以通过调节等离子体条件和气体组分来控制聚合物的形成。在该步骤中，为了能够对芯片的有源面的边缘倒角，在进行等离子体刻蚀过程中可以控制生成相对较低的聚合物，由此横向刻蚀速率和纵向刻蚀速率接近(此刻蚀可以称为各向同性或类各向同性)，以在有源面的边缘形成倒角，被倒角的边缘可以称为倒角边。图3A示出了具有倒角边的半导体芯片。如图3A所示，半导体芯片200的有源面的边缘被倒角210。
参考图2D，在步骤S204中，对晶圆110进行第二模式的第二等离子体刻蚀并刻蚀至第二深度。第二模式的等离子体刻蚀可以是生成高聚合物的等离子体刻蚀。在该步骤中，需要纵向刻蚀并尽量避免横向刻蚀，因此生成高聚合物能够抑制横向刻蚀，此刻蚀可以称为各向异性刻蚀。
参考图2E，在步骤S205中，对晶圆110再进行第一模式的第三等离子刻蚀并刻蚀至第三深度。该第三深度例如可以是晶圆厚度的(三分之二)2/3。晶圆对应于多个芯片的背面的边缘和角隅位置被倒角。在该步骤中，可以使用与步骤S203相同的方式在芯片的背面的边缘和角隅位置形成倒角。
参考图2F，在步骤S206中，将晶圆110和抗蚀膜120翻转并将抗蚀膜120粘贴到一胶带130。
参考图2G，在步骤S207中，对晶圆110的背面进行背部减薄(例如背部研磨)直至得到预期的背面的倒角形状，并同时切割出多个芯片。
参考图2H，在步骤S208中，去除胶带130，并去除抗蚀膜120。例如，可以使用湿法去胶或等离子体去胶方式去除抗蚀膜120。
使用参考图1A至1F或图2A至2H描述的根据本申请的实施方式的用于制造半导体芯片的方法制造的芯片200，芯片200的有源面(或正面)的边缘或背面的边缘的倒角的长度(参考图3A中的“L”)的范围可以是2微米至50微米。
在本申请的一个实施方式中，芯片200的角隅倒角的形状可以是弧形倒角。弧形倒角可以包括外弧倒角和内弧倒角。弧形倒角可以包括圆形倒角，因此圆形倒角可以包括外圆倒角和内圆倒角。在另一示例中，芯片200的角隅倒角的形状可以是直线倒角。
在本申请的一个实施方式中，边缘倒角210的形状可以是弧形倒角。弧形倒角可以包括外弧倒角和内弧倒角。在该示例中，倒角的长度L可以是外弧倒角或内弧倒角的弧长。弧形倒角可以包括圆形倒角，因此圆形倒角可以包括外圆倒角和内圆倒角。在另一示例中，边缘倒角210的形状可以是直线倒角。在该示例中，倒角的长度L可以是直线倒角的直线长度。
在本申请的一个实施方式中，芯片200的有源面的角隅的倒角和边缘的倒角都可以是弧形倒角，这可以使得芯片200的有源面的角隅在正面的方向和芯片200的对角线剖切方向皆为圆弧。
在使用等离子体刻蚀形成芯片200的边缘和/或角隅倒角的过程中，有可能不能完全形成所期望的倒角形状，因此，在本申请的进一步实施方式中，可以对切割出的芯片的边缘和/或角隅进行抛光过程，以得到所期望的倒角形状。
使用参考图1或图2描述的根据本申请的实施方式的用于制造半导体芯片的方法制造的半导体芯片，其边缘和/或角隅被倒角而变得不锐利，因此在后续的封装过程中能够有效降低裂痕和/或薄片造成的缺陷问题，能够提高良品率和可靠性。
另外，该方法避免使用机械式切割，转而使用等离子体刻蚀结合激光切割的方式来切割晶圆，既能避免机械式切割造成表面粗糙的问题，又能在切割过程的同时对芯片的边缘和/或角隅进行倒角。
根据该方法制造的芯片可以应用于各种类型的半导体封装结构，包括但不限于，倒装芯片封装、BGA、wBGA、2.5D IC封装、3D IC封装。
图4A至图4C示出了根据本申请的实施方式的半导体封装构造的剖视图。图4A示出了根据本申请的第一实施方式的半导体封装构造的剖视图。如图4A所示，半导体封装构造300可以包括基板310，基板310可以包括设置在第一表面310A的第一焊盘313、第二表面310B的端子焊盘314以及电连接第一焊盘和端子焊盘的导通孔311。基板310可以包括绝缘材料，例如半导体硅、塑料、陶瓷、玻璃等。塑料可以包括苯并环丁烯(BCB)、聚酰亚胺(PI)等，但不限于此。
半导体封装构造300还可以包括芯片320，设置在基板310的第一表面310A上。芯片320可以包括设置在其有源面上的第二焊盘322，第二焊盘322与第一焊盘313键合。例如可以通过焊球321将第二焊盘322与第一焊盘313焊接。芯片320可以例如是使用参考图1或2描述的方法制造的芯片，其有源面和/或背面的边缘被倒角，和/或有源面和/或背面的角隅被倒角。边缘倒角的长度的范围可以为2微米至50微米。倒角可以包括弧形倒角。如果角隅和边缘都是弧形倒角，可以使得芯片320的有源面的角隅在正面的方向和芯片320的对角线剖切方向皆为圆弧。
半导体封装构造300还可以包括底部填充料331，其填充有源面与第一表面310A之间的空间。
半导体封装构造300还可以包括塑封料330，该塑封料330密封至少芯片320。如图4A所示，塑封料330在基板310的第一表面310A上并密封芯片320、底部填充料331以及焊球321。底部填充料331和/或塑封料330例如可以是环氧树脂模塑料(Epoxy MoldingCompound，EMC)，但本领域技术人可以理解，底部填充料331和/或塑封料330可以包括其他类型的绝缘材料。在一个示例中，底部填充料331和塑封料330是相同的材料。在另一个示例中，底部填充料331和塑封料330是不同的材料。
半导体封装构造300还可以包括植接于端子焊盘314的焊球312。
在图4A示出的半导体封装构造300中，芯片320的边缘倒角可以是外弧倒角。外弧倒角可以包括外圆倒角。
图4B示出了根据本申请的第二实施方式的半导体封装构造的剖视图。图4B示出的半导体封装构造300与图4A示出的半导体封装构造的不同之处在于，芯片320的边缘倒角可以是内弧倒角。内弧倒角可以包括内圆倒角。
图4C示出了根据本申请的第三实施方式的半导体封装构造的剖视图。图4C示出的半导体封装构造300与图4A示出的半导体封装构造的不同之处在于，芯片320的边缘倒角可以是直线倒角。
虽然图4A至图4C示出了芯片320的边缘的特定的倒角形状，但是芯片320的有源面的边缘的倒角可以是外弧倒角、内弧倒角、直线倒角中的一者，芯片320的背面的边缘的倒角可以是外弧倒角、内弧倒角、直线倒角中的一者。芯片320的有源面的边缘的倒角的形状可以与其背面的边缘的倒角的形状可以相同，也可以不同。
图5示出了根据本申请的另一实施方式的半导体封装构造的剖视图。如图5所示，半导体封装构造400可以包括基板410，具有第一表面410A、第二表面410B以及位于中央区域的一窗口413。基板410可以包括设置在基板410的第二表面410B且位于窗口413两侧的第一焊盘411、以及设置在第二表面410B且位于第一焊盘411外侧的端子焊盘412。基板410可以包括绝缘材料，例如半导体硅、塑料、陶瓷、玻璃等。塑料可以包括苯并环丁烯(BCB)、聚酰亚胺(PI)等，但不限于此。
半导体封装构造400还可以包括芯片420，设置在基板410的第一表面410A上。芯片420可以包括设置在其有源面的中间区域的第二焊盘421，有源面的两侧区域粘合到基板410的第一表面410A。例如，如图5所示，有源面的两侧区域可以通过粘合层430粘合到基板410的第一表面410A，且窗口413暴露芯片420的第二焊盘421。芯片420可以例如是使用参考图1或2描述的方法制造的芯片，其有源面和/或背面的边缘被倒角，和/或有源面和/或背面的角隅被倒角。边缘倒角的长度的范围可以为2微米至50微米。倒角可以包括弧形倒角。如果角隅和边缘都是弧形倒角，弧形倒角使得芯片420的有源面的角隅在正面的方向和芯片420的对角线剖切方向皆为圆弧。
半导体封装构造400还可以包括键合引线440，键合引线440的两端分别与第一焊盘411和第二焊盘421键合以将第一焊盘411与第二焊盘421电连接。键合的方式可以包括但不限于热压键合、超声键合、热超声球键合。键合引线440的材料可以包括但不限于金、银、铜、铂、铝。在优选实施方式中，键合引线440的材料可以是铜或铝。
半导体封装构造400还可以包括塑封料450，形成于基板410的第一表面410A上，以密封至少芯片420的侧边，其中塑封料450还填充于窗口413，以密封键合引线440。如图5所示，塑封料450还密封第一焊盘411和第二焊盘421。
塑封料450例如可以是环氧树脂模塑料(Epoxy Molding Compound，EMC)，但本领域技术人可以理解，塑封料450可以包括其他类型的绝缘材料。
在本申请的一个实施方式中，芯片420的角隅倒角的形状可以是弧形倒角。弧形倒角可以包括外弧倒角和内弧倒角。弧形倒角可以包括圆形倒角，因此圆形倒角可以包括外圆倒角和内圆倒角。在另一示例中，芯片420的角隅倒角的形状可以是直线倒角。
在本申请的一个实施方式中，芯片420的边缘倒角可以是外弧倒角。外弧倒角可以包括外圆倒角。
在本申请的另一实施方式中，芯片420的边缘倒角可以是内弧倒角。内弧倒角可以包括内圆倒角。
在本申请的另一实施方式中，芯片420的边缘倒角可以是直线倒角。
虽然图5示出了芯片420的边缘的特定的倒角形状，但是芯片420的有源面的边缘的倒角可以是外弧倒角、内弧倒角、直线倒角中的一者，芯片420的背面的边缘的倒角可以是外弧倒角、内弧倒角、直线倒角中的一者。芯片420的有源面的边缘的倒角的形状可以与其背面的边缘的倒角的形状可以相同，也可以不同。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种用于制造半导体芯片的方法，其特征在于，所述方法包括：
在晶圆的正面上贴附抗蚀膜；
对所述正面应用激光切割以在所述正面上形成切割槽，其中所述切割槽在所述正面上划出多个芯片，所述正面包括所述多个芯片的多个有源面；
对所述晶圆进行第一模式的第一等离子体刻蚀并刻蚀至第一深度；其中所述芯片的有源面的边缘和角隅被倒角；
对所述晶圆进行第二模式的第二等离子体刻蚀并刻蚀至第二深度，以形成芯片侧面；
对所述晶圆进行所述第一模式的第三等离子刻蚀，在不翻转晶圆的状态下，所述第一模式的第三等离子刻蚀气体通过所述晶圆在所述第一深度至所述第二深度的芯片侧面，其中所述晶圆对应于所述多个芯片的背面的边缘和角隅位置被倒角，在所述第一模式的第一和第三等离子体刻蚀是生成低聚合物的等离子体刻蚀；在所述第二模式的第二等离子体刻蚀是生成高聚合物的等离子体刻蚀，在所述第一模式的第一等离子体刻蚀、所述第二模式的第二等离子体刻蚀及所述第一模式的第三等离子刻蚀的过程，所述抗蚀膜保持覆盖所述有源面；以及
去除所述抗蚀膜。
2.根据权利要求1所述的方法，其特征在于，所述第一模式的第一和第三等离子体刻蚀相对于所述第二模式的第二等离子体刻蚀具有较高各向同性。
3.根据权利要求1所述的方法，其特征在于，在所述第一模式的第三等离子体刻蚀过程中，同时由所述晶圆切割出多个芯片。
4.根据权利要求1所述的方法，其特征在于，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
5.根据权利要求4所述的方法，其特征在于，所述倒角包括弧形倒角，所述倒角的圆弧长度的范围介于2微米至50微米之间。
6.根据权利要求1所述的方法，其特征在于，所述倒角包括直线倒角。
7.一种半导体封装构造，其特征在于，包括：
基板，包括设置在第一表面上的第一焊盘、第二表面上的端子焊盘以及电连接所述第一焊盘和所述端子焊盘的导通孔；
根据权利要求1-6任意一项所述的方法制得的芯片，设置在所述基板的所述第一表面上，所述芯片具有一有源面和一相对的背面，所述芯片包括设置在有源面上的第二焊盘，所述第二焊盘与所述第一焊盘键合；其中，所述芯片的所述有源面的边缘和角隅以及所述背面的边缘和角隅皆被倒角；
底部填充料，填充所述有源面与所述第一表面之间的空间；
塑封料，形成于所述基板的所述第一表面上，以密封至少所述芯片的侧边；以及
焊球，植接于所述端子焊盘。
8.根据权利要求7所述的半导体封装构造，其特征在于，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
9.一种半导体封装构造，其特征在于，包括：
基板，具有第一表面、第二表面以及位于中央区域的一窗口，所述基板包括设置在所述基板的第二表面且位于所述窗口两侧的第一焊盘、以及设置在所述第二表面且位于所述第一焊盘外侧的端子焊盘；
根据权利要求1-6任意一项所述的方法制得的芯片，设置在所述基板的第一表面上，所述芯片包括设置在有源面的中间区域的第二焊盘，所述有源面的两侧区域粘合到所述基板的所述第一表面，所述窗口暴露所述第二焊盘；其中，所述有源面的边缘和角隅以及所述背面的边缘和角隅皆被倒角；
键合引线，透过所述窗口使得所述第一焊盘和所述第二焊盘键合，以将所述第一焊盘与所述第二焊盘电连接；以及
塑封料，形成于所述基板的所述第一表面上，以密封至少所述芯片的侧边，其中所述塑封料更填充于所述窗口，以密封所述键合引线。
10.根据权利要求9所述的半导体封装构造，其特征在于，所述倒角包括弧形倒角，所述弧形倒角使得所述芯片的所述有源面的角隅在所述正面的方向和所述芯片的对角线剖切方向皆为圆弧。
CN201711034938.5A 2017-10-30 2017-10-30 用于制造半导体芯片的方法及半导体封装构造 Active CN107895716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711034938.5A CN107895716B (zh) 2017-10-30 2017-10-30 用于制造半导体芯片的方法及半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711034938.5A CN107895716B (zh) 2017-10-30 2017-10-30 用于制造半导体芯片的方法及半导体封装构造

Publications (2)

Publication Number Publication Date
CN107895716A CN107895716A (zh) 2018-04-10
CN107895716B true CN107895716B (zh) 2019-01-15

Family

ID=61803890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711034938.5A Active CN107895716B (zh) 2017-10-30 2017-10-30 用于制造半导体芯片的方法及半导体封装构造

Country Status (1)

Country Link
CN (1) CN107895716B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489186A (zh) * 2002-09-02 2004-04-14 �¹������ҵ��ʽ���� 半导体芯片及其制造方法
CN1497680A (zh) * 2002-08-29 2004-05-19 ���ǵ�����ʽ���� 具有不对称边缘轮廓的半导体晶片及其制造方法
JP2006245293A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及びその製造方法並びに実装構造体
CN101635280A (zh) * 2008-07-22 2010-01-27 力成科技股份有限公司 窗口型球栅阵列封装构造及其制造方法
CN103515333A (zh) * 2012-06-25 2014-01-15 南亚科技股份有限公司 半导体封装结构
CN103871952A (zh) * 2012-12-17 2014-06-18 英飞凌科技奥地利有限公司 制造半导体器件的方法和半导体工件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497680A (zh) * 2002-08-29 2004-05-19 ���ǵ�����ʽ���� 具有不对称边缘轮廓的半导体晶片及其制造方法
CN1489186A (zh) * 2002-09-02 2004-04-14 �¹������ҵ��ʽ���� 半导体芯片及其制造方法
JP2006245293A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及びその製造方法並びに実装構造体
CN101635280A (zh) * 2008-07-22 2010-01-27 力成科技股份有限公司 窗口型球栅阵列封装构造及其制造方法
CN103515333A (zh) * 2012-06-25 2014-01-15 南亚科技股份有限公司 半导体封装结构
CN103871952A (zh) * 2012-12-17 2014-06-18 英飞凌科技奥地利有限公司 制造半导体器件的方法和半导体工件

Also Published As

Publication number Publication date
CN107895716A (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
US7405159B2 (en) Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
CN101924042B (zh) 裸片堆叠密封结构的形成方法
TWI559473B (zh) 半導體邊界保護密封劑
CN103972170B (zh) 半导体器件及其生产方法
CN110494975A (zh) 氧化接合的晶圆堆叠中的管芯封装
CN106549005B (zh) 半导体器件及制造方法
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JP2006128684A (ja) 半導体電力スイッチングデバイスを製作および接続するための方法および装置
JP2008130704A (ja) 半導体装置の製造方法
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
TWI647753B (zh) 半導體元件之製造方法及半導體元件
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
CN107331644A (zh) 一种晶圆临时键合方法
WO2018196630A1 (zh) 传感器封装结构的制备方法和传感器封装结构
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
US20160211227A1 (en) Semiconductor Device Including a Protection Structure
US9059157B2 (en) Integrated circuit packaging system with substrate and method of manufacture thereof
CN107895716B (zh) 用于制造半导体芯片的方法及半导体封装构造
TW201911477A (zh) 半導體製程及半導體結構
US20120168943A1 (en) Plasma treatment on semiconductor wafers
JP6298720B2 (ja) 積層デバイスの製造方法
JP2003142509A (ja) 半導体装置およびその製造方法
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
JP4008931B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181010

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: Changxin Storage Technology Co., Ltd.

Address before: 230601 No. 3188, Yun Gu Road, Hefei, Anhui

Applicant before: Ever power integrated circuit Co Ltd

GR01 Patent grant
GR01 Patent grant