CN103871952A - 制造半导体器件的方法和半导体工件 - Google Patents

制造半导体器件的方法和半导体工件 Download PDF

Info

Publication number
CN103871952A
CN103871952A CN201310692050.6A CN201310692050A CN103871952A CN 103871952 A CN103871952 A CN 103871952A CN 201310692050 A CN201310692050 A CN 201310692050A CN 103871952 A CN103871952 A CN 103871952A
Authority
CN
China
Prior art keywords
type surface
semiconductor substrate
groove
separation groove
expendable material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310692050.6A
Other languages
English (en)
Other versions
CN103871952B (zh
Inventor
G.埃伦特劳特
P.加尼策尔
A.迈泽尔
M.珀尔茨尔
M.聪德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103871952A publication Critical patent/CN103871952A/zh
Application granted granted Critical
Publication of CN103871952B publication Critical patent/CN103871952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Dicing (AREA)

Abstract

本发明涉及制造半导体器件的方法和半导体工件。在包括第一主表面的半导体衬底中制造半导体器件，该半导体衬底包括芯片区域。制造半导体衬底的方法包括在芯片区域中在第一主表面中形成半导体器件的部件，从半导体衬底的第二主表面去除衬底材料，该第二主表面与第一主表面相对，形成分离沟槽到半导体衬底的第一主表面中，该分离沟槽被置于相邻芯片区域之间。该方法进一步包括在分离沟槽中形成至少一种牺牲材料，以及从沟槽去除该至少一种牺牲材料。

Description

制造半导体器件的方法和半导体工件
技术领域
本公开涉及制造半导体器件的方法以及涉及半导体工件。
背景技术
功率器件，例如MOS功率晶体管试图实现由                                               
Figure DEST_PATH_IMAGE002
区域所定义的小的接通电阻，而当处于关断状态时在同一时间实现高的击穿电压Vds。已提出一些方法来在薄到极薄的衬底上制造这些功率晶体管，该衬底具有小于100μm的厚度，例如70μm或更少，且甚至具有10到20μm的厚度，这取决于器件正被采用的电压等级。
根据通常采用的半导体制造工艺，半导体器件的部件通过加工半导体晶片来被加工。制造单个器件后，晶片被分离成单个芯片。当在薄衬底上制造半导体器件时，可能在通过传统分离或切割工艺分离单个芯片时出现问题。
发明内容
根据实施例，一种制造半导体器件的方法包括形成分离沟槽到半导体衬底的第一主表面中，在分离沟槽中形成至少一种牺牲材料。该方法进一步包括从半导体衬底的第二主表面去除衬底材料，该第二主表面与第一主表面相对，以便露出沟槽的底侧。该方法进一步包括在已经将衬底材料从第二主表面去除之后，从沟槽的底侧去除所述至少一种牺牲材料。
根据实施例，一种半导体工件包括半导体衬底、至少两个芯片区域、芯片区域中的在半导体衬底中形成的半导体器件的部件、以及被置于相邻芯片区域之间的分离沟槽。分离沟槽被形成在半导体衬底的第一主表面中，且从半导体衬底的第一主表面延伸到第二主表面，将该第二主表面与第一主表面相对布置。该分离沟槽被填充有至少一种牺牲材料。
根据一个实施例，一种在包括第一主表面的半导体衬底中制造半导体器件的方法，该半导体衬底包括芯片区域，该方法包括：在芯片区域中在第一主表面中形成半导体器件的部件，从半导体衬底的第二主表面去除衬底材料，该第二主表面与第一主表面相对，形成分离沟槽到半导体衬底的第一主表面中，该分离沟槽被置于相邻芯片区域之间，在分离沟槽中形成至少一种牺牲材料，以及从沟槽去除该至少一种牺牲材料。
在阅读下面的详细描述，并查看附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并被并入本说明书中且构成本说明书的一部分。附图图示了本发明的实施例，并与描述一起用来解释本发明的原理。本发明的其他实施例和预期优点将容易被理解，因为通过参考下面的详细描述，它们变得更好理解。
图1A至1J图示了根据一个实施例的制造半导体器件的方法；
图2A至2H图示了根据另一个实施例的制造半导体器件的方法；
图3A至3E图示了根据一个实施例的制造半导体器件的方法；
图4A至4F图示了根据另一个实施例的制造半导体器件的方法；
图5示意性图示了根据一个实施例的制造半导体器件的方法；以及
图6A和6B示意性图示了根据另一个实施例的制造半导体器件的方法。
具体实施方式
在下面的详细描述中，对形成其一部分的附图做出参考，并且在附图中以图示的方式示出了其中可实践本发明的具体实施例。要理解的是，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可做出结构或逻辑改变。例如，为一个实施例说明或描述的特征可用在其他实施例上或与其他实施例一起使用以产生又一个实施例。所意在的是本发明包括这样的修改和变化。使用特定的语言来描述示例，其不应该被理解为限制所附权利要求的范围。附图不是按比例的，而是仅出于说明性目的。为清晰起见，如果未另有陈述，在不同附图中，相同元件已由对应的参考标记所指定。
术语“具有”、“包含”、“包括”、“含有”等等是开放式的，且该术语指示了所陈述结构、元件或特征的存在，而不排除附加的元件或特征。除非上下文清楚地另有指示，否则冠词“一”、“一个”（a、an）和“该”（the）意在包括复数以及单数。
术语“电连接的”描述了电连接的元件之间的永久低欧姆连接，例如所涉及的元件之间的直接接触或经由金属和/或高度掺杂的半导体的低欧姆连接。
下面的描述中所用的术语“晶片”、“衬底”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂半导体、由基底半导体基础支撑的硅的外延层，和其他半导体结构。半导体不需要是硅基的。半导体也可以是硅锗、锗或砷化镓。根据本申请的实施例，一般地，碳化硅（SiC）或氮化镓（GaN）是半导体衬底材料的另一个示例。
如本说明书中所使用的术语“垂直”意在描述与半导体衬底或半导体本体的第一表面垂直布置的取向。
如本说明书中所使用的术语“横向”和“水平”意在描述与半导体衬底或半导体本体的第一表面平行的取向。这可以是例如晶片或管芯的表面。
一般来说，对于图案化材料层，可使用其中提供了合适光致抗蚀剂材料的光刻方法。使用合适的光掩模来光刻地图案化光致抗蚀剂材料。图案化的光致抗蚀剂层可以在后续处理步骤中被用作掩模。例如，如常见的，可在要被图案化的材料层上提供硬掩模层或由诸如氮化硅、多晶硅或碳的合适材料所制成的层。例如，使用蚀刻处理来光刻地图案化硬掩模层。将图案化的硬掩模层作为蚀刻掩模，材料层被图案化。
图1A示出了根据一个实施例的半导体工件的横截面视图，其可形成用于实现根据一个实施例的方法的起点。替代地，当根据一个实施例执行该方法时可获得该工件。
工件可以包括具有第一主表面110和第二主表面120的半导体衬底100。工件包括芯片区域150和切口区域155。一般来说，在诸如半导体晶片的半导体衬底中，限定了多个芯片区域150，相邻的芯片区域150由切口区域155彼此分离。在每一芯片区域150中形成半导体器件的部件。例如，可在每一芯片区域150中形成晶体管160和其他半导体器件。半导体器件可以包括掺杂区161、导线221或垫，以及绝缘材料。例如，可在半导体衬底100中或与半导体衬底100的第一主表面110相邻的区域中形成半导体器件的部件。半导体器件的另外的部件可被置于半导体衬底100的外部。例如，导线221、接触垫和其他部件可被形成在半导体衬底100上，并且，例如可被置于绝缘层225内。芯片区域150可以进一步包括用至少一种绝缘材料131（诸如氧化硅）填充的隔离沟槽130。另外的绝缘或导电材料132可被置于隔离沟槽130中，由绝缘层131将该另外的绝缘或导电材料132与衬底材料100绝缘。例如，这些隔离沟槽130可将芯片区域150的相邻部分绝缘。
根据另外的实施例，具有与隔离沟槽130类似构造的接触沟槽可被置于半导体衬底100内。例如，另外的绝缘或导电材料132可以导电的，使得从第一主表面110到第二主表面120的电接触可通过另外的绝缘或导电材料132实现。例如第一主表面110和第二主表面120之间的距离可少于100μm，例如少于60μm，例如40μm。
图1A中所示出的实施例中，绝缘层225被置于半导体衬底100的第一主表面110上。绝缘层225的表面限定了工件200的表面210。
此外，在半导体衬底100的背侧上可以布置另外的绝缘层235以便限定工件背侧220。切口区域155内，例如可布置测试结构、垫、接触垫230以便实现根据特定需要的若干功能。例如，用于监测晶片处理方法的测试结构或图案可被置于切口区域155中。
图1A中所图示的实施例中，分离沟槽140被置于切口区域155和相邻芯片区域150之间。在半导体衬底100的第一主表面110中形成分离沟槽140。分离沟槽140在与附图的图示平面相交的方向上延伸。例如，分离沟槽140可相对于附图的平面垂直地延伸。根据另一实施例，根据所得到芯片的期望形状，分离沟槽140可在与附图的平面相交的任意方向上延伸。该分离沟槽140被填充有至少一个牺牲材料。例如，牺牲材料可以包括可以绝缘的第一牺牲层141。第一牺牲层141与分离沟槽140的侧壁相邻布置。第一牺牲层141沿着分离沟槽140的侧壁延伸到其底侧144。此外，分离沟槽140的内部可填充有不同于第一材料的第二牺牲层142。例如，第一层141可以是绝缘的，且第二牺牲层142可以是导电的。图1A中所图示的实施例中，分离沟槽140从半导体衬底100的第一主表面110延伸到半导体衬底100的第二主表面120。分离沟槽140可完全填充牺牲材料，使得牺牲填充物与第一主表面110齐平。牺牲材料可以包括氧化硅，诸如热生长氧化硅、氮化硅或多晶硅以及这些材料的任何组合。根据图1A中所图示的实施例，工件表面210可以是平面表面。此外，半导体衬底100可以被附着到前侧载体300，诸如玻璃载体，使得第一工件表面210与前侧载体300相邻。尽管图1A明确示出了切口区域，但将容易理解的是，根据另一实施例，切口区域155可以被省略，并且单个芯片的分离可以使用分离沟槽140来实现。
根据一个实施例，分离沟槽140可以通过干式蚀刻（例如等离子蚀刻）来形成。根据一个实施例，分离沟槽140可以在形成半导体器件的部件之前被形成。可选地，可以在形成半导体器件的对高温敏感的那些部件之前，通过高温过程来形成分离沟槽140。例如，可通过联合蚀刻步骤形成分离沟槽140和隔离沟槽130。根据另一实施例，分离沟槽140可在减薄半导体衬底100之后被形成。
从图1A中所示的预处理的工件开始，工件的背侧220可以通过可选地在后面有光致抗蚀剂层240的工件背侧220上形成硬掩模层（叠层）来处理。此后，可在光致抗蚀剂层240中限定开口241。例如，开口241可被限定以便与分离沟槽140内部的由第二牺牲层142制成的填充物的位置对齐。当光刻地限定开口241时，隔离沟槽130可被用作定位掩模。此后，可执行另一蚀刻步骤以便去除第一牺牲层141。图1B中所示出的实施例中，由于隔离沟槽130具有不同于分离沟槽140的功能，因此不形成开口以便与隔离沟槽130内部的第二层132的位置对齐。
此后，可执行蚀刻步骤以便在绝缘层235中限定开口231。例如，可执行利用氢氟酸（HF）的湿式蚀刻以便形成开口。图1C示出了所得到结构的示例。开口231可大约具有与分离沟槽140宽度相对应的宽度。尽管如此，开口231的宽度应足够大，使得第二牺牲层142的整个横截面被露出。此后，可从分离沟槽140去除第二牺牲层142。例如，如果使用多晶硅作为第二牺牲材料，可采用利用KOH的蚀刻。根据实施例，从衬底的背侧220执行蚀刻。因此，从沟槽去除该至少一种牺牲材料包括从沟槽的底侧144或从衬底的背侧220去除该至少一种牺牲材料。换句话说，去除该至少一种牺牲材料可以包括蚀刻与衬底的第二主表面120相邻的第二牺牲层142。
图1D示出了所得到结构的示例。如所示的，现在在分离沟槽140的侧壁之间形成间隙143。间隙143从半导体衬底100的第二主表面120大约延伸到半导体衬底100的第一主表面110。在本申请的情境中，术语“大约延伸到半导体衬底的第一主表面”意思是少量材料可剩余在间隙内，只要该少量并不抑制或阻止下文中将解释的分离过程。例如，材料的剩余量可具有0到500nm的厚度（垂直方向上的尺寸）。
然后，另一蚀刻步骤，例如，使用例如HF的各向同性湿式蚀刻步骤可被执行，以便在绝缘层225中形成开口226。图1E示出了所得到结构的示例。间隙143现在延伸到工件表面210。
图1F示出了去除光致抗蚀剂层240的残留物之后所得到的结构的示例。然后，该结构被转移到箔片400，其可以是适于将晶片分离成单个芯片的箔片。例如，箔片400可由如常规那样的合适的塑料或聚合物所制成。
图1G示出了所得到结构的示例。下一步骤中，通过根据公知方法去除箔片400，晶片可被分离成单个芯片。举例来说，箔片400可以被拉伸，而UV光可以从背侧220照射以从箔片400分离单个芯片。由于将晶片分离或隔离成芯片已通过若干个蚀刻步骤来完成，因此没有必要通过切割或锯切衬底材料100以及形成在半导体衬底100上的层来分离单个芯片。因此，半导体材料不太可能由于机械切割过程而被损坏。此外，由于存在为了执行分离过程所必需的较少材料，切口区域155的宽度可被减小。例如，切口区域155的宽度可以是大约30到40微米。
根据另一实施例，可通过根据已知过程去除箔层400来实现单个芯片的分离。
如上文已解释的，根据一个实施例，可在限定温度敏感部件之前，在半导体器件的非常早期的处理阶段，限定分离沟槽140。结果是，分离沟槽可使用高温蚀刻方法来蚀刻。此外，分离沟槽140可被光刻地限定，且可通过等离子蚀刻来蚀刻，使得例如在蚀刻期间无需考虑晶体取向。结果是，有可能光刻地定义单个芯片的几何形状。因此，可选择任何合适形状的单个芯片。
图1H示出了单个芯片的形状示例的一个示例。例如，如图1h的左手部分中所示出的，芯片区域150可大约为带有圆角的矩形。分离沟槽140被置于芯片区域150和切口区域155之间。切口区域155被置于相邻芯片区域150之间。如图1H的右手部分中所示出的，芯片区域150也可具有六边形的形状。
图1I图示了根据一个实施例的芯片区域150和切口区域155的一部分。如所示的，还可通过形成在相对于分离沟槽140垂直的方向上延伸的另外的分离槽156，来在平行于图1A到1H中所图示的横截面的平面的方向上图案化切口区域155。例如，可通过使用适当的光致抗蚀剂掩模蚀刻切口中的材料来形成分离槽156。根据一个实施例，分离槽156可具有与前文已描述的分离沟槽140类似的结构。由于存在附加的分离槽156，该切口区域155可被图案化，并被隔离成小块，以便在下个处理步骤期间，防止大切口区域与晶片分离。
图1J示出了另外的实施例，根据该实施例，从图1G中所示结构开始，执行使用例如KOH的另一蚀刻步骤，以便限定锥形开口232。由于利用KOH的蚀刻，锥形开口232被各向同性地蚀刻。
图2图示了根据另一实施例的方法。如上面已参照图1A所解释的，对于另一实施例，起始点是包括芯片区域150和切口区域155的半导体衬底100。
根据图2中所示的实施例，在半导体衬底100的第一主表面110中蚀刻分离沟槽140。此外，可在半导体衬底100的第一主表面110中限定隔离沟槽130。绝缘材料131、141可与隔离沟槽130和分离沟槽140的侧壁相邻布置。此外，第二牺牲层142（诸如多晶硅）可被置于分离沟槽140的内部中。不同于图1A中所示的实施例，图2A的半导体衬底100尚未被减薄。因此，第二主表面120和第一主表面110之间的距离对应于半导体晶片的通常厚度。隔离沟槽130和分离沟槽140并不延伸到第二主表面120。绝缘材料131、141分别被置于隔离沟槽130和分离沟槽140中，以延伸到这些沟槽的底侧144。在被置于芯片区域150中的半导体器件部件上布置绝缘层225。也可以在被置于切口区域155中的接触和导电线230、221上布置绝缘层225。根据图2A中所示的实施例，没有前侧载体被附着到工件表面210。因此，可在切口区域155中执行测试过程和测量。绝缘层225具有平面表面。此后，光致抗蚀剂层240在绝缘层225上被形成，并被图案化以形成蚀刻掩模。然后，蚀刻氧化层来形成开口227。
图2B示出了所得到结构的示例。下个步骤中，在去除光致抗蚀剂层240的残留物之后所得到的结构上形成绝缘材料，诸如聚酰亚胺层228。此外，光刻地图案化聚酰亚胺层228。由于被置于图案化的氧化层上的聚酰亚胺层228的存在，晶片具有增加的机械坚固性。
图2C示出了所得到结构的示例。如所示的，芯片区域150中，绝缘层225由聚酰亚胺层228所覆盖，而被置于切口区域155中的绝缘层225被露出。进一步，在开口227的位置处，半导体衬底材料100和分离槽140被露出。聚酰亚胺层228的表面形成工件表面210。如所示的，工件表面不是平坦的，而是具有拓扑结构。下个步骤中，合适的载体300（诸如玻璃载体）被附着于工件200的主表面210。
此后，半导体衬底100从第二主表面120减薄。例如，半导体衬底100可通过机械研磨来减薄，之后是CMP，以便补救可能由于研磨而引起的缺陷。例如，可去除约750μm厚度的半导体晶片。
图2D示出了所得到结构的示例。所示半导体衬底100具有少于100μm的厚度。例如，厚度可以是约10μm到100μm。厚度大于100μm时，限定具有期望几何形状的隔离沟槽130和分离沟槽140变得困难。此后，光致抗蚀剂层240可被形成在半导体衬底100的第二表面120上，且可被图案化以便形成开口241。
图2E示出了所得到结构的示例。然后，可选地，可执行例如使用KOH的各向同性蚀刻步骤，以便在衬底材料100中形成开口232。
图2F示出了所得到结构的示例。此后，执行蚀刻步骤，以便从分离沟槽140去除绝缘层（第一牺牲层）141。根据图2F的实施例，将第一牺牲层141从沟槽的底侧144去除。换句话说，从半导体衬底100的背侧120执行蚀刻。此外，去除光致抗蚀剂层240的残留物。
图2G示出了所得到结构的示例。如所示的，在分离沟槽140的侧壁之间形成间隙143。间隙143从半导体衬底100的第二主表面120大约延伸到第一主表面110。牺牲填充物142的残留物被置于间隙143内。此后，半导体衬底100被转移到箔层，使得半导体衬底100的第二主表面120与箔层400相邻。通过常规方法,从工件210的表面去除玻璃载体300。
图2H示出了所得到结构的示例。由于转移过程，牺牲材料142的残留物可能掉落。此后，半导体衬底100可以通过去除箔层400而被分离成单个芯片。
另一实施例的起始点是图3A中所图示的结构，其对应于图2D中所示的结构。图3A中所示出的部件对应于已参照图1和2所图示的那些部件。根据图3中所图示的实施例，侧壁绝缘材料141例如可以是氧化硅层，其在处理方法期间保留在分离沟槽140的侧壁处，以便建立所得到芯片的侧壁氧化物。在半导体衬底100的第二主表面120上形成诸如氧化硅层的绝缘层235。可选地，可在形成绝缘层235之前，与第二主表面120相邻地形成金属垫，以便例如与隔离沟槽130的导电填充物132相接触。此后，在绝缘层235上形成光致抗蚀剂材料240。此外，在光致抗蚀剂材料240中限定开口241。
图3B示出了所得到结构的示例。使用图案化的光致抗蚀剂层240作为蚀刻掩模，在绝缘层235中形成开口231。光致抗蚀剂层240中的开口241以及因此绝缘层235中的开口231位于分离沟槽140中的牺牲材料142上的位置。
图3C示出了所得到结构的示例。此后，光致抗蚀剂层240的残留物被去除，后面是湿式蚀刻步骤，以便从分离沟槽140去除牺牲材料142。根据图3C的实施例，从半导体衬底100的背侧执行蚀刻。
图3D示出了所得到结构的示例。如所示的，衬底材料100的侧壁和第二主表面120被芯片区域150和切口区域155中的绝缘层132所覆盖。此外，间隙143被置于分离沟槽140的侧壁之间。间隙143从第二主表面120大约延伸到第一主表面110。此后，所得到的结构被转移到箔层400。此外，根据常规方法,从工件200的表面210去除玻璃载体。根据实施例，切口区域155可被更详细地图案化，例如在置于附图的所描绘平面之前或之后的平面中。根据本实施例，当发生到箔片400的转移时，切口区域155的图案化的块有可能掉落。
此后，可去除箔片400以便将所处理的半导体衬底100分离成单个芯片。
针对图4中所图示实施例的起始点是图3A中所示出的结构。根据该实施例，被置于衬底的背侧上的绝缘层被图案化。从沟槽去除至少一种牺牲材料之后，导电层在背侧上被形成并被图案化。
从图3A中所示的结构开始，在半导体衬底100的第二主表面上形成绝缘层235。此后，在绝缘层235上形成光致抗蚀剂层240，并对其进行图案化。图4A示出了所得到结构的示例。然后，使用图案化的光致抗蚀剂层240作为蚀刻掩模，执行蚀刻以便部分地去除绝缘层235以及在所得到的表面上形成另一光致抗蚀剂层240。下一步骤中，在光致抗蚀剂层240中限定开口241。
图4B示出了所得到结构的示例。如图所示，在半导体衬底100的第二主表面120的一部分上形成绝缘层235。此后，使用图案化的光致抗蚀剂层240作为蚀刻掩模，在绝缘层235中形成开口231。
图4C示出了所得到结构的示例。然后，通过蚀刻从分离沟槽140去除牺牲材料142。根据图4C中所示的实施例，从半导体衬底100的背侧执行蚀刻。图4D示出了所得到结构的示例。如所示的，间隙143被置于分离沟槽140的侧壁之间。间隙143从半导体衬底100的第二主表面120大约延伸到第一主表面110。光致抗蚀剂材料240、245的残留物被去除，且与半导体衬底100的第二主表面120相邻地形成金属层246。注意的是，借助于置于所示绘图平面之前或之后的连接，所示晶体管160可被连接到金属层246。此后，半导体衬底100被转移到箔层400，且玻璃载体300可被去除。图4F示出了所得到结构的示例。此后，通过去除箔层400，可将半导体晶片分离成单个芯片。
图5在流程图中图示了根据一个实施例的制造半导体器件的方法。如所示的，一种制造半导体器件的方法包括形成分离沟槽到半导体衬底的第一主表面中（S10），在分离沟槽中形成至少一种牺牲材料（S20），从半导体衬底的第二主表面去除衬底材料（S30），该第二主表面与第一主表面相对，以便露出沟槽的底侧，以及从沟槽去除至少一种牺牲材料（S40），包括蚀刻与第二主表面相邻的至少一种牺牲材料。
根据不同的解释，一种制造半导体器件的方法包括形成分离沟槽到半导体衬底的第一主表面中（S10），在分离沟槽中形成至少一种牺牲材料（S20），从半导体衬底的第二主表面去除衬底材料（S30），该第二主表面与第一主表面相对，以便露出沟槽的底侧，以及从沟槽去除至少一种牺牲材料（S40），以便在分离沟槽的侧壁之间形成间隙，该间隙从第二主表面大约延伸到第一主表面。
图6A和6B图示了根据另一个实施例的制造半导体器件的方法。根据实施例，在包括第一主表面的半导体衬底中形成半导体器件，并且该半导体衬底包括芯片区域。如图6A中所示，该方法包括在芯片区域中在第一主表面中形成半导体器件的部件（S110），从半导体衬底的第二主表面去除衬底材料（S120），该第二主表面与第一主表面相对，形成分离沟槽到相邻芯片区域之间的半导体衬底的第一主表面中（S130），在分离沟槽中形成至少一种牺牲材料（S140），以及，此后，从沟槽去除至少一种牺牲材料（S150）。根据图6A中所示的实施例，在形成分离沟槽（S130）之前从第二主表面去除衬底材料（S120），并且形成分离沟槽以延伸到第二主表面。
根据图6B中所示的实施例，在去除衬底材料（S120）之前，形成分离沟槽（S130）并且形成至少一种牺牲材料（S140），以及将衬底材料去除以便露出沟槽的底侧。
尽管本文中已经说明和描述了具体实施例，本领域普通技术人员将理解的是，在不偏离本发明范围的情况下，各种替代的和/或等效实施方式可代替所示出和描述的具体实施例。本申请意在覆盖本文中讨论的具体实施例的任何改编或变化。因此，其意在仅由权利要求及其等效方式来限制本发明。

Claims (22)

1.一种制造半导体器件的方法，包括：
形成分离沟槽到半导体衬底的第一主表面中；
在所述分离沟槽中形成至少一种牺牲材料；
从所述半导体衬底的第二主表面去除衬底材料，所述第二主表面与所述第一主表面相对，以便露出所述沟槽的底侧；以及
在已经将所述衬底材料从所述第二主表面去除之后，从所述沟槽的底侧去除所述至少一种牺牲材料。
2.根据权利要求1的方法，其中用所述至少一种牺牲材料来完全填充所述分离沟槽。
3.根据权利要求1的方法，进一步包括在所述半导体衬底中形成隔离沟槽，在所述隔离沟槽中填充至少一种绝缘材料，其中形成所述分离沟槽和形成所述隔离沟槽包括联合处理方法。
4.根据权利要求1的方法，其中所述牺牲材料包括与所述分离沟槽的侧壁相邻的第一牺牲层，以及不同于所述第一牺牲层的第二牺牲层，所述第一牺牲层由绝缘材料制成。
5.根据权利要求4的方法，其中去除至少一种牺牲材料包括去除所述第二牺牲层。
6.根据权利要求4的方法，其中去除至少一种牺牲材料包括去除所述第一牺牲层。
7.根据权利要求1的方法，进一步包括形成与所述第一主表面相邻的至少一个晶体管，其中形成所述分离沟槽是在形成所述晶体管之前完成的。
8.根据权利要求1的方法，进一步包括在从所述分离沟槽去除所述至少一种牺牲材料之前，在所述第一主表面上形成至少一个附加层以便限定工件表面，将所述半导体衬底附着到前侧载体，使得所述工件表面与所述前侧载体相邻。
9.根据权利要求8的方法，进一步包括：
在所述半导体衬底的第二主表面上形成至少一个层以便限定工件背侧；以及
在从所述分离沟槽去除所述至少一种牺牲材料之后，将所述半导体衬底附着到背侧载体，使得所述工件背侧被附着到所述背侧载体。
10.根据权利要求9的方法，其中将所述半导体衬底附着到所述背侧载体是在从所述分离沟槽去除至少一种牺牲材料之后完成的。
11.根据权利要求8的方法，其中当所述前侧载体被附着到所述半导体衬底时，所述工件表面具有平面表面。
12.根据权利要求8的方法，其中当所述前侧载体被附着到所述半导体衬底时，所述工件表面是非平面表面。
13.根据权利要求5的方法，进一步包括在去除所述第二牺牲层之前在所述第二主表面上形成并图案化另一绝缘层，其中所述另一绝缘层以使得所述第二主表面在相邻分离沟槽之间的部分中被所述另一绝缘层所完全覆盖的方式被图案化。
14.根据权利要求1的方法，进一步包括形成从所述第一主表面延伸到所述第二主表面的接触沟槽，用至少一种导电材料来填充所述接触沟槽，其中形成所述接触沟槽和形成所述分离沟槽包括联合处理方法。
15.根据权利要求1的方法，进一步包括：
在从所述半导体衬底的第二主表面去除所述衬底材料之后，在所述第二主表面上形成并图案化另一绝缘层；以及
在从所述沟槽去除所述至少一种牺牲材料之后，在所述第二主表面上形成导电材料。
16.根据权利要求1的方法，其中执行去除所述至少一种牺牲材料，以便形成所述分离沟槽的侧壁之间的间隙，所述间隙从所述第二主表面大约延伸到所述第一主表面。
17.一种半导体工件，包括：
半导体衬底；
至少两个芯片区域，在所述芯片区域中在所述半导体衬底中形成半导体器件的部件；以及
置于相邻芯片区域之间的分离沟槽，所述分离沟槽被形成在所述半导体衬底的第一主表面中并从所述半导体衬底的所述第一主表面延伸到第二主表面，所述第二主表面与所述第一主表面相对布置，用至少一种牺牲材料来填充所述分离沟槽。
18.根据权利要求17的半导体工件，进一步包括被置于相邻芯片区域之间的切口区域。
19.根据权利要求17的半导体工件，其中所述牺牲材料包括与所述分离沟槽的侧壁相邻的第一牺牲层，以及不同于所述第一牺牲层的第二牺牲层，所述第一牺牲层由绝缘材料制成。
20.一种在包括第一主表面的半导体衬底中制造半导体器件的方法，所述半导体衬底包括芯片区域，所述方法包括：
在所述芯片区域中在所述第一主表面中形成所述半导体器件的部件；
从所述半导体衬底的第二主表面去除衬底材料，所述第二主表面与所述第一主表面相对；
形成分离沟槽到所述半导体衬底的第一主表面中，所述分离沟槽被置于相邻芯片区域之间；
在所述分离沟槽中形成至少一种牺牲材料；以及
从所述沟槽去除所述至少一种牺牲材料。
21.根据权利要求20的方法，其中所述衬底材料在形成所述分离沟槽之前被去除，以及其中所述分离沟槽被形成以延伸到所述第二主表面。
22.根据权利要求20的方法，其中所述分离沟槽在去除所述衬底材料之前被形成，以及其中所述衬底材料被去除以便露出所述分离沟槽的底侧。
CN201310692050.6A 2012-12-17 2013-12-17 制造半导体器件的方法和半导体工件 Active CN103871952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/716967 2012-12-17
US13/716,967 US9070741B2 (en) 2012-12-17 2012-12-17 Method of manufacturing a semiconductor device and a semiconductor workpiece

Publications (2)

Publication Number Publication Date
CN103871952A true CN103871952A (zh) 2014-06-18
CN103871952B CN103871952B (zh) 2017-06-06

Family

ID=50821590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310692050.6A Active CN103871952B (zh) 2012-12-17 2013-12-17 制造半导体器件的方法和半导体工件

Country Status (3)

Country Link
US (3) US9070741B2 (zh)
CN (1) CN103871952B (zh)
DE (1) DE102013114218B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373882A (zh) * 2015-07-21 2017-02-01 丰田自动车株式会社 半导体装置的制造方法
CN107689343A (zh) * 2016-08-05 2018-02-13 英飞凌科技股份有限公司 具有背侧金属结构的器件及其形成方法
CN107895716A (zh) * 2017-10-30 2018-04-10 睿力集成电路有限公司 用于制造半导体芯片的方法及半导体封装构造
CN108701652A (zh) * 2016-03-01 2018-10-23 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
CN109585370A (zh) * 2017-09-28 2019-04-05 英飞凌科技股份有限公司 包括自对准背侧导电层的半导体芯片及其制造方法
CN111834296A (zh) * 2015-02-13 2020-10-27 台湾积体电路制造股份有限公司 半导体器件和方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US20160260674A1 (en) * 2015-03-03 2016-09-08 Globalfoundries Inc. Removal of integrated circuit chips from a wafer
US9455187B1 (en) 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
EP3557610A1 (en) * 2018-04-17 2019-10-23 Infineon Technologies Austria AG Semiconductor wafer, semiconductor chip and method of fabricating a semiconductor wafer
DE102019112940B4 (de) * 2018-06-29 2022-09-29 Infineon Technologies Ag Halbleitervorrichtungen mit Aussparungen in einem Verkapselungsmaterial und zugehörige Herstellungsverfahren
CN111430303A (zh) * 2019-01-09 2020-07-17 桑迪士克科技有限责任公司 单一化半导体裸芯的方法以及由其形成的单一化的裸芯
CN112786435A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构及其制备方法
FR3131799A1 (fr) * 2022-01-10 2023-07-14 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197394A1 (en) * 2008-02-04 2009-08-06 Micron Technology, Inc. Wafer processing
US20100227454A1 (en) * 2009-03-05 2010-09-09 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US20100261335A1 (en) * 2009-04-14 2010-10-14 International Business Machines Corporation Process for wet singulation using a dicing moat structure
CN102301465A (zh) * 2009-04-29 2011-12-28 国际商业机器公司 贯穿衬底的通路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019493A (ja) * 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
KR101538648B1 (ko) * 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US7655539B2 (en) * 2008-04-16 2010-02-02 Fairchild Semiconductor Corporation Dice by grind for back surface metallized dies
US8350379B2 (en) * 2008-09-09 2013-01-08 Lsi Corporation Package with power and ground through via
US8697574B2 (en) * 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
DE102011010248B3 (de) 2011-02-03 2012-07-12 Infineon Technologies Ag Ein Verfahren zum Herstellen eines Halbleiterbausteins
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US9099547B2 (en) * 2011-10-04 2015-08-04 Infineon Technologies Ag Testing process for semiconductor devices
KR101867961B1 (ko) * 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US20130256843A1 (en) * 2012-04-03 2013-10-03 United Microelectronics Corporation Wafer sawing method and wafer structure beneficial for performing the same
US8803297B2 (en) 2012-08-10 2014-08-12 Infineon Technologies Ag Semiconductor device including a stress relief layer and method of manufacturing
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197394A1 (en) * 2008-02-04 2009-08-06 Micron Technology, Inc. Wafer processing
US20100227454A1 (en) * 2009-03-05 2010-09-09 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US20100261335A1 (en) * 2009-04-14 2010-10-14 International Business Machines Corporation Process for wet singulation using a dicing moat structure
CN102301465A (zh) * 2009-04-29 2011-12-28 国际商业机器公司 贯穿衬底的通路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834296A (zh) * 2015-02-13 2020-10-27 台湾积体电路制造股份有限公司 半导体器件和方法
CN106373882A (zh) * 2015-07-21 2017-02-01 丰田自动车株式会社 半导体装置的制造方法
CN108701652A (zh) * 2016-03-01 2018-10-23 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
CN108701652B (zh) * 2016-03-01 2023-11-21 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
US11848237B2 (en) 2016-03-01 2023-12-19 Infineon Technologies Ag Composite wafer, semiconductor device and electronic component
CN107689343A (zh) * 2016-08-05 2018-02-13 英飞凌科技股份有限公司 具有背侧金属结构的器件及其形成方法
US11011409B2 (en) 2016-08-05 2021-05-18 Infineon Technologies Ag Devices with backside metal structures and methods of formation thereof
CN107689343B (zh) * 2016-08-05 2021-10-29 英飞凌科技股份有限公司 具有背侧金属结构的器件及其形成方法
CN109585370A (zh) * 2017-09-28 2019-04-05 英飞凌科技股份有限公司 包括自对准背侧导电层的半导体芯片及其制造方法
CN109585370B (zh) * 2017-09-28 2023-11-03 英飞凌科技股份有限公司 包括自对准背侧导电层的半导体芯片及其制造方法
CN107895716A (zh) * 2017-10-30 2018-04-10 睿力集成电路有限公司 用于制造半导体芯片的方法及半导体封装构造
CN107895716B (zh) * 2017-10-30 2019-01-15 长鑫存储技术有限公司 用于制造半导体芯片的方法及半导体封装构造

Also Published As

Publication number Publication date
US20140167209A1 (en) 2014-06-19
US9461004B2 (en) 2016-10-04
US9070741B2 (en) 2015-06-30
CN103871952B (zh) 2017-06-06
US20170012002A1 (en) 2017-01-12
US20150262942A1 (en) 2015-09-17
DE102013114218B4 (de) 2023-06-15
DE102013114218A1 (de) 2014-06-18
US9935055B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
CN103871952A (zh) 制造半导体器件的方法和半导体工件
US20200273750A1 (en) Composite Wafer, Semiconductor Device and Electronic Component
TWI575608B (zh) 用於基體鰭式場效電晶體不依賴閘極長度之氣孔上覆矽架構
TWI430446B (zh) 積體電路結構及其形成方法
CN107785273B (zh) 半导体器件及其制造方法
CN103125023A (zh) 半导体装置及其制造方法
US11049932B2 (en) Semiconductor isolation structures comprising shallow trench and deep trench isolation
US20100267172A1 (en) Formation of Shallow Trench Isolation Using Chemical Vapor Etch
CN116364644A (zh) 用于形成薄的绝缘体上半导体soi衬底的方法
CN103972234B (zh) 集成电路、半导体器件和制造半导体器件的方法
CN107403756A (zh) 半导体器件以及用于形成多个半导体器件的方法
TW201128691A (en) Electrical coupling of wafer structures
CN104347625A (zh) 集成电路以及制造集成电路的方法
US8936993B2 (en) Hybrid substrate with improved isolation and simplified method for producing a hybrid substrate
CN103715064A (zh) 用于防范utbb上的与接触有关的短接的方法
US20180151551A1 (en) High-Density Semiconductor Device
JP4764999B2 (ja) 半導体素子の製造方法
JPH0684929A (ja) 半導体装置
JP6097269B2 (ja) 半導体装置およびその製造方法
JP2007088312A (ja) 半導体装置
CN103219277B (zh) 集成电路以及形成集成电路的方法
CN102779810B (zh) 金属氧化物半导体测试结构及其形成方法
CN103247568B (zh) 带有图形化绝缘埋层的衬底的制作方法
US7141855B2 (en) Dual-thickness active device layer SOI chip structure
EP2697158B1 (en) Wafer with recessed plug

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant