FR3131799A1 - Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur - Google Patents

Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur Download PDF

Info

Publication number
FR3131799A1
FR3131799A1 FR2200152A FR2200152A FR3131799A1 FR 3131799 A1 FR3131799 A1 FR 3131799A1 FR 2200152 A FR2200152 A FR 2200152A FR 2200152 A FR2200152 A FR 2200152A FR 3131799 A1 FR3131799 A1 FR 3131799A1
Authority
FR
France
Prior art keywords
integrated circuit
integrated circuits
formation
around
active zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2200152A
Other languages
English (en)
Inventor
Carlos Augusto Suarez Segovia
David Parker
Chantal TROUILLER
Alexandre Malherbe
Stephan Niel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Rousset SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2200152A priority Critical patent/FR3131799A1/fr
Priority to US18/094,069 priority patent/US20230223358A1/en
Priority to CN202310028099.5A priority patent/CN116417402A/zh
Publication of FR3131799A1 publication Critical patent/FR3131799A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Selon un aspect, il est proposé un procédé de fabrication de circuits intégrés (CI) à partir d’une plaquette (PLQ) en substrat semiconducteur (SUB) comprenant : - une formation des circuits intégrés (CI), chaque circuit intégré (CI) comportant une zone active électriquement (ZA), - une formation d’une structure de protection (SP) thermiquement conductrice autour des zones actives (ZA) des différents circuits intégrés (CI) dans des chemins de découpe (SCRB), la structure de protection (SP) étant située entre les zones actives électriquement (ZA) desdits circuits intégrés et une zone d’ablation laser (GRV) des chemins de découpe (SCRB), - une séparation des circuits intégrés (CI) par découpe de la plaquette (PLQ) en substrat semiconducteur (SUB) selon les chemins de découpe (SCRB), la découpe comportant une ablation laser, dans la zone d’ablation laser (GRV), puis une gravure chimique ou d’un découpage physique. Figure pour l’abrégé : Fig 1

Description

PROCÉDÉ DE FABRICATION DE CIRCUITS INTÉGRÉS À PARTIR D’UNE PLAQUETTE EN SUBSTRAT SEMICONDUCTEUR
Des modes de réalisation et de mise en œuvre concernent la fabrication de circuits intégrés sur une plaquette semiconductrice.
Les plaquettes en substrat semiconducteur (en anglais « wafers ») sont utilisées comme support pour la fabrication de composants de circuits intégrés. Une même plaquette semiconductrice peut supporter plusieurs circuits intégrés identiques. Une fois les composants des circuits intégrés fabriqués, les circuits intégrés sont séparés les uns des autres en découpant des morceaux de la plaquette semiconductrice (désignés communément par le terme anglo-saxon « die ») selon des chemins de découpe (désigné usuellement par l’expression anglosaxonne « scribe line ») contournant les différents circuits intégrés.
Il existe différentes méthodes pour découper les différents morceaux de plaquette supportant les circuits intégrés. Il est par exemple possible d’utiliser une scie pour scier la plaquette le long des chemins de découpe.
D’autres méthodes utilisent une ablation laser (également désignée par l’expression anglo-saxonne « laser grooving ») suivie d’une gravure chimique ou d’un découpage physique le long des chemins de découpe.
Dans ces méthodes, l’ablation au laser permet de creuser une rainure dans la plaquette semiconductrice jusqu’au substrat, puis la gravure chimique ou le découpage physique est utilisé pour finaliser la découpe de la plaquette pour séparer les circuits intégrés.
La gravure peut par exemple être une gravure au plasma (en anglais « plasma dicing »). La gravure par plasma présente plusieurs avantages par rapport au sciage.
En effet, la gravure par plasma ne crée pas de vibrations pendant la découpe et améliore ainsi la qualité de la découpe. En effet, la gravure par plasma est une action dans laquelle la plaquette subit un bombardement de gaz ionisé (plasma) afin d'en retirer une ou plusieurs couches. La gravure plasma permet donc d’éviter d’appliquer une pression mécanique sur la plaquette semiconductrice.
La gravure par plasma permet en outre d’obtenir une découpe plus fine de sorte qu’il est possible de former un plus grand nombre de circuits intégrés sur la plaquette semiconductrice.
Toutefois, l’ablation au laser peut induire un dégagement de chaleur important pouvant générer des contraintes thermiques dans la plaquette semiconductrice.
Toutefois, la gravure au plasma requiert d’exposer directement le substrat de la plaquette semiconductrice au plasma.
Des structures métalliques ne peuvent donc pas être utilisées au centre des chemins de découpe pour optimiser l’ablation au laser.
De ce fait, les circuits intégrés ne sont pas protégés contre les contraintes thermiques pouvant résulter de la chaleur générée par l’ablation laser, de sorte qu’une détérioration des circuits intégrés est possible.
En particulier, lors de la découpe, la chaleur produite par le laser peut engendrer une dégradation du substrat. Cette dégradation du substrat peut affaiblir le substrat. L’affaiblissement du substrat peut alors générer des fissures latérales non souhaitées dans le substrat lors de la gravure par plasma. Or, les fissures latérales peuvent se propager jusqu’aux parties actives des circuits intégrés et peuvent donc les détériorer.
Il existe donc un besoin de proposer une solution permettant de protéger les circuits intégrés lors de la découpe de la plaquette semiconductrice par une ablation laser suivie d’une gravure chimique ou d’un découpage physique.
Selon un aspect, il est proposé un procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur comprenant :
- une formation des circuits intégrés, chaque circuit intégré comportant une zone active électriquement,
- une formation d’une structure de protection thermiquement conductrice autour des zones actives des différents circuits intégrés dans des chemins de découpe, la structure de protection étant située entre les zones actives électriquement desdits circuits intégrés et une zone d’ablation laser des chemins de découpe, puis
- une séparation des circuits intégrés par découpe de la plaquette en substrat semiconducteur selon les chemins de découpe, la découpe comportant une ablation laser, dans la zone d’ablation laser, puis une gravure chimique ou une découpe physique.
La structure de protection, étant thermiquement conductrice, permet de capter puis de dissiper la chaleur produite par l’ablation laser vers l’aval du laser par rapport au sens de déplacement du laser. Ainsi, la structure de protection permet de réduire les contraintes thermiques dans la plaquette. De la sorte, la structure de protection permet de réduire le risque d’apparition de fissures latérales pouvant endommager la zone active du circuit intégré.
De préférence, la formation de la structure de protection comporte une formation d’un empilement continu ou discontinu d’éléments métalliques autour des zones actives des différents circuits intégrés.
L‘empilement d’éléments métalliques peut être formé au moins en partie dans une tranchée d’isolation peu profonde (en anglais « Shallow Trench Isolation »).
Dans un mode de réalisation avantageux, la formation de la structure de protection comporte également une formation d’un épaulement de substrat semiconducteur. L’épaulement de substrat permet d’obtenir une tranchée plus profonde qui permet une isolation thermique plus profondément dans le substrat et de limiter, voire d’empêcher la propagation dans le substrat des fissures latérales pouvant être générées lors de la gravure plasma du fait de la chaleur générée par l’ablation laser.
En variante, de manière avantageuse, la formation de la structure de protection comporte en outre une formation d’au moins une tranchée en polysilicium s’étendant au moins en partie en profondeur dans le substrat semiconducteur.
Le fait de former une tranchée en polysilicium permet d’obtenir une tranchée s’étendant plus profondément dans le substrat. Chaque tranchée permet d’obtenir une isolation thermique plus profonde et d’empêcher la propagation de fissures latérales vers la zone active du circuit intégré.
Chaque tranchée en polysilicium peut être formée dans ladite tranchée d’isolation peu profonde.
La formation de ladite au moins une tranchée en polysilicium peut être effectuée simultanément avec une formation de tranchées en polysilicium pour une fabrication d’autres composants des circuits intégrés, tels que des capacités, dans la zone active des circuits intégrés, ladite au moins une tranchée de la structure d’isolation étant identique aux tranchées utilisées pour la fabrication desdits autres composants des circuits intégrés.
De préférence, la structure de protection comporte plusieurs tranchées en polysilicium.
Dans un mode de mise en œuvre avantageux, ladite au moins une tranchée en polysilicium s’étend de manière continue autour de la zone active des circuits intégrés.
De préférence, lorsque la structure de protection comporte plusieurs tranchées en polysilium, les tranchées en polysilicium s’étendent de manière discontinue autour de la zone active des circuits intégrés, les tranchées étant agencées de sorte qu’au moins une tranchée est en regard du chemin de découpe en tout point autour de la zone active des circuits intégrés.
Dans un mode de mise en œuvre avantageux, la formation de chaque circuit intégré comporte une formation d’un anneau de bord de puce entourant ladite zone active, la structure de protection étant formée entre les zones d’ablation laser et les anneaux de bord de puce.
Chaque anneau de bord de puce peut avoir des propriétés de protection mécanique et peut rendre étanche le circuit intégré qu’il entoure contre l’humidité.
Avantageusement, la gravure effectuée après l’ablation laser est une gravure au plasma.
De préférence, la formation de la structure de protection est effectuée simultanément à une formation d’autres composants du circuit intégré. Ainsi, la formation de la structure de protection ne nécessite pas une utilisation de masques supplémentaires et est donc peu coûteuse.
Selon un autre aspect, il est proposé un circuit intégré formé sur un substrat semiconducteur, le circuit intégré comportant une zone active électriquement et une structure de protection thermiquement conductrice, ladite structure de protection s’étendant en bordure du circuit intégré autour de la zone active électriquement.
Un tel circuit intégré peut être un circuit intégré pouvant être obtenu en mettant en œuvre un procédé de fabrication de circuits intégrés tel que décrit précédemment.
De préférence, la structure de protection comporte un empilement continu ou discontinu d’éléments métalliques autour de la zone active du circuit intégré.
L‘empilement d’éléments métalliques peut être formé au moins en partie dans une tranchée d’isolation peu profonde.
Dans un mode de réalisation avantageux, la structure de protection comporte également un épaulement de substrat semiconducteur autour de la zone active du circuit intégré.
En variante, de manière avantageuse, la structure de protection comporte en outre au moins une tranchée en polysilicium s’étendant au moins en partie en profondeur dans le substrat semiconducteur autour de la zone active du circuit intégré.
De préférence, la structure de protection comporte plusieurs tranchées en polysilicium.
Dans un mode de réalisation avantageux, ladite au moins une tranchée en polysilicium s’étend de manière continue autour de la zone active des circuits intégrés.
De préférence, lorsque la structure de protection comporte plusieurs tranchées en polysilium, les tranchées en polysilicium s’étendent de manière discontinue autour de la zone active du circuit intégré, les tranchées étant agencées de sorte qu’au moins une tranchée est en regard de la zone active en tout point autour de la zone active.
Dans un mode de réalisation avantageux, le circuit intégré comporte en outre un anneau de bord de puce entourant ladite zone active, la structure de protection étant formée autour de l’anneau de bord de puce.
Avantageusement, la structure de protection est composée d’éléments thermiquement conducteurs identiques à d’autres composants du circuit intégré.
D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention.
La illustre une vue en coupe d’un mode de réalisation d’une plaquette PLQ en substrat semiconducteur SUB. Plusieurs circuits intégrés CI sont formés dans des morceaux de plaquettes (désignés communément par l’expression anglosaxonne « die »). Sur la , seulement deux circuits intégrés CI sont partiellement représentés.
Chaque circuit intégré CI comporte une zone active électriquement ZA. La zone active ZA de chaque circuit intégré CI est entourée d’un anneau de bord de puce SR, par exemple un anneau d’étanchéité. L’anneau de bord de puce SR peut avoir des propriétés de protection mécanique et peut rendre étanche le circuit intégré contre l’humidité le circuit intégré
La plaquette semiconductrice est configurée pour être découpée afin de séparer les circuits intégrés uns des autres. En particulier, la plaquette semiconductrice peut être découpée en effectuant une ablation laser puis une gravure chimique ou un découpage physique. La gravure peut notamment être une gravure au plasma.
Plus particulièrement, la plaquette semiconductrice PLQ comporte des espaces formant des chemins de découpe SCRB (appelés couramment selon l’expression anglo-saxonne « scribe line ») entre les différents circuits intégrés CI. Les chemins de découpe SCRB s’étendent autour des anneaux de bord de puce SR des circuits intégrés CI. Les chemins de découpe SCRB comportent chacun une zone d’ablation laser GRV sur laquelle est effectuée l’ablation laser. Sur la , l’ablation laser a déjà été effectuée de façon à former une rainure RNR s’étendant dans le chemin de découpe SCRB.
Afin de protéger la zone active des circuits intégrés, la plaquette semiconductrice PLQ comporte des structures de protection SP tout autour des zones actives des différents circuits intégrés. En particulier, les structures de protection SP s’étendent verticalement entre les zones d’ablation laser GRV et les zones actives des circuits intégrés CI, notamment entre les zones d’ablation laser GRV et les anneaux de bord de puce SR. La structure de protection SP s’étend le long des zones d’ablation laser GRV. La structure de protection jouxte donc la zone d’ablation laser GRV. En particulier, chaque structure de protection SP est disposée à une distance D de l’anneau de bord de puce autour duquel elle s’étend. Cette distance D peut être comprise entre 0µm et la moitié de la largeur totale des chemins de découpe SCRB.Plus particulièrement, il est préférable de placer la structure de protection au plus proche de la zone d’ablation laser GRV.
Ces structures de protection SP sont configurées pour dissiper la chaleur produite par l’ablation laser vers l’aval du laser par rapport au sens de déplacement du laser, afin de réduire le risque d’apparition de fissures latérales pouvant détériorer la zone active des circuits intégrés après avoir effectué la gravure plasma. Les structures de protection SP comportent des éléments formés par des matériaux thermiquement conducteurs qui s’étendent tout autour des zones actives des circuits intégrés et le long des d’ablation laser. Chaque élément permet ainsi de capter puis de diffuser la chaleur produite par l’ablation laser vers l’aval du laser par rapport au sens de déplacement du laser
La illustre des vues en coupe de différents modes de réalisation (A), (B), (C), (D), (E) et (F) d’une structure de protection SP.
Dans chaque mode de réalisation, la structure de protection SP comporte un empilement EPL d’éléments métalliques formé dans des couches d’oxyde intermétalliques COIM. Ces éléments étant métalliques sont donc thermiquement conducteurs et permettent donc de capter puis diffuser la chaleur produite par l’ablation laser. L’empilement EPL comporte une succession alternée de couches métalliques P_EPL et de vias V_EPL connectant les différentes couches métalliques P_EPL. Cet empilement EPL est formé dans une partie « BEOL » (acronyme de l’expression anglosaxonne « Back end of line ») de la fabrication des circuits intégrés. Ici, l’empilement EPL est continu verticalement car il comprend des vias V_EPL connectant les couches métalliques P_EPL, comme illustré dans le mode de réalisation (A). Néanmoins, il est possible de prévoir un empilement EPL discontinu verticalement pouvant comprendre uniquement des couches métalliques P_EPL non connectées entre elles ou bien uniquement des vias V_EPL non connectés entre eux. Il est également possible de prévoir un empilement EPL discontinu comprenant des couches métalliques P_EPL et des vias V_EPL connectant seulement certaines couches métalliques P_EPL.
Comme illustré dans les modes de réalisation (B), (C), (D), (E) et (F), la structure de protection SP peut également comporter également au moins un élément métallique CTC, identique à des contacts utilisés dans les zones actives du circuit intégré ou à des contacts CTC_SR utilisés dans les anneaux de bord de puce. L’élément métallique CTC peut s’étendre verticalement de façon à connecter l’empilement EPL au substrat SUB de la plaque semiconductrice PLQ. Cet élément métallique CTC peut être en tungstène. L’empilement EPL et l’élément métallique CTC permettent de dissiper profondément vers le substrat SUB la chaleur produite par l’ablation laser. L’utilisation d’un élément métallique CTC permet d’ajouter un élément thermiquement conducteur afin d’améliorer la dissipation de la chaleur produite par l’ablation laser.
Comme illustré dans chaque mode de réalisation (A) à (F), La structure de protection SP peut également comprendre un épaulement STP du substrat SUB de la plaquette semiconductrice à proximité de la zone d’ablation laser. L’épaulement STP de substrat SUB permet d’obtenir une tranchée STI plus profonde qui permet une isolation thermique plus profondément dans le substrat et de limiter, voire d’empêcher la propagation dans le substrat SUB des fissures latérales pouvant être générées lors de la gravure plasma du fait de la chaleur générée par l’ablation laser. En particulier, l’épaulement STP peut être formé au niveau de l’empilement EPL ou bien entre l’empilement EPL et la zone d’ablation laser ou encore entre l’empilement EPL et l’anneau de bord de puce.L’épaulement STP peut présenter une hauteur de quelques centaines de nanomètres par exemple.
Par ailleurs, illustré dans le mode de réalisation (C), l’élément métallique CTC est connecté directement à l’épaulement STP du substrat SUB. La structure de protection SP ne comprend donc pas de tranchées TRCH entre l’élément métallique CTC et la substrat SUB.
Dans les modes de réalisation (D), (E) et (F), la structure de protection comporte en outre au moins une tranchée TRCH formée en partie dans la tranchée d’isolation peu profonde STI et s’étendant en profondeur dans le substrat semiconducteur SUB.
Chaque tranchée TCRH est remplie d’un matériau conducteur thermique. Par exemple, chaque tranchée TRCH est remplie de polysilicium. Le polysilicium permettent d’introduire une résistance thermique dans le substrat. Par exemple, le polysilicium peut être dopé avec des concentrations de dopage entre 1013atomes/cm3et 1024atomes/cm3. Chaque tranchée s’étend en profondeur dans le substrat de la plaque semiconductrice. Comme illustrée dans les modes de réalisation (D) et (E), la largeur d’une tranchée peut varier. Le fait de former une tranchée TRCH dans une tranchée d’isolation peu profonde STI permet d’obtenir une tranchée TRCH s’étendant plus profondément dans le substrat SUB. Chaque tranchée TRCH permet d’obtenir une isolation thermique plus profonde et d’empêcher la propagation de fissures latérales vers la zone active ZA du circuit intégré.
Dans les modes de réalisation (D) et (E) de la , la structure de protection comporte une unique tranchée. En variante, la structure de protection peut comporter plusieurs tranchées TRCH différentes. Ainsi, comme illustrée dans le mode de réalisation (F) de la , l’empilement EPL peut être relié à deux tranchées TRCH différentes par deux éléments métalliques CTC, par exemple.
Plus particulièrement, la illustre différents modes de réalisation d’une tranchée TRCH en vue de dessus. Comme illustrée dans les modes de réalisation (a) et (b) de la , chaque tranchée TRCH peut être continue autour de la zone active du circuit intégré. En particulier, le mode de réalisation (a) de la présente une tranchée continue ayant une largeur importante comme illustré dans le mode de réalisation (D) de la . Le mode de réalisation (b) présente deux tranchées continues ayant une largeur plus faible comme illustré dans le mode de réalisation (F) de la .
En variante, comme illustré dans le mode de réalisation (c) de la , lorsque la structure comporte plusieurs tranchées, notamment des tranchées fines comme illustré dans le mode de réalisation (F) de la , les tranchées peuvent être discontinus. Dans ce dernier cas, il est préférable d’agencer les tranchées TRCH de façon à avoir au moins une tranchée en regard de la zone active en tout point autour de la zone active. Ce mode de réalisation permet de simplifier la fabrication des tranchées TRCH car les tranchées TRCH sont alors composées de portions de longueur limitée.
La illustre un procédé de fabrication de circuits intégrés à partir d’une plaquette PLQ en substrat semiconducteur SUB.
Le procédé comprend plusieurs étapes 40, 41 et 42 effectuées simultanément. En particulier, le procédé comprend une fabrication 40 des circuits intégrés dans la plaquette PLQ en substrat semiconducteur SUB. Le procédé comprend également une fabrication 41 d’anneaux de bord de puce autour des zones actives ZA des circuits intégrés. Le procédé comprend également une fabrication 42 d’une structure de protection SP selon l’un des modes de réalisation décrits précédemment.
En particulier, la formation 42 de la structure de protection peut comprendre la formation d’au moins une tranchée TRCH. la formation 42 de la structure de protection peut également comprendre en outre une formation de l’empilement EPL et d’au moins un autre élément métallique CTC relié ou non à ladite au moins une tranchée TRCH. Comme vu précédemment, la formation 42 de la structure de protection SP est effectuée avec la formation des circuits intégrés CI. En particulier, la formation des tranchées TRCH peut être effectuée simultanément avec une formation de tranchées pour une fabrication d’autres composants (non représentés), tels que des capacités dans les circuits intégrés CI, les tranchées TRCH de la structure d’isolation étant identique aux tranchées utilisées pour la fabrication desdits autres composants. En outre, la formation de l’empilement EPL et dudit au moins un élément métallique CTC peut être effectué simultanément avec une formation d’empilements et d’éléments métalliques identiques à l’élément CTC utilisés pour la fabrication des circuits intégrés ou des anneaux de bord de puce SR. En particulier, l’empilement EPL et ledit au moins un élément métallique CTC peuvent être formés en même temps que l’empilement EPL-SR et de l’élément métallique CTC_SR des anneaux de bord de puces illustrés à la .
Le procédé comprend ensuite une découpe 43 dans laquelle les circuits intégrés CI sont séparés les uns des autres. En particulier, la plaquette est découpée en suivant les chemins de découpe. La découpe de la plaquette comprend tout d’abord une ablation laser puis une gravure chimique ou un découpage physique (sciage ou gravure plasma par exemple). La structure de protection SP permet de dissiper profondément dans le substrat la chaleur produite par l’ablation laser, afin de réduire le risque d’apparition de fissures dans le substrat semiconducteur lors de la gravure chimique ou lors du découpage physique. Après découpe, chaque circuit intégré comporte en bordure ladite structure de protection SP qui peut avoir été partiellement endommagée par la découpe.

Claims (19)

  1. Procédé de fabrication de circuits intégrés (CI) à partir d’une plaquette (PLQ) en substrat semiconducteur (SUB) comprenant :
    - une formation des circuits intégrés (CI), chaque circuit intégré (CI) comportant une zone active électriquement (ZA),
    - une formation d’une structure de protection (SP) thermiquement conductrice autour des zones actives (ZA) des différents circuits intégrés (CI) dans des chemins de découpe (SCRB), la structure de protection (SP) étant située entre les zones actives électriquement (ZA) desdits circuits intégrés et une zone d’ablation laser (GRV) des chemins de découpe (SCRB), puis
    - une séparation des circuits intégrés (CI) par découpe de la plaquette (PLQ) en substrat semiconducteur (SUB) selon les chemins de découpe (SCRB), la découpe comportant une ablation laser, dans la zone d’ablation laser (GRV), puis une gravure chimique ou une découpe physique.
  2. Procédé selon la revendication 1 dans lequel la formation de la structure de protection (SP) comporte une formation d’un empilement (EPL) continu ou discontinu d’éléments métalliques (P_EPL, V_EPL) autour des zones actives des différents circuits intégrés.
  3. Procédé selon la revendication 2, dans lequel la formation de la structure de protection comporte également une formation d’un épaulement (STP) du substrat semiconducteur (SUB) autour des zones actives des différents circuits intégrés.
  4. Procédé selon la revendication 2, dans lequel la formation de la structure de protection (SP) comporte en outre une formation d’au moins une tranchée (TRCH) en polysilicium s’étendant au moins en partie en profondeur dans le substrat semiconducteur (SUB).
  5. Procédé selon la revendication 4, dans lequel la structure de protection (SP) comporte plusieurs tranchées (TRCH) en polysilicium.
  6. Procédé selon l’une quelconque des revendications 4 ou 5, dans lequel ladite au moins une tranchée (TRCH) en polysilicium s’étend de manière continue autour de la zone active (ZA) des circuits intégrés (CI).
  7. Procédé selon la revendication 5, dans lequel les tranchées (TRCH) s’étendent de manière discontinue autour de la zone active (ZA) des circuits intégrés (CI), les tranchées étant agencées de sorte qu’au moins une tranchée est en regard du chemin de découpe (SCRB) en tout point autour de la zone active (ZA) des circuits intégrés (CI).
  8. Procédé selon l’une des revendications 1 à 7, dans lequel la formation de chaque circuit intégré (CI) comporte une formation d’un anneau de bord de puce (SR) entourant ladite zone active (ZA), la structure de protection (SP) étant formée entre la zone d’ablation laser (GRV) et les anneaux de bord de puce (SR).
  9. Procédé selon l’une des revendications 1 à 8, dans lequel la gravure effectuée après l’ablation laser est une gravure au plasma.
  10. Procédé selon l’une des revendications 1 à 9 dans lequel la formation de la structure de protection (SP) est effectuée simultanément à une formation d’autres composants du circuit intégré (CI).
  11. Circuit intégré formé sur un substrat semiconducteur (SUB), le circuit intégré comportant une zone active électriquement (ZA) et une structure de protection (SP) thermiquement conductrice, ladite structure de protection (SP) s’étendant en bordure du circuit intégré (CI) autour de la zone active électriquement (ZA).
  12. Circuit intégré selon la revendication 11, dans lequel la structure de protection (SP) comporte un empilement (EPL) continu ou discontinu d’éléments métalliques (P_EPL, V_EPL) autour de la zone active du circuit intégré.
  13. Circuit intégré selon la revendication 12, dans lequel la structure de protection comporte également un épaulement (STP) de substrat semiconducteur (SUB) autour de la zone active du circuit intégré.
  14. Circuit intégré selon la revendication 12, dans lequel la structure de protection (SP) comporte en outre au moins une tranchée (TRCH) en polysilicium s’étendant au moins en partie en profondeur dans le substrat semiconducteur (SUB) autour de la zone active du circuit intégré.
  15. Circuit intégré selon la revendication 14, dans lequel la structure de protection (SP) comporte plusieurs tranchées (TRCH) en polysilicium.
  16. Circuit intégré selon l’une quelconque des revendications 14 ou 15, dans lequel ladite au moins une tranchée (TRCH) en polysilicium s’étend de manière continue autour de la zone active (ZA) du circuit intégré (CI).
  17. Circuit intégré selon la revendication 15, dans lequel les tranchées (TRCH) en polysilicium s’étendent de manière discontinue autour de la zone active (ZA) du circuit intégré, les tranchées (TRCH) étant agencées de sorte qu’au moins une tranchée est en regard de la zone active en tout point autour de la zone active.
  18. Circuit selon l’une des revendications 11 à 17, dans lequel le circuit intégré (CI) comporte en outre un anneau de bord de puce (SR) entourant ladite zone active (ZA), la structure de protection (SP) étant formée autour de l’anneau de bord de puce (SR).
  19. Circuit selon l’une des revendications 11 à 18 dans lequel la structure de protection (SP) est composée d’éléments thermiquement conducteurs identiques à d’autres composants du circuit intégré (CI).
FR2200152A 2022-01-10 2022-01-10 Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur Pending FR3131799A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2200152A FR3131799A1 (fr) 2022-01-10 2022-01-10 Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur
US18/094,069 US20230223358A1 (en) 2022-01-10 2023-01-06 Method for manufacturing integrated circuits from a semiconductor substrate wafer
CN202310028099.5A CN116417402A (zh) 2022-01-10 2023-01-09 从半导体衬底晶片制造集成电路的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2200152 2022-01-10
FR2200152A FR3131799A1 (fr) 2022-01-10 2022-01-10 Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur

Publications (1)

Publication Number Publication Date
FR3131799A1 true FR3131799A1 (fr) 2023-07-14

Family

ID=81325593

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2200152A Pending FR3131799A1 (fr) 2022-01-10 2022-01-10 Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur

Country Status (2)

Country Link
US (1) US20230223358A1 (fr)
FR (1) FR3131799A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084829A (ko) * 2010-01-18 2011-07-26 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 다이 싱귤레이션 방법
US20170012002A1 (en) * 2012-12-17 2017-01-12 Infineon Technologies Austria Ag Methods of Manufacturing a Semiconductor Device by Forming a Separation Trench
US20170032981A1 (en) * 2015-07-27 2017-02-02 Semtech Corporation Semiconductor Device and Method of Encapsulating Semiconductor Die
US20190371741A1 (en) * 2017-10-31 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of semiconductor structure
JP2021019180A (ja) * 2019-07-16 2021-02-15 キオクシア株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084829A (ko) * 2010-01-18 2011-07-26 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 다이 싱귤레이션 방법
US20170012002A1 (en) * 2012-12-17 2017-01-12 Infineon Technologies Austria Ag Methods of Manufacturing a Semiconductor Device by Forming a Separation Trench
US20170032981A1 (en) * 2015-07-27 2017-02-02 Semtech Corporation Semiconductor Device and Method of Encapsulating Semiconductor Die
US20190371741A1 (en) * 2017-10-31 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of semiconductor structure
JP2021019180A (ja) * 2019-07-16 2021-02-15 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230223358A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
CN100477161C (zh) 从一晶圆上切割一集成电路晶片的方法
US20090321890A1 (en) Protective Seal Ring for Preventing Die-Saw Induced Stress
FR2773417A1 (fr) Procede de formation d'un contact auto-aligne dans un dipositif a semiconducteur
EP2192612A2 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2758907A1 (fr) Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US7067922B2 (en) Semiconductor device
FR2969375A1 (fr) Structure d'interconnexion pour circuit intégré
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR3048103A1 (fr) Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
EP2706565A1 (fr) Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé
FR2813993A1 (fr) Dispositif de semi-conducteur
FR2885452A1 (fr) Circuit integre comprenant au moins un condensateur et procede de formation de condensateur
FR2984594A1 (fr) Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
FR3131799A1 (fr) Procédé de fabrication de circuits intégrés à partir d’une plaquette en substrat semiconducteur
FR3053156A1 (fr) Composant a faible dispersion dans une puce electronique
JP2009135397A (ja) 半導体装置
FR3007198A1 (fr) Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication
FR3050318A1 (fr) Nouvelle protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
FR3059148B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
FR3027449A1 (fr) Procede ameliore de realisation d'interconnexions pour circuit integre 3d
CH695408A5 (fr) Dispositif de puissance à semi-conducteur.
EP3961689A1 (fr) Procédé de fabrication de composants microélectroniques
FR2749973A1 (fr) Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230714

PLFP Fee payment

Year of fee payment: 3