FR3048103A1 - Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant - Google Patents

Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant Download PDF

Info

Publication number
FR3048103A1
FR3048103A1 FR1651424A FR1651424A FR3048103A1 FR 3048103 A1 FR3048103 A1 FR 3048103A1 FR 1651424 A FR1651424 A FR 1651424A FR 1651424 A FR1651424 A FR 1651424A FR 3048103 A1 FR3048103 A1 FR 3048103A1
Authority
FR
France
Prior art keywords
integrated circuit
etching
insulating region
substrate
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1651424A
Other languages
English (en)
Other versions
FR3048103B1 (fr
Inventor
Pascal Fornara
Christian Rivero
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1651424A priority Critical patent/FR3048103B1/fr
Priority to CN201610579779.6A priority patent/CN107104062B/zh
Priority to CN201620774874.7U priority patent/CN205828352U/zh
Priority to US15/218,261 priority patent/US9916902B2/en
Priority to DE102016116228.0A priority patent/DE102016116228A1/de
Publication of FR3048103A1 publication Critical patent/FR3048103A1/fr
Priority to US15/886,243 priority patent/US10580498B2/en
Application granted granted Critical
Publication of FR3048103B1 publication Critical patent/FR3048103B1/fr
Priority to US16/747,995 priority patent/US10878918B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Procédé de détection d'un amincissement du substrat semi-conducteur d'un circuit intégré depuis sa face arrière, comprenant une mesure d'une grandeur physique représentative de la résistance entre les extrémités (EX11, EX21) de deux contacts électriquement conducteurs (C1, C2) situées à l'interface entre une région isolante (RIS) et une région de substrat sous-jacente (CS), les deux contacts électriquement conducteurs (C1, C2) s'au moins partiellement dans ladite région isolante (RIS).

Description

Procédé de détection d’un amincissement du substrat semi-conducteur d’un circuit intégré depuis sa face arrière et circuit intégré correspondant L’invention concerne les circuits intégrés, et plus particulièrement la détection d’un éventuel amincissement du substrat d’un circuit intégré depuis sa face arrière.
Les circuits intégrés, en particulier ceux équipés de mémoires contenant des informations sensibles, doivent être autant que possible protégés contre des attaques, en particulier destinées à découvrir des données stockées.
Une attaque possible peut être effectuée par un faisceau d’ions focalisés (FIB Focus Ion Beam), par exemple au moyen d’un faisceau laser. L’efficacité d’une telle attaque augmente lorsque le substrat du circuit intégré est aminci par l’attaquant, depuis sa face arrière de façon à se rapprocher le plus possible des composants du circuit intégré, réalisé au niveau de sa face avant.
Selon un mode de mise en œuvre et de réalisation, il est par conséquent proposé une détection d’un éventuel amincissement du substrat d’un circuit intégré depuis sa face arrière, qui soit simple à mettre en œuvre et particulièrement compact en termes d’encombrement surfacique.
Ainsi, il est avantageusement proposé d’utiliser l’espace occupé par les régions isolantes, par exemple du type « tranchée peu profonde » (STI : Shallow Trench Isolation), du circuit intégré pour y réaliser des contacts électriquement conducteur dont les extrémités vont déboucher dans la région de substrat sous-jacente de façon à pouvoir mesurer une grandeur représentative de la résistance entre ces deux extrémités.
La formation de ces deux contacts s’étendant dans une région isolante n’a pas d’incidence sur l’encombrement surfacique du circuit intégré. Et, un amincissement du substrat jusqu’à se rapprocher fortement de, voire atteindre, la région isolante va conduire à une augmentation de la résistance entre ces deux contacts qui va pouvoir être aisément mesurée.
Il est également avantageusement proposé de réaliser de tels contacts par un procédé parfaitement compatible avec les procédés classiques de fabrication de circuits intégrés.
Selon un aspect, il est proposé un procédé de détection d’un amincissement du substrat semi-conducteur d’un circuit intégré depuis sa face arrière, comprenant une mesure d’une grandeur physique représentative de la résistance entre les extrémités de deux contacts électriquement conducteurs situées à l’interface entre une région isolante, par exemple une tranchée peu profonde, et une région de substrat sous-jacente, les deux contacts électriquement conducteurs s’étendant au moins partiellement dans ladite région isolante.
Selon un autre aspect, il est proposé un circuit intégré, comprenant un substrat semi-conducteur, au moins une région isolante, par exemple du type tranchée peu profonde, ménagée dans le substrat, et un détecteur comportant deux contacts électriquement conducteurs s’étendant au moins partiellement dans ladite région isolante, possédant chacun une première extrémité située à l’interface entre la région isolante et une région de substrat sous-jacente, et une deuxième extrémité ; les deux deuxièmes extrémités sont destinées à être connectées à un circuit électrique, de préférence incorporé dans le circuit intégré, configuré pour délivrer un signal électrique représentatif d’une valeur de la résistance entre les deux premières extrémités.
Selon un mode de réalisation, le circuit intégré comprend généralement une couche diélectrique (connue par l’homme du métier sous l’acronyme anglo-saxon PMD « Pre Métal Dielectric »), située au-dessus du substrat, et au moins un premier niveau de métallisation situé au-dessus de la couche diélectrique. Les deux contacts électriquement conducteurs s’étendent alors également dans la couche diélectrique, leur deuxième extrémité débouchant sur le premier niveau de métallisation. Généralement, un circuit intégré comprend plusieurs composants saillants au-dessus du substrat. C’est le cas par exemple pour les régions de grille de transistor. Ces transistors peuvent être des transistors à simple grille avec des épaisseurs d’oxyde de grille plus ou moins importantes, ou bien des transistors à double grille tels que ceux utilisés dans des mémoires non volatiles (mémoire FLASH ou EEPROM).
Le circuit intégré comprend alors généralement une couche d’arrêt de gravure (dite couche CESL : « Contact Etch Stop Layer ») recouvrant notamment les parties saillantes des composants et située entre d’une part ladite couche diélectrique et d’autre part le substrat et ladite région isolante. Des contacts électriquement conducteurs additionnels viennent alors contacter certaines des parties saillantes des composants et des zones siliciurées (zones comportant un siliciure de métal) du substrat à travers la couche d’arrêt de gravure.
Et, lesdits deux contacts électriquement conducteurs utilisés pour repérer un éventuel amincissement du substrat, traversent également ladite couche d’arrêt de gravure.
Selon un autre aspect, il est proposé un procédé de réalisation des deux contacts électriquement conducteurs du circuit intégré tel que défini ci-avant, dans lequel les opérations de gravure utilisées pour réaliser ces deux contacts sont identiques à celles utilisées pour réaliser lesdits contacts additionnels.
Plus précisément, selon un mode de mise en œuvre dans lequel le substrat semi-conducteur comporte du silicium, lesdites opérations de gravure comportent une gravure finale, sélective par rapport au silicium et au siliciure de métal des régions siliciurées, et destinée à graver la couche d’arrêt de gravure, cette gravure finale étant une gravure en temps permettant également de graver le matériau de la région isolante, le temps de gravure étant déterminé en fonction de la profondeur de ladite région isolante.
Les inventeurs ont en effet observé que cette gravure finale permettant de graver la couche d’arrêt de gravure pour permettre aux futurs contacts de venir contacter les régions siliciurées, permettait également sans modification quelconque, de graver la région isolante de façon à former les orifices destinés à recevoir les futurs contacts permettant de détecter un éventuel amincissement du substrat. A cet égard, il suffit de déterminer le temps de gravure en fonction de la profondeur de la région isolante de façon à faire aboutir les orifices à l’interface avec la région de substrat sous-jacente. Et, comme cette gravure est sélective vis-à-vis du silicium et du siliciure de métal, les régions siliciurées notamment ne seront que très peu impactées par le temps additionnel de gravure.
On remarque donc ici que la réalisation de ces contacts dans la région isolante est parfaitement compatible avec les opérations de gravure classique existantes dans un circuit intégré et ne nécessitent qu’une modification du masque « contacts ». D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 et 2 illustrent schématiquement différents modes de mise en œuvre et de réalisation de l’invention.
Sur la figure 1, la référence CI désigne un circuit intégré comportant un substrat semi-conducteur SB, par exemple de type de conductivité P, comportant au moins une région isolante RIS, par exemple du type tranchée peu profonde (STI) qui, dans l’exemple illustré ici, se situe au-dessus d’un caisson CS de type de conductivité N.
La face supérieure (ou face avant) FS du substrat est recouverte par une couche d’arrêt de gravure 1 (couche CESL) généralement en nitrure de silicium SiN. Cette couche 1 est recouverte par une couche diélectrique 2, communément désignée par l’homme du métier sous l’acronyme anglo-saxon PMD, et sépare la couche d’arrêt de gravure 1 du premier niveau de métallisation Ml de la partie d’interconnexion du circuit intégré communément désignée par l’homme du métier sous l’acronyme anglo-saxon BEOL (« Back End Of Line »).
De façon à pouvoir détecter un éventuel amincissement du substrat SB depuis sa face arrière FA, opposée à sa face supérieure ou face avant FS, le circuit intégré CI comporte un détecteur DT comportant ici deux contacts électriquement conducteurs Cl, C2 s’étendant à travers la couche diélectrique 2, la couche d’arrêt de gravure 1 et la région isolante RIS.
Les deux contacts Cl et C2 possèdent respectivement deux premières extrémités EX11 et EX21 situées au niveau de l’interface entre la région isolante RIS et la région de substrat sous-jacente, ici le caisson CS.
Les deux contacts Cl et C2 comportent également respectivement deux deuxièmes extrémités EX12 et EX22, opposées aux premières extrémités, et situées au niveau de l’interface entre la couche diélectrique 2 et le premier niveau de métallisation Ml.
Ces deux deuxièmes extrémités EX12 et EX22 sont en contact avec deux pistes métalliques PST1 et PST2 du niveau de métallisation Ml qui sont connectées à un circuit électrique 3.
Ce circuit électrique 3 est, bien que cela ne soit pas indispensable, de préférence incorporé au sein du circuit intégré CI.
Le circuit électrique 3 comporte, ici à titre d’exemple non limitatif, un comparateur 31 dont l’entrée non inverseuse est reliée à un pont diviseur de tension 30 et dont l’entrée inverseuse est reliée à la piste métallique PST2 et donc au contact C2. L’autre piste métallique PST1, et donc l’autre contact Cl, est relié à une tension d’alimentation, ici la masse GND.
Le comparateur 31 compare la tension présente sur la piste métallique PST2 avec la tension de référence fournie par le diviseur de tension 30 et délivre un signal S dont la valeur est représentative du fait que la tension présente à la piste métallique PST2 soit inférieure ou non à la tension de référence.
Et, la tension PST2 est une grandeur représentative du courant circulant dans le chemin résistif formé par les deux contacts Cl et C2 et la région de substrat sous-jacente CS, et notamment de la résistance de cette région de substrat sous-jacente.
Si le substrat n’est pas aminci, la résistance entre les deux premières extrémités EX11 et EX21 est faible, par exemple de l’ordre de 10 kQ, pour, par exemple une distance L entre les deux contacts de l’ordre de 0,8 microns et une largeur W égale à 0.8 pm (pour une technologie 90 nanomètres).
Par contre, si un attaquant amincit le substrat SB pour s’approcher au plus près de, voire atteindre, la région isolante RIS, alors la résistance entre les deux premières extrémités EX11 et EX21 augmente fortement pour atteindre par exemple une valeur de 20 kQ), ce qui provoque alors une augmentation de la tension sur la piste PST2 et le basculement du comparateur 31, le signal S étant alors représentatif d’un amincissement du substrat.
Bien entendu dans ce cas, des moyens de traitement, par exemple une logique, non représentée ici, peut inhiber le fonctionnement du circuit intégré.
On se réfère maintenant plus particulièrement à la figure 2 pour décrire un mode de réalisation des contacts Cl et C2.
Sur la figure 2, on a représenté schématiquement d’autres composants du circuit intégré comme par exemple mais non limitativement, deux transistors Tl et T2.
Le transistor Tl est un transistor à double région de grille PI et P2, tel que celui utilisé dans les mémoires non volatiles par exemple du type FLASH ou EEPROM.
La première région de grille PI est isolée du substrat par un premier oxyde de grille OX1 et les deux régions de grille PI et P2 sont mutuellement isolées par un deuxième oxyde de grille OX2.
Le transistor T2 est un transistor classique dont la région de grille PI est séparée du substrat par un oxyde de grille 0X3.
Les régions de source, de drain et de grille de ces transistors comportent classiquement au voisinage de leur surface, des zones de siliciure de métal (zones siliciurées) ZS1, ZS2, ZS3, ZS4 et ZS5.
Certaines de ces zones siliciurées sont destinées à être contactées par des contacts additionnels électriquement conducteurs, par exemple les zones siliciurées ZS3, ZS4 et ZS5.
Sur la figure 2, on a représenté les orifices ORD1, ORD2 et ORD3 destinés à être remplis par un ou plusieurs matériaux électriquement conducteurs, par exemple du tungstène, de façon à former les trois contacts additionnels électriquement conducteurs précédemment mentionnés, ainsi que les deux orifices OR1 et OR2 destinés également à être remplis par le même métal électriquement conducteur, de façon à former les deux contacts électriquement conducteurs Cl et C2.
Ces différents orifices résultent d’étapes de gravure comportant ici quatre opérations de gravure plasma, GV1, GV2, GV3 et GV4 ayant des caractéristiques classiques en termes de gaz employé notamment.
Classiquement, la couche diélectrique 2 est recouverte d’une couche antireflet, généralement connue par l’homme du métier sous l’acronyme anglo-saxon BARC. Cette couche antireflet est surmontée d’une couche de résine qui subit une étape de photolithographie et d’insolation de façon à définir les emplacements des différents orifices ORD 1-ORD3 et OR1-OR2.
On procède ensuite après développement de la résine, à la première gravure GV1, qui est classiquement une gravure plasma, de façon à enlever la portion de couche antireflet située dans les trous de la résine. A titre d’exemple non limitatif, dans une technologie 90 nanomètres, on peut utiliser comme gaz du CF4 à une pression de l’ordre de 80 millitorr.
On procède ensuite à une deuxième gravure GV2 qui va permettre de graver une première partie de la couche diélectrique 2.
Cette deuxième gravure GV2 est une gravure plasma assez agressive qui utilise par exemple comme gaz du CH2F2 à une pression de 100 millitorr.
Cela étant, cette gravure agressive produit un effet « tonneau » pour les orifices, c’est-à-dire que plus on va graver plus le diamètre de l’orifice va s’agrandir. C’est la raison pour laquelle on interrompt cette deuxième gravure GV2 au bout d’un temps choisi pour la remplacer par une troisième gravure GV3 qui va non seulement graver le reste de la couche diélectrique 2 mais également polymériser les flancs de l’orifice de façon à obtenir in fine un orifice quasiment cylindrique. A titre d’exemple non limitatif, on pourra choisir pour une telle troisième gravure plasma GV3 du C4F6 à une pression de l’ordre de 45 millitorr. A l’issue de ces opérations de gravure, les différents orifices viennent déboucher sur la couche d’arrêt de gravure 1.
On procède alors à une quatrième gravure plasma GV4 de façon à graver la couche 1 pour déboucher sur les zones siliciurées ZS4, ZS5 et ZS3. A titre d’exemple non limitatif, on peut utiliser cette fois-ci comme gaz du CHF3 à une pression de l’ordre de 120 millitorr.
Cette quatrième gravure GV4 est une gravure en temps qui permet également comme illustré sur la figure 2, de graver le matériau isolant, par exemple du siliciure de silicium, de la région isolante RIS.
Le temps de gravure dépend de la hauteur h de la région isolante et l’homme du métier saura ajuster le temps de gravure en fonction des caractéristiques de la gravure de façon à ce que les orifices OR1 et OR2 atteignent la région de substrat sous-jacente CS.
Et, cet allongement du temps de gravure n’a quasiment aucun impact sur les régions siliciurées ZS3, ZS4 et ZS5 car cette chimie de gravure est sélective par rapport au siliciure de métal et au silicium.
De ce fait, la réalisation des deux contacts Cl et C2 n’aura nécessité qu’une modification locale du masque « contacts » et une augmentation du temps de la gravure GV4 par rapport à une gravure GV4 classique.

Claims (8)

  1. REVENDICATIONS
    1. Procédé de détection d’un amincissement du substrat semi-conducteur d’un circuit intégré depuis sa face arrière, comprenant une mesure d’une grandeur physique représentative de la résistance entre les extrémités (EX11, EX21) de deux contacts électriquement conducteurs (Cl, C2) situées à l’interface entre une région isolante (RIS) et une région de substrat sous-jacente (CS), les deux contacts électriquement conducteurs (Cl, C2) s’étendant au moins partiellement dans ladite région isolante (RIS).
  2. 2. Circuit intégré, comprenant un substrat semi-conducteur (SB), au moins une région isolante (RIS) ménagée dans le substrat et un détecteur (DT) comportant deux contacts électriquement conducteurs (Cl, C2) s’étendant au moins partiellement dans ladite région isolante, possédant chacun une première extrémité (EX11, EX21) située à l’interface entre la région isolante (RIS) et une région de substrat sous-jacente (CS), et une deuxième extrémité (EX12, EX22), les deux deuxièmes extrémités (EX11, EX21) étant destinées à être connectées à un circuit électrique (3) configuré pour délivrer un signal électrique (S) représentatif d’une valeur de la résistance entre les deux premières extrémités (EX11, EX21).
  3. 3. Circuit intégré selon la revendication 2, comprenant en outre une couche diélectrique (2) située au-dessus du substrat et au moins un premier niveau de métallisation (Ml) situé au-dessus de la couche diélectrique, et les deux contacts électriquement conducteurs (Cl, C2) s’étendent également dans la couche diélectrique, leur deuxième extrémité débouchant sur le premier niveau de métallisation.
  4. 4. Circuit intégré selon la revendication 3, comprenant en outre plusieurs composants (Tl, T2) saillant au-dessus du substrat, une couche d’arrêt de gravure (1) recouvrant les parties saillantes des composants et située entre d’une part ladite couche diélectrique (2) et d’autre part le substrat (SB) et ladite région isolante (RIS), des contacts électriquement conducteurs additionnels venant contacter lesdites parties saillantes des composants et des zones siliciurées (ZS3, ZS4, ZS5) du substrat à travers ladite couche d’arrêt de gravure (1), et lesdits deux contacts électriquement conducteurs (Cl, C2) traversent également ladite couche d’arrêt de gravure (1).
  5. 5. Circuit intégré selon l’une des revendications 2 à 4, dans lequel ladite au moins une région isolante (RIS) est une tranchée peu profonde.
  6. 6. Circuit intégré selon l’une des revendications 2 à 5, dans lequel ledit circuit électrique (3) est incorporé dans le circuit intégré.
  7. 7. Procédé de réalisation des deux contacts électriquement conducteurs du circuit intégré selon la revendication 4 ou 5, dans lequel les opérations de gravures (GV1, GV2, GV3, GV4) utilisées pour réaliser ces deux contacts sont identiques à celles utilisées pour réaliser lesdits contacts additionnels.
  8. 8. Procédé selon la revendication 7, dans lequel ledit substrat semi-conducteur comporte du silicium, lesdites opérations de gravures comportent une gravure finale (GY4), sélective par rapport au silicium et au siliciure de métal des régions siliciurées, et destinée à graver la couche d’arrêt de gravure (1), cette gravure finale étant une gravure en temps permettant également de graver le matériau de la région isolante, le temps de gravure étant déterminé en fonction de la hauteur (h) de ladite région isolante.
FR1651424A 2016-02-22 2016-02-22 Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant Active FR3048103B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1651424A FR3048103B1 (fr) 2016-02-22 2016-02-22 Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
CN201610579779.6A CN107104062B (zh) 2016-02-22 2016-07-21 用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路
CN201620774874.7U CN205828352U (zh) 2016-02-22 2016-07-21 集成电路
US15/218,261 US9916902B2 (en) 2016-02-22 2016-07-25 Method for detecting a thinning of the semiconductor substrate of an integrated circuit from its back face and corresponding integrated circuit
DE102016116228.0A DE102016116228A1 (de) 2016-02-22 2016-08-31 Verfahren zur Erkennung einer Verdünnung des Halbleitersubstrats einer integrierten Schaltung von ihrer Rückseite aus und entsprechende integrierte Schaltung
US15/886,243 US10580498B2 (en) 2016-02-22 2018-02-01 Method for detecting a thinning of the semiconductor substrate of an integrated circuit from its back face and corresponding integrated circuit
US16/747,995 US10878918B2 (en) 2016-02-22 2020-01-21 Method for detecting a thinning of the semiconductor substrate of an integrated circuit from its back face and corresponding integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1651424 2016-02-22
FR1651424A FR3048103B1 (fr) 2016-02-22 2016-02-22 Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant

Publications (2)

Publication Number Publication Date
FR3048103A1 true FR3048103A1 (fr) 2017-08-25
FR3048103B1 FR3048103B1 (fr) 2018-03-23

Family

ID=56137436

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1651424A Active FR3048103B1 (fr) 2016-02-22 2016-02-22 Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant

Country Status (4)

Country Link
US (3) US9916902B2 (fr)
CN (2) CN107104062B (fr)
DE (1) DE102016116228A1 (fr)
FR (1) FR3048103B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3115631A1 (fr) * 2020-10-23 2022-04-29 Stmicroelectronics (Crolles 2) Sas Composant semiconducteur de circuit intégré

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048103B1 (fr) * 2016-02-22 2018-03-23 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
FR3063385B1 (fr) 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR3069954B1 (fr) * 2017-08-01 2020-02-07 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe
FR3077678B1 (fr) 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant
FR3096175B1 (fr) * 2019-05-13 2021-05-07 St Microelectronics Rousset Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029653A1 (en) * 2001-08-16 2005-02-10 Infineon Technologies Ag IC-chip having a protective structure
FR2986356A1 (fr) * 2012-01-27 2013-08-02 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600707B2 (ja) * 2000-08-31 2010-12-15 信越半導体株式会社 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
KR100669644B1 (ko) * 2003-08-02 2007-01-15 동부일렉트로닉스 주식회사 화학기계적연마 장치 및 방법
EP1856264B1 (fr) * 2005-02-26 2014-07-23 BASF Plant Science GmbH Cassettes d'expression destinees a une expression preferentielle de semences chez des plantes
JP2008010474A (ja) * 2006-06-27 2008-01-17 Canon Inc 記録ヘッド及び該記録ヘッドを用いた記録装置
TW200842318A (en) * 2007-04-24 2008-11-01 Nanya Technology Corp Method for measuring thin film thickness
CN101772775B (zh) 2007-08-02 2013-07-10 Nxp股份有限公司 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
FR2946775A1 (fr) * 2009-06-15 2010-12-17 St Microelectronics Rousset Dispositif de detection d'amincissement du substrat d'une puce de circuit integre
JP5434360B2 (ja) 2009-08-20 2014-03-05 ソニー株式会社 半導体装置及びその製造方法
CN105845544B (zh) * 2015-01-14 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
FR3048103B1 (fr) * 2016-02-22 2018-03-23 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029653A1 (en) * 2001-08-16 2005-02-10 Infineon Technologies Ag IC-chip having a protective structure
FR2986356A1 (fr) * 2012-01-27 2013-08-02 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3115631A1 (fr) * 2020-10-23 2022-04-29 Stmicroelectronics (Crolles 2) Sas Composant semiconducteur de circuit intégré

Also Published As

Publication number Publication date
FR3048103B1 (fr) 2018-03-23
US20170243652A1 (en) 2017-08-24
US20180158530A1 (en) 2018-06-07
CN107104062A (zh) 2017-08-29
CN205828352U (zh) 2016-12-21
CN107104062B (zh) 2021-04-06
US9916902B2 (en) 2018-03-13
US20200160916A1 (en) 2020-05-21
US10580498B2 (en) 2020-03-03
US10878918B2 (en) 2020-12-29
DE102016116228A1 (de) 2017-08-24

Similar Documents

Publication Publication Date Title
FR3048103A1 (fr) Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
US9076715B2 (en) Interconnect structure for connecting dies and methods of forming the same
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
FR2773417A1 (fr) Procede de formation d'un contact auto-aligne dans un dipositif a semiconducteur
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
US7608926B2 (en) Nonvolatile semiconductor memory device
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
EP3109900B1 (fr) Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
TWI246200B (en) Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement
EP3435411B1 (fr) Puce électronique protégée contre des attaques pirates depuis la face arrière
EP4191458A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR2777697A1 (fr) Circuit integre avec couche d'arret et procede de fabrication associe
EP3944294A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP3944289A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP0975018A1 (fr) Procédé de formation d'une capacité sur un circuit intégré
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
US6989105B2 (en) Detection of hardmask removal using a selective etch
EP3890024B1 (fr) Puce électronique à deux mémoires à changement de phase et procédé de fabrication
FR2969817A1 (fr) Réalisation de vias dans un circuit intégré
EP4318563A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
US7361601B2 (en) Chemical mechanical polish process and method for improving accuracy of determining polish endpoint thereof
FR3096175A1 (fr) Procédé de détection d’une atteinte éventuelle à l’intégrité d’un substrat semi-conducteur d’un circuit intégré depuis sa face arrière, et circuit intégré correspondant
EP4002183A1 (fr) Procede de fabrication d'un dispositif microelectronique comprenant une pluralite de points memoires resistifs configuree pour former une fonction physique non clonable et ledit dispositif

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170825

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9