JP2006245293A - 半導体装置及びその製造方法並びに実装構造体 - Google Patents

Abstract

【課題】機械的な衝撃から半導体チップを保護する。
【解決手段】本発明に係る半導体装置１００は、電子回路が集積される能動面２ｄ及びそれに対向する受動面２ｅを有する略直方体状の半導体チップ２と、能動面２ｄを覆うように半導体チップ２下に配された絶縁部３とを備え、能動面２ｄの４つの角部２ｆが曲線状を呈し、かつ、受動面２ｄ上の４つの角部２ａとそれら角部２ａから延在する稜線部２ｂとが曲面状を呈している。
【選択図】図１

Description

本発明は、電子回路が集積された半導体チップを備える半導体装置及びその製造方法並びに当該半導体装置を実装した実装構造体に関する。

ウェハに電子回路を集積した所謂「半導体チップ」は、エアコン，テレビ，電子レンジ等の家電製品から携帯電話，パソコン等の通信・ＯＡ機器に至るまで幅広く適用されている。近年では、携帯電話やデジタルカメラといった最新電子機器の進展が著しく、半導体チップやそれを搭載する装置（以下「半導体装置」という。）に対して小型化の要求が強くなっている。

その小型化の要求に伴い、今日では、ウェハから切り出した半導体チップ（ベアチップ）に対しそのチップサイズのままパッケージを施した「ＣＳＰ（Chip Size Package）」という半導体装置が開発されており（特許文献１参照）、更に最近では、ＣＳＰの製造コストの低減を図る目的で、ウェハ状態のまま複数のＣＳＰを製造可能な「ＷＬＰ（Wafer Level Package）」という半導体装置が開発されている（特許文献２参照）。

ＣＳＰに相当する特許文献１の半導体装置は、ウェハ（４０）上にパッシベーション膜（１２），電極パッド（１１），配線（１４），下地金属膜（Ｎｉメッキ１５），カバーコート膜（１６），半田バンプ（１８）が形成されたもので（図２（ｃ）参照）、下記の通り製造されている。

始めに、ウェハ上にパッシベーション膜を形成してそのパッシベーション膜に対し周知の露光技術及びエッチング技術で開口部を形成し、その開口部に電極パッドを形成する。その後、電極パッド上に当該電極パッドに導通する配線を形成して当該配線上に下地金属膜を形成し、これらパッシベーション膜，電極パッド，配線，下地金属膜を覆うようにウェハ上にカバーコート膜を形成する。

その後、カバーコート膜に格子状に開口部を形成してそれら各開口部に半田バンプを形成し、当該半田バンプと下地金属膜とを導通させる。そして最後にスクライブライン（１３）に沿ってウェハを分割し、複数の当該半導体装置（１０）を製造している（段落番号００３２〜００３８，図１参照）。

他方、ＷＬＰに相当する特許文献２の半導体装置は、パッド電極（１１）上にバンプ（１０）を形成した半導体基板（４）が上記バンプ（１０）とは異なる第２のバンプ（１６）を介して実装用基板（１５）にフリップチップ方式又はフィルムキャリア方式で実装されたもので（図２参照）、下記の通り製造されている。

始めに、半導体基板上にパッド電極とバンプとを形成し、そのパッド電極とバンプとを覆うように保護膜（１２）を半導体基板上に形成する。その後、第２のバンプを介して半導体基板をフリップチップ方式又はフィルムキャリア方式で実装用基板に実装し、当該半導体装置を製造している（段落番号００１２〜００１８，図１，図２参照）。
特開平１１−５４７６４号公報 特許第２７０１５８号公報

ここで、上記特許文献１，２に記載の各半導体装置は確かに、近年の技術革新に伴う小型化の要請に応える構成を有してはいるが、下記のような不都合がある。すなわち、特許文献１に記載の半導体装置は製造工程の最終段階でウェハ上の半導体チップ領域をダイシングにより分割している（段落番号００３８参照）ため、製造された半導体チップ（ウェハ）の側面にはそのダイシング処理の振動で「劣化層」が形成される。当該劣化層というのは、熱ストレス，機械的ストレス等で生じる、基板の抗折強度に劣る部位であり、具体的にはマイクロクラック（微小なひび割れ）と結晶構造が転移した結晶転移部とを有するものである。

そのため、当該半導体装置では、実装工程や組立工程におけるピックアップ時やマウント時、環境信頼性試験時等において機械的な衝撃を受けた場合に、劣化層のマイクロクラックや結晶転移部が発端となってチッピング，クレータリング等が発生し、半導体チップが破損し易い。

他方、特許文献２に記載の半導体装置は、半導体基板の裏面を研削（研磨）してその厚さを薄くしている（段落番号００１４参照）ため、半導体基板（ウェハ）の裏面にはその研磨処理の振動で上記と同様の劣化層が形成される。そのため、当該半導体装置においても、機械的な衝撃を受けた場合に、劣化層のマイクロクラックや結晶転移部が発端となってチッピングやクレータリング等が発生し、半導体チップが破損し易い。

そしてこれら特許文献１，２に記載の各半導体装置は、半導体チップ（ウェハ）の側面や裏面が樹脂等により保護されずに露出しているため、機械的な衝撃でチッピングやクレータリング等が極めて起こり易く、製品としての信頼性に乏しい。更に当該各半導体装置は、実装工程や組立工程において従来のＱＦＮ（Quad Flat Non-leaded package：外部入出力用のピンが突出していない半導体チップのパッケージ）等の小型の半導体パッケージと同じような取扱いができず、利便性にも劣る。

そこで、本発明は機械的な衝撃から半導体チップを保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置及びその製造方法並びに当該半導体装置を実装した実装構造体を提供することを目的としている。

上記課題を解決するため第１の発明に係る半導体装置は、
電子回路が集積される能動面及びそれに対向する受動面を有する略直方体状の半導体チップと、前記能動面を覆うように前記半導体チップ下に配された絶縁部とを備える半導体装置であって、
前記能動面の４つの角部が曲線状を呈し、かつ、前記受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈していることを特徴としている。

第２の発明に係る半導体装置は、
電子回路が集積される能動面及びそれに対向する受動面を有する半導体チップと、前記能動面を覆うように前記半導体チップ下に配された絶縁部とを備える半導体装置であって、
前記半導体チップは、段がつけられた凸状構造でその上段部の上面が前記受動面とされ、前記受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈していることを特徴としている。

第３の発明に係る半導体装置の製造方法は、
電子回路の集積面を能動面としかつ前記能動面の裏面を受動面としたウェハを切断・分割して製造される半導体装置の製造方法であって、
前記ウェハの受動面を研磨する裏面研磨工程と、
前記裏面研磨工程の後に、前記ウェハをその厚さ全体にわたって切断・分割して半導体チップを製造するダイシング工程と、
前記ダイシング工程の後に、前記半導体チップの前記能動面を除く部位を等方性エッチングするエッチング工程と、
を備えることを特徴としている。

第４の発明に係る半導体装置の製造方法は、
電子回路の集積面を能動面としかつ前記能動面の裏面を受動面としたウェハを切断・分割して製造される半導体装置の製造方法であって、
前記ウェハの受動面を研磨する裏面研磨工程と、
前記裏面研磨工程の後に、前記ウェハを前記受動面からその厚さの中途部まで切断して前記ウェハに溝を形成するダイシング工程と、
前記ダイシング工程の後に、前記ウェハの前記受動面と前記溝とを等方性エッチングするエッチング工程と、
前記エッチング工程の後に、前記ウェハをその厚さ全体にわたって前記溝に沿いながら切断・分割して半導体チップを製造する第２のダイシング工程と、
を備えることを特徴としている。

第１の発明に係る半導体装置では、能動面の４つの角部が曲線状を呈し、かつ、受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈しているから、半導体チップの裏面に相当する受動面と各側面とが露出した状態で機械的な衝撃を受けた場合に、その外力が曲線状又は曲面状を呈する部位で放射状に分散して半導体チップの角部や稜線部の一点に集中しにくい。そのため、仮に半導体チップの受動面や各側面に劣化層が存在していたとしても、機械的な衝撃による外力が当該劣化層に伝達されず（又は伝達したとしてもその外力が十分に緩和された状態で伝達され）、チッピングやクレータリング等が発生するのを防止することができる。これにより、機械的な衝撃から半導体チップを保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置とすることができる。

第２の発明に係る半導体装置でも、受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈しているから、第１の発明に係る半導体装置と同様の理由で、機械的な衝撃から半導体チップ（特に上段部）を保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置とすることができる。

第３の発明の発明に係る半導体装置の製造方法では、裏面研磨工程及びダイシング工程の後に、半導体チップの能動面を除く部位を等方性エッチングするため、裏面研磨工程の処理を受けた受動面とダイシング工程の処理を受けた面（半導体チップの各側面）とが等方性エッチングされ、裏面研磨工程及びダイシング工程によりそれらの面で形成された劣化層が除去される。そのため、劣化層のマイクロクラックや結晶転移部が発端となってチッピングやクレータリング等が発生することはない。これにより、機械的な衝撃から半導体チップを保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置を製造することができる。

第４の発明の発明に係る半導体装置の製造方法では、裏面研磨工程及びダイシング工程の後に、ウェハの能動面と溝とを等方性エッチングするため、第３の発明に係る半導体装置の製造方法と同様の理由で、半導体チップに劣化層のない部位が製造され、機械的な衝撃から半導体チップを保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置を製造することができる。

以下、図面を参照しながら本発明を実施するための最良の形態について説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲は以下の実施形態及び図示例に限定されるものではない。

１．半導体装置
始めに、本発明に係る「半導体装置」について説明する。

［第１の実施形態］
図１（ａ）は半導体装置１００の構成を示す斜視図であり、図１（ｂ）は図１（ａ）のＩ−Ｉ線に沿う断面図である。
図１（ａ）に示す通り、半導体装置１００は、ウェハ１（シリコンウェハ）に電子回路（図示略）が形成された半導体チップ２と、所定の厚さを有した矩形状の絶縁部３とを有しており、絶縁部３を介して半導体チップ２と導通したバンプ１１が絶縁部３の下部から突出した構成を有している。

半導体チップ２（ウェハ１）は外形が略直方体状を呈しており、特に当該直方体の４つの角部２ａとそれら角部２ａから延在する稜線部２ｂとが滑らかな曲面状を呈している（丸みを帯びている）。

半導体チップ２の絶縁部３と対向する面（図１（ａ）中の下面）が電子回路を集積した能動面２ｃとなっており、その裏面（図１（ａ）中の上面）が受動面２ｄとなっている。能動面２ｃと受動面２ｄとは互いに対向しており、能動面２ｃは受動面２ｄの対向面で、逆に受動面２ｄは能動面２ｃの対向面である。能動面２ｃは略長方形状を呈しており、４つの角部２ｆが曲線状を呈している。半導体チップ２は受動面２ｄと４つの側面２ｅとが略完全な平坦面となっている。

図１（ｂ）に示す通り、半導体チップ２の能動面２ｃ下には、ＳｉＮ，ＳｉＯ_２，ＰＳＧ（Phospho Silicate Glass），ＮＳＧ（Nondoped Silicate Glass）等のガラス質の酸化膜４が形成されている。酸化膜４は、半導体チップ２の能動面２ｃの全面を覆っており、能動面２ｃのサイズと同等のサイズを有している。

酸化膜４の下部には、方形状の電極パッド５とＳｉＮ，ＳｉＯ等で構成された保護膜６とが形成されている。電極パッド５はＡｌ又はその合金で構成されている。保護膜６は能動面２ｃの電子回路や電極パッド５等を保護するものである。半導体装置１００では、保護膜６の電極パッド５に対応する部位に開口部６ａが形成されており、当該開口部６ａから電極パッド５が露出するような形態となっている。

電極パッド５及び保護膜６下には下地金属膜７が形成されている。下地金属膜７下であって保護膜６の開口部６ａにはＣｕ製の配線８が形成されており、配線８下には当該配線８に導通するＣｕ製で引回し用の再配線９が形成されている。下地金属膜７は、電極パッド５と配線８，再配線９との間に介在して電極パッド５と配線８，再配線９との密着性を向上させるもので、具体的にはＣｕ／Ｔｉの２層構造を有したものである。

再配線９の端部下には円柱状を呈したＣｕ製のポスト１０が立設されており、ポスト１０下にはボール状を呈した半田製のバンプ１１が形成されている。バンプ１１は、実装用基板や半導体パッケージ等の外部部品との接続を担う接続端子である。

半導体装置１００では、図１（ｂ）に示す通り、半導体チップ２下に形成された上記酸化膜４からポスト１０に至るまでの各要素が絶縁部３によって封止されており、バンプ１１が絶縁部３から突出するような状態でポスト１０の図１（ｂ）中下面に接続されている。

絶縁部３は均一な厚さを有した膜であり、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂又はシリコン樹脂のいずれか１種の高分子樹脂で構成されている。当該樹脂には顔料，フィラー，バインダーポリマー，粘着剤，硬化剤等が添加されてもよい。

絶縁部３のサイズは半導体チップ２のサイズより大きくなっており、具体的には図１（ａ）中の前後左右において幅Ｗの分だけ大きくなっている。幅Ｗは１０〜１００μｍ程度である。当該幅Ｗは半導体装置１００の製造過程において適宜変更可能なものであり、その数値範囲を２０〜５０μｍ程度に減縮するのが好ましい。

続いて、半導体装置１００の製造方法について説明する。

図２は半導体装置１００の製造法の各工程を経時的に示す断面図（図１（ａ）のＩ−Ｉ線に対応する線に沿う断面図）である（同図中において、各部材を分かり易く図示するため「下地金属膜７」を省略している。）。

始めに、電子回路が予め形成されたウェハ１下に酸化膜４からポスト１０に至るまでの部材を形成してこれら部材を絶縁部３で封止しかつバンプ１１を形成した状態において、図２（ａ）に示す通り、ウェハ１の膜厚が２００〜４００μｍとなるように公知の裏面研磨装置を用いてウェハ１の上面１ａ（裏面）を研磨する（裏面研磨工程）。

裏面研磨工程では、裏面研磨装置を用いてウェハ１の上面１ａを研磨するため、その上面１ａに、約２〜１５μｍのマイクロクラックと約１５〜４０μｍの結晶転位部とが存在する劣化層１５が形成される。

次に、図２（ｂ）に示す通り、絶縁部３を切断しないように公知のダイシング方法でダイシングストリートＤＳに沿ってウェハ１のみをその厚さ全体にわたり切断・分割する（ダイシング工程）。

具体的には、ダイシングストリートＤＳの幅を約９０〜１００μｍに設定し、その状態において、約２０〜３０μｍ幅のダイシングブレードでダイシングストリートＤＳの中央部（ダイシングストリートセンターＤＳＣ）に合わせてウェハ１を切断する。図２（ｂ）では、ウェハ１を縦方向（同図中、紙面の表側から裏側に向かう方向）にのみ切断しているように図示しているが、実際にはウェハ１を縦方向と横方向（同図中、左方から右方に向かう方向）とに格子状に切断する。

以上のダイシング工程の処理により半導体チップ２が製造される。当該ダイシング工程では、ダイシングブレードの幅に従う約２０〜３０μｍの溝１２が格子状に形成され、ウェハ１の側部がダイシングストリートＤＳの幅からダイシングブレードの幅を差し引いて等分した分（約３０μｍ）だけ半導体チップ２の側面２ｅの位置に残存する。

また、ダイシング工程では、ダイシングブレードの振動等に起因する第２の劣化層１６が半導体チップ２の側面２ｅに形成される。第２の劣化層１６は、上記劣化層１５と同様のもので、約２〜１５μｍのマイクロクラックと約１５〜４０μｍの結晶転位部とが存在するものである。

次に、公知のスピンエッチング装置（例えばＳＥＺ社製スピンエッチャーＳＥＺ３０４）を用いて半導体チップ２の受動面２ｄ（ウェハ１の上面１ａ）を等方性エッチングする（エッチング工程）。エッチャントとしては公知のフッ化水素系のものを用いる。

当該エッチング工程の処理によれば、図２（ｂ），（ｃ）に示す通り、上記裏面研磨工程と上記ダイシング工程とで形成された劣化層１５と第２の劣化層１６とが除去される。当該エッチング工程では、フッ化水素系のエッチャントで劣化層１５と第２の劣化層１６とを除去するため、半導体チップ２の受動面２ｄと側面２ｅとが鏡面状態に平坦加工され、同時に半導体チップ２の角部２ａ，２ｆや稜線部２ｂが丸みを帯びて曲面状又は曲線状を呈するように加工される。

なお、当該エッチング工程の処理は、等方性のエッチング処理であればよく、ドライエッチング処理でもよい。

半導体チップ２（ウェハ１）をエッチングしたら、図２（ｃ）に示す通り、半導体チップ２の受動面２ｄ上に補強テープ１７を貼り付け、その状態で、公知のダイシング法（ブレード法，レーザ法，ウェットエッチング法，ドライエッチング法等）でダイシングストリートセンターＤＳＣに沿って絶縁部３をその厚さ全体にわたり切断・分割する（第２のダイシング工程）。これにより、図２（ｄ）に示す半導体装置１００が製造される。

以上の第１の実施形態では、裏面研磨工程とダイシング工程との処理で劣化層１５と第２の劣化層１６とが形成されるが、その後のエッチング工程の処理で半導体チップ２の受動面２ｄを等方性エッチングするため、裏面研磨工程の処理を受けた受動面２ｄとダイシング工程の処理を受けた側面２ｅとが等方性エッチングされ、劣化層１５と第２の劣化層１６とが除去される。そのため、半導体チップ２が裏面研磨工程の処理前の本来の機械的強度を取り戻し、当該半導体チップ２においては、劣化層１５や第２の劣化層１６のマイクロクラックや結晶転移部が発端となってチッピングやクレータリング等が発生することはなく、機械的な衝撃から半導体チップ２を保護することができ、半導体装置１００は製品としての信頼性と利便性とを兼ね備えることができる。

そして、これと同時に、半導体チップ２の角部２ａ，２ｆや稜線部２ｂが丸みを帯びて曲面状又は曲線状を呈するから、半導体チップ２の受動面２ｄと各側面２ｅとが露出した状態で機械的な衝撃を受けた場合に、その外力が角部２ａ，２ｆや稜線部２ｂで放射状に分散して半導体チップ２の角部２ａ，２ｆや稜線部２ｂの一点に集中しにくい。そのため、仮に半導体チップ２の受動面２ｄや各側面２ｅに劣化層１５又は第２の劣化層１６が存在していたとしても、機械的な衝撃による外力がその劣化層１５又は第２の劣化層１６に伝達されず（又は伝達したとしてもその外力が十分に緩和された状態で伝達され）、チッピングやクレータリング等が発生するのを防止することができる。これにより、機械的な衝撃から半導体チップ２を保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置１００とすることができる。

なお、本発明は上記の第１の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲において種々の改良及び設計変更をおこなってもよい。

一の改良・設計変更事項として、図３（ａ）に示す通り、半導体チップ２の受動面２ｄを露出させた状態で半導体チップ２の側面２ｅを完全に覆うように第２の絶縁部１３を形成してもよい。第２の絶縁部１３は絶縁部３と略同じサイズを有するもので、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂又はシリコン樹脂のいずれか１種の高分子樹脂で構成されている。当該樹脂には顔料，フィラー，バインダーポリマー，粘着剤，硬化剤等が添加されてもよい。

なお、絶縁部３と第２の絶縁部１３とを構成する材料は、互いに同じでもよいし、異なっていてもよく、半導体装置１００を実装用基板に実装した場合に、そこで発生する応力を緩和できるように、弾性率，膨張係数等を最適化可能でかつ互いに異なる基本物性を有するもので組み合わせられているのがよい。

当該半導体装置１００を製造する場合には、上記エッチング工程の後に溝１２に第２の絶縁部１３を構成する樹脂を注入して硬化させ、その後の上記第２のダイシング工程において、硬化後の第２の絶縁部１３と絶縁部３とを同時にダイシングストリートセンターＤＳＣに合わせて切断すればよい。

他の改良・設計変更事項として、図３（ｂ）に示す通り、半導体チップ２の受動面２ｄと側面２ｅとを完全に覆うように第２の絶縁部１４を形成してもよい。第２の絶縁部１４も、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂又はシリコン樹脂のいずれか１種の高分子樹脂で構成されているもので、当該樹脂には顔料，フィラー，バインダーポリマー，粘着剤，硬化剤等が添加されてもよい。

この場合、第２の絶縁部１４の受動面２ｄ上に形成される部位の厚さＴを、レーザが貫通しない程度の厚さにするのがよい。このとき、半導体チップ２の受動面２ｄ上にレーザマーキングをしようとすれば、レーザが第２の絶縁部１４を貫通せずに第２の絶縁部１４上にマーキングされ、ひいては半導体チップ２（受動面２ｄ）にレーザの損傷を与えることなく受動面２ｄ上にレーザマーキングを施すことができる。

当該半導体装置１００を製造する場合には、上記エッチング工程の後に、半導体チップ２を覆い尽くすように溝１２に第２の絶縁部１４を構成する樹脂を注入して硬化させ、その後の上記第２のダイシング工程において、硬化後の第２の絶縁部１４と絶縁部３とを同時にダイシングストリートセンターＤＳＣに合わせて切断すればよい。

他の改良・設計変更事項として、再配線９を配せずに配線８下に直にポスト１０を立設してもよいし、再配線９，ポスト１０を配せずに配線８下に直にバンプ１１を形成してもよいし、更にバンプ１１の数を適宜増減してもよい。

他の改良・設計変更事項として、絶縁部３はなくてもよい。

［第２の実施形態］
第２の実施形態に係る半導体装置（２００）は第１の実施形態に係る上記半導体装置１００（半導体装置１００の製造方法及び改良・設計変更事項を含む。）と下記の点で異なっており、それ以外は同様となっている。以下では、上記半導体装置１００と異なる点を中心に説明してそれ以外の部分の説明を省略している。

図４（ａ）は半導体装置２００の構成を示す斜視図であり、図４（ｂ）は図１（ａ）のＩＩ−ＩＩ線に沿う断面図である。
半導体装置２００は、上記半導体装置１の半導体チップ２に代えて半導体チップ２０を有している。半導体チップ２０（ウェハ１）は段がつけられた外形形状を有しており、段面視して凸状を呈している。半導体チップ２０は上段部２１と下段部２２との２つの部位で構成されており、各部位の外形形状がやや異なっている。ただし、上段部２１と下段部２２とは一体で構成されている。

上段部２１は外形が略直方体状を呈しており、特に当該直方体の４つの角部２１ａとそれら角部２１ａから延在する稜線部２１ｂとが滑らかな曲面状を呈している（丸みを帯びている）。上段部２１と下段部２２との界面は略長方形状を呈しており、当該界面の４つの角部２１ｆが曲線状を呈している。

半導体チップ２０の絶縁部３と対向する面（図１（ａ）中の下面）が電子回路を集積した能動面（２２ａ）となっており、その裏面（図１（ａ）中の上面）が受動面２１ｄとなっている。上段部２１は受動面２１ｄと４つの側面２１ｅとを有しており、その受動面２１ｄと側面２１ｅとが略完全な平坦面となっている。

他方、下段部２２は絶縁部３の直上に配されており、外形が直方体状を呈している。下段部２２の図１（ａ），（ｂ）中の下面が能動面２２ａとなっており、当該能動面２２ａに電子回路が集積されている。

下段部２２のサイズは上段部２１のサイズより大きくなっており、具体的には図４（ａ）中の前後左右において幅Ｗ２の分だけ大きくなっている。幅Ｗ２は１０〜１００μｍ程度である。当該幅Ｗ２は半導体装置１００の製造過程において適宜変更可能なものであり、その数値範囲を２０〜５０μｍ程度に減縮するのが好ましい。なお、下段部２２のサイズは絶縁部３のサイズと合致している。

続いて、半導体装置２００の製造方法について説明する。

始めに、上記裏面研磨工程の処理をおこなってウェハ１を研磨し、その後の上記ダイシング工程において、ウェハ１をその厚さの中途部まで切断・分割し、切断・分割後のウェハ１上に溝を形成する。当該溝は、図２の「溝１２」に相当するものでその深さが溝１２より浅い。

その後、上記エッチング工程において、溝が形成されたウェハ１に対し等方性のエッチング処理を施し、半導体チップ２０の上段部２１に相当する部位を形成する。その後、上記第２のダイシング工程において、上記溝に沿いながら未切断のウェハ１と絶縁部３とをその厚さの全体にわたって同時に切断・分割し、半導体チップ２０の下段部２２とともに半導体装置２００の製造が完了する。

以上の第２の実施形態では、裏面研磨工程とダイシング工程との処理で上記劣化層１５と第２の劣化層１６に相当する劣化層が上段部２１の受動面２１ｄと側面２１ｅとに形成されるが、その後のエッチング工程の処理で上段部２１の受動面２ｄを等方性エッチングするから、上記第１の実施形態と同様の理由で、機械的な衝撃から半導体チップ２０（上段部２１）を保護することができ、半導体装置２００は製品としての信頼性と利便性とを兼ね備えることができる。

そして、これと同時に、半導体チップ２０の角部２１ａや稜線部２１ｂが丸みを帯びて曲面状を呈するから、この場合においても、上記第１の実施形態と同様の理由で、機械的な衝撃から半導体チップ２０（上段部２１）を保護することができ、製品としての信頼性と利便性とを兼ね備えた半導体装置２００とすることができる。

なお、半導体装置２００では、図３の半導体チップ２を半導体チップ２０の上段部２１に相当するものと想定して、上記第１の実施形態で説明した改良・設計変更事項を適用することができる（すなわち、上段部２１の受動面２１ｄを露出させた状態で上段部２１の側面２１ｅを完全に覆うように第２の絶縁部１３を形成してもよいし、上段部２１の受動面２１ｄと側面２１ｅとを完全に覆うように第２の絶縁部１４を形成してもよい。）。

２．実装構造体
次に、本発明に係る「実装構造体」について説明する。

図５は実装構造体３００の概略構成を示す断面図である。
図５に示す通り、実装構造体３００は被実装体３０１を有しており、当該被実装体３０１に対して上記「１．半導体装置」で説明した半導体装置１００がフリップチップ実装された構造を有している。

詳しくは、被実装体３０１上にはパッド電極３０２が形成されており、当該パッド電極３０２に対し半導体装置１００のバンプ１１が接続されている。パッド電極３０２とバンプ１１との接続に際しては、被実装体３０１と半導体装置１００とが位置合わせされ、その後にバンプ１１がリフロー（溶融）されて、パッド電極３０２とバンプ１１とが互いに接続されている。なお、半導体装置１００と被実装体３０１との間がポリイミド樹脂，エポキシ樹脂等の封止用樹脂で封止されていてもよい。

被実装体３０１としては、公知の実装用基板や半導体デバイスが適用可能である。

例えば、実装用基板としては、光透過性・可撓性に劣るセラミック，シリコン，ガリウム砒素，ガラスエポキシ等の基板や、光透過性・可撓性に優れる液晶ポリマー，ポリイミド，ポリエチレンテレフタレート等のフレキシブル基板が適用可能であり、半導体デバイスとしては、ＤＳＰ（Digital Signal Processor），ＭＰＵ（Micro Processing Unit），ＣＰＵ（Central Processing Unit），ＡＳＩＣ（Application Specific Integrated Circuit）等の機能を有する半導体デバイスが適用可能である。

以上の実装構造体３００は、半導体装置１００が被実装体３０１に実装されたものであるから、機械的な衝撃に対し耐性を有する。なお、半導体装置１００に代えて、上記「１．半導体装置」の第２の実施形態で説明した半導体装置２００を用いてもよい。

（ａ）半導体装置１００の構成を示す斜視図であり、（ｂ）図１（ａ）のＩ−Ｉ線に沿う断面図である。 半導体装置１００の製造法の各工程を経時的に示す断面図である。 （ａ），（ｂ）半導体装置１００の変形例を示す斜視図であり、（ｃ）図３（ｂ）の半導体装置１００の側面図である。 （ａ）半導体装置２００の構成を示す斜視図であり、（ｂ）図４（ａ）のＩＩ−ＩＩ線に沿う断面図である。 実装構造体３００の概略構成を示す側面図である。

符号の説明

１００ 半導体装置
１ ウェハ
２ 半導体チップ
２ａ 角部
２ｂ 稜線部
２ｃ 能動面
２ｄ 受動面
２ｅ 側面
２ｆ 角部
３ 絶縁部
４ 酸化膜
５ 電極パッド
６ 保護膜
７ 下地金属膜
８ 配線
９ 再配線
１０ ポスト
１１ バンプ
１３，１４ 第２の絶縁部
２００ 半導体装置
２０ 半導体チップ
２１ 上段部
２１ａ 角部
２１ｂ 稜線部
２１ｄ 受動面
２１ｅ 側面
２１ｆ 角部
２２ 下段部
２２ａ 能動面
３００ 実装構造体
３０１ 被実装体

Claims (28)

1. 電子回路が集積される能動面及びそれに対向する受動面を有する略直方体状の半導体チップと、前記能動面を覆うように前記半導体チップ下に配された絶縁部とを備える半導体装置であって、
   前記能動面の４つの角部が曲線状を呈し、かつ、前記受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈していることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記半導体チップの前記能動面を除く部位が等方性エッチングされていることを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記能動面が酸化膜で覆われており、
   前記半導体チップのサイズと前記酸化膜のサイズとが同じであることを特徴とする半導体装置。
4. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記絶縁部のサイズが前記半導体チップのサイズより大きいことを特徴とする半導体装置。
5. 請求項１〜４のいずれか一項に記載の半導体装置において、
   前記絶縁部がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂又はシリコン樹脂のいずれか１種の樹脂で構成されていることを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、
   前記絶縁部を構成する樹脂には硬化剤、バインダーポリマー、顔料又はフィラーが添加されていることを特徴とする半導体装置。
7. 請求項１〜６のいずれか一項に記載の半導体装置において、
   前記半導体チップ下には、前記絶縁部を介して前記半導体チップに導通する接続端子が形成されていることを特徴とする半導体装置。
8. 請求項７に記載の半導体装置において、
   前記接続端子がボール状を呈した半田バンプであることを特徴とする半導体装置。
9. 請求項１〜８のいずれか一項に記載の半導体装置において、
   前記半導体チップの周囲には第２の絶縁部が形成されており、
   前記第２の絶縁部が前記受動面を覆っていることを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記第２の絶縁部がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂又はシリコン樹脂のいずれか１種の樹脂で構成されていることを特徴とする半導体装置。
11. 請求項１０に記載の半導体装置において、
    前記第２の絶縁部を構成する樹脂には硬化剤、バインダーポリマー、顔料又はフィラーが添加されていることを特徴とする半導体装置。
12. 電子回路が集積される能動面及びそれに対向する受動面を有する半導体チップと、前記能動面を覆うように前記半導体チップ下に配された絶縁部とを備える半導体装置であって、
    前記半導体チップは、段がつけられた凸状構造でその上段部の上面が前記受動面とされ、前記受動面上の４つの角部とそれら角部から延在する稜線部とが曲面状を呈していることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記半導体チップの上段部が等方性エッチングされていることを特徴とする半導体装置。
14. 請求項１２又は１３に記載の半導体装置において、
    前記能動面が酸化膜で覆われており、
    前記半導体チップの下段部のサイズと前記酸化膜のサイズとが同じであることを特徴とする半導体装置。
15. 請求項１２〜１４のいずれか一項に記載の半導体装置において、
    前記絶縁部のサイズが前記半導体チップの上段部のサイズより大きいことを特徴とする半導体装置。
16. 請求項１２〜１５のいずれか一項に記載の半導体装置において、
    前記絶縁部がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂又はシリコン樹脂のいずれか１種の樹脂で構成されていることを特徴とする半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記絶縁部を構成する樹脂には硬化剤、バインダーポリマー、顔料又はフィラーが添加されていることを特徴とする半導体装置。
18. 請求項１２〜１７のいずれか一項に記載の半導体装置において、
    前記半導体チップの下段部下には、前記絶縁部を介して前記半導体チップに導通する接続端子が形成されていることを特徴とする半導体装置。
19. 請求項１８に記載の半導体装置において、
    前記接続端子がボール状を呈した半田バンプであることを特徴とする半導体装置。
20. 請求項１２〜１９のいずれか一項に記載の半導体装置において、
    前記半導体チップの上段部の周囲には第２の絶縁部が形成されており、
    前記第２の絶縁部が前記受動面を覆っていることを特徴とする半導体装置。
21. 請求項２０に記載の半導体装置において、
    前記第２の絶縁部がエポキシ樹脂、ポリイミド樹脂、アクリル樹脂又はシリコン樹脂のいずれか１種の樹脂で構成されていることを特徴とする半導体装置。
22. 請求項１９に記載の半導体装置において、
    前記第２の絶縁部を構成する樹脂には硬化剤、バインダーポリマー、顔料又はフィラーが添加されていることを特徴とする半導体装置。
23. 電子回路の集積面を能動面としかつ前記能動面の裏面を受動面としたウェハを切断・分割して製造される半導体装置の製造方法であって、
    前記ウェハの受動面を研磨する裏面研磨工程と、
    前記裏面研磨工程の後に、前記ウェハをその厚さ全体にわたって切断・分割して半導体チップを製造するダイシング工程と、
    前記ダイシング工程の後に、前記半導体チップの前記能動面を除く部位を等方性エッチングするエッチング工程と、
    を備えることを特徴とする半導体装置の製造方法。
24. 電子回路の集積面を能動面としかつ前記能動面の裏面を受動面としたウェハを切断・分割して製造される半導体装置の製造方法であって、
    前記ウェハの受動面を研磨する裏面研磨工程と、
    前記裏面研磨工程の後に、前記ウェハを前記受動面からその厚さの中途部まで切断して前記ウェハに溝を形成するダイシング工程と、
    前記ダイシング工程の後に、前記ウェハの前記受動面と前記溝とを等方性エッチングするエッチング工程と、
    前記エッチング工程の後に、前記ウェハをその厚さ全体にわたって前記溝に沿いながら切断・分割して半導体チップを製造する第２のダイシング工程と、
    を備えることを特徴とする半導体装置の製造方法。
25. 請求項１〜２２のいずれか一項に記載の半導体装置が被実装体に実装されていることを特徴とする実装構造体。
26. 請求項２５に記載の実装構造体において、
    前記半導体装置が前記被実装体に対しフリップチップ実装されていることを特徴とする実装構造体。
27. 請求項２５又は２６に記載の実装構造体において、
    前記被実装体が実装用基板であり、
    前記実装用基板がセラミック、シリコン、ガリウム砒素、ガラスエポキシ、液晶ポリマー、ポリイミド又はポリエチレンテレフタレートで構成されていることを特徴とする実装構造体。
28. 請求項２５又は２６に記載の実装構造体において、
    前記被実装体が半導体デバイスであることを特徴とする実装構造体。

Images