JP2003124392A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003124392A
JP2003124392A JP2001316529A JP2001316529A JP2003124392A JP 2003124392 A JP2003124392 A JP 2003124392A JP 2001316529 A JP2001316529 A JP 2001316529A JP 2001316529 A JP2001316529 A JP 2001316529A JP 2003124392 A JP2003124392 A JP 2003124392A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
semiconductor
wafer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001316529A
Other languages
English (en)
Inventor
Sumio Hokari
澄夫 穂苅
Satoshi Sakauchi
敏 坂内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001316529A priority Critical patent/JP2003124392A/ja
Publication of JP2003124392A publication Critical patent/JP2003124392A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ状態からの切断面がそのまま側面と
なるような半導体装置において、その側面の保護を図っ
て信頼性を高めた半導体装置及びその製造方法を提供す
ること。 【解決手段】 側面で、樹脂層20が、絶縁層5と保護
膜4を覆ってウェーハ2にまで延びている半導体装置1
1は、個別の半導体装置に分離するダイシング位置に、
第1のダイシングソー14で、表面側から、保護膜4よ
りも深い位置まで切り溝16を形成した後、切り溝16
を埋めるように樹脂層20を形成し、切り溝16の幅よ
りも刃幅が小さい第2のダイシングソー15を用いて、
切り溝16の位置で樹脂層20及びウェーハ2を切断す
ることによって得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェーハに
半導体集積回路を形成した後、ウェーハ状態で一括し
て、基板へ実装するための再配線やはんだボール形成な
どを行ってから、切断手段を用いて、個々のチップごと
あるいは複数のチップ単位で切断し、この切断面を側面
として有する半導体装置及びその製造方法に関し、更に
詳しくは、個々に分離された半導体装置の側面(切断
面)の保護を図った半導体装置及びその製造方法に関す
る。
【0002】
【従来の技術】各種携帯用電子機器の小型化に伴い、そ
れらに組み込まれる半導体装置(ICパッケージ部品)
も小型化が要求されており、挿入実装型のDIP(Dual
In-line Package)に代わるものとして、より小型で薄
型化を図った、QFP(Quad Flat Package )、BGA
(Ball Grid Array )、CSP(Chip Scale Package又
は Chip size Package)などがある。更に近年において
は、半導体チップに極めて近いサイズのウェーハレベル
CSPと呼ばれるものがある。
【0003】図12、13に、従来の代表的なウェーハ
レベルCSP構造の半導体装置の製造方法を示す。
【0004】(図12A)先ず、例えばシリコンでなる
ウェーハ2の表面(図では下側)に半導体集積回路を形
成する。次いで、ウェーハ2の表面に、半導体集積回路
を保護する保護膜(例えばSiNでなる)4を形成す
る。ここまでの工程が、半導体装置の一連の製造工程に
おいて、いわゆる前工程と呼ばれるウェーハ処理工程で
あり、ウェーハレベルCSPでは、この後チップに分割
せず、ウェーハ状態で一括して、以下の工程を続けて行
う。
【0005】保護膜4上に、再配線のための下地となる
絶縁層(例えばポリイミド)5を形成する。次いで、保
護膜4及び絶縁層5を選択的に開口し、半導体集積回路
の電極面(例えばAlでなる)3を露出させる。次い
で、露出した電極面3と接続させて、絶縁層5上に配線
層(例えばCuでなる)7を形成する。配線層7は、例
えばAlでなるビア6を介して電極面3に接続する。次
いで、配線層7上に、複数のビアポスト(例えばCuで
なる)8を形成する。以上の工程は、公知のフォトリソ
グラフィ法などにより行われる。
【0006】(図12B)図12Aで得られたウェーハ
を金型にセットして、配線層7を覆うモールド樹脂層
(例えばエポキシ樹脂でなる)10を形成する。ビアポ
スト8の周囲もモールド樹脂層10で覆われるが、配線
層7と接続する反対側の端面は露出する。
【0007】(図13C)モールド樹脂層10から露出
している各ビアポスト8の端面に、はんだボール9を形
成する。これは、例えば、予め所定の寸法の球形にそろ
えたはんだボール9を各ビアポスト8に配置し、リフロ
ー(加熱溶融)することにより形成する(はんだボール
移載法)。
【0008】(図13D)ダイシングソー15を用い
て、所定のダイシング位置で、ウェーハ2、保護膜4、
絶縁層5、モールド樹脂層10を切断して、個別の半導
体装置に分離する。ダイシングソー15の構成として
は、例えば、高速回転するスピンドルの先端に取り付け
られ、ダイヤモンド微粒を貼り付けた薄い円形刃であ
る。
【0009】以上のようにして、図11に示す、ウェー
ハレベルCSP構造の半導体装置1が得られる。ウェー
ハ2上に複数形成された半導体集積回路の微細な電極面
3は、実装基板への実装時に電極端子間のショートを防
いで信頼性を高めるため、ビア6や配線層7を介して、
ピッチがより拡大されたビアポスト8として再配列(再
配線)されている。ビアポスト8とモールド樹脂層10
は、この半導体装置1が実装基板に実装された状態で、
シリコンで構成されるウェーハ2とガラスエポキシ等で
構成される実装基板との熱膨張係数の差で生じる応力を
緩和する役割を果たす。ビアポスト8の先端にははんだ
ボール9が形成され、半導体装置1の外部電極端子とし
て機能し、実装基板への実装を安定化させ、より信頼性
の高いものとする。
【0010】
【発明が解決しようとする課題】上述したようなウェー
ハレベルCSPにおいては、個別の半導体装置1に分離
する際の切断面が、そのまま各半導体装置1の側面とな
り、保護膜4と絶縁層5との境界部、更に絶縁層5とモ
ールド樹脂層10との境界部が外部に露出した構造とな
る。このため、特に湿気の多いところで使用される場合
には、それら境界部から水分が侵入し、実装基板への実
装時の熱衝撃によって境界部にクラックが発生したり、
侵入した水分によって電極面3や配線層7を腐食させる
などの信頼性低下の問題があった。
【0011】また、ウェーハレベルCSPの構造には、
図14に示す半導体装置1’のように、絶縁層5が切断
面まで延在していない、すなわち絶縁層5が外部に露出
しないものもあるが、なおもこの構成では、保護膜4と
モールド樹脂層10との境界部は外部に露出しており、
更に、保護膜4とモールド樹脂層10との境界部から侵
入した水分はそのまま保護膜4と絶縁層5との界面を介
して内方へと直線的に侵入していき易い構造となってい
るため、電極面3や配線層7に達し易く、やはりこの構
造でも十分な信頼性が得られない。
【0012】本発明は上述の問題に鑑みてなされ、ウェ
ーハ状態からの切断面がそのまま側面となるような半導
体装置において、その側面の保護を図って信頼性を高め
た半導体装置及びその製造方法を提供することを課題と
する。
【0013】
【課題を解決するための手段】本発明の半導体装置は、
表面に半導体集積回路が形成された半導体ウェーハに、
半導体集積回路を保護する保護膜と、この保護膜の上に
形成される絶縁層と、この絶縁層の上に形成され半導体
集積回路と接続される配線層と、この配線層に接続する
ボール状電極端子と、配線層を覆う樹脂層とが形成され
た状態で、切断手段により切断されて個別に分離され、
切断手段で切断された切断面を側面として有する半導体
装置であり、その側面では、樹脂層が、絶縁層と保護層
とを覆って半導体ウェーハにまで延びている。
【0014】本発明の半導体装置の製造方法は、半導体
ウェーハの表面に半導体集積回路を形成する工程と、半
導体集積回路の上に保護膜を形成する工程と、保護膜の
上に絶縁層を形成する工程と、絶縁層の上に、半導体集
積回路と接続する配線層を形成する工程と、個別の半導
体装置に分離するダイシング位置に、第1の切断手段
で、表面側から、保護膜よりも深い位置まで切り溝を形
成する工程と、切り溝を埋め、且つ配線層を覆う樹脂層
を形成する工程と、配線層に接続するボール状電極端子
を形成する工程と、切り溝の幅よりも刃幅が小さい第2
の切断手段を用いて、切り溝の位置で個別の半導体装置
に分離するダイシング工程と、を有する。
【0015】すなわち、本発明では、最終的に個別の半
導体装置に切り出す第2の切断手段の厚さ(刃幅)を、
先の工程で形成された切り溝の幅、すなわちこの切り溝
形成時の第1の切断手段の厚さ(刃幅)に比べて小さく
することで、切り溝を埋める樹脂層の部位で切断するこ
とができ、分離された半導体装置の側面となる切断面で
は、その樹脂層が最表面に出てきて、露出したくない保
護膜や絶縁膜などとの境界部を保護する構造が得られ
る。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、従来と同じ構成部分
には同一の符号を付しその詳細な説明は省略する。
【0017】図2、3に、本発明の第1の実施の形態に
よる、ウェーハレベルCSP構造の半導体装置の製造方
法を示す。
【0018】(図2A)先ず、例えばシリコンでなるウ
ェーハ2の回路形成面である表面(図において下側)に
半導体集積回路を形成する。次いで、ウェーハ2の表面
に、半導体集積回路を保護する保護膜(例えばSiNで
なる)4を形成する。ここまでの工程は、一般的な公知
のウェーハ処理技術にて行われる。
【0019】次いで、保護膜4上に、基板実装時の再配
線のための下地となる絶縁層(例えばポリイミド)5を
形成する。次いで、保護膜4及び絶縁層5を選択的に開
口し、半導体集積回路の電極面(例えばAlでなる)3
を露出させる。次いで、露出した電極面3と接続させ
て、絶縁層5上に配線層(例えばCuでなる)7を形成
する。配線層7は、例えばAlでなるビア6を介して電
極面3に接続する。次いで、配線層7上に、複数のビア
ポスト(例えばCuでなる突起状電極)8を形成する。
以上の工程は、公知のフォトリソグラフィ法などにより
行われる。
【0020】(図2B)後工程でウェーハ2を個別の半
導体装置に分離するための所定のダイシング位置に、第
1の切断手段である第1のダイシングソー14を用い
て、ウェーハ2の表面側から切り溝16を入れる。切り
溝16の深さは、ウェーハ2の表面側から、絶縁層5と
保護膜4を切断して、ウェーハ2のほぼ半分程度まで達
する。第1のダイシングソー14の構成としては、例え
ば、高速回転するスピンドルの先端に取り付けられ、ダ
イヤモンド微粒を貼り付けた薄い円形刃である。
【0021】(図2C)上記工程で切り溝16を形成さ
れたウェーハ2を金型にセットして、切り溝16を埋
め、且つ配線層7を覆うモールド樹脂層(例えばエポキ
シ樹脂でなる)20を形成する。ビアポスト8の周囲も
モールド樹脂層20で覆われるが、配線層7と接続する
反対側の端面は露出する。
【0022】(図3D)モールド樹脂層20から露出し
ている各ビアポスト8の端面に、はんだボール9を形成
する。これは、例えば、予め所定の寸法の球形にそろえ
たはんだボール9を各ビアポスト8に配置し、リフロー
(加熱溶融)することにより形成する(はんだボール移
載法)。あるいは、ソルダーペーストを各ビアポスト8
上にスクリーン印刷し、リフローすることによりはんだ
ボール9を形成してもよい。
【0023】(図3E)切り溝16よりも幅の小さい
(すなわち、第1のダイシングソー14よりも厚さの薄
い)、第2の切断手段である第2のダイシングソー15
を用いて、切り溝16のほぼ中央部で、ウェーハ2及び
モールド樹脂層20を縦方向に切断して、個別の半導体
装置に分離する。第2のダイシングソー15の構成とし
ては、第1のダイシングソー14と同様、例えば、高速
回転するスピンドルの先端に取り付けられ、ダイヤモン
ド微粒を貼り付けた薄い円形刃である。
【0024】以上のようにして、図1に示す、半導体装
置11が得られる。ウェーハ2上に複数形成された半導
体集積回路の微細な電極面3は、実装基板への実装時に
電極端子間のショートを防いで信頼性を高めるため、ビ
ア6や配線層7を介して、ピッチがより拡大されたビア
ポスト8として再配列(再配線)されている。ビアポス
ト8とモールド樹脂層20は、この半導体装置1が実装
基板に実装された状態で、シリコンで構成されるウェー
ハ2とガラスエポキシ等で構成される実装基板との熱膨
張係数の差で生じる応力を緩和する役割を果たす。ビア
ポスト8の先端にははんだボール9が形成され、半導体
装置1の外部電極端子として機能し、実装基板への実装
を安定化させ、より信頼性の高いものとする。
【0025】更に、本実施の形態では、ウェーハ状態か
らの切断面である側面では、保護膜4、絶縁層5、モー
ルド樹脂層20の各境界部が外部に露出せず、モールド
樹脂層20の、切り溝16に埋め込まれてウェーハ2ま
で延在する部分20aで保護されている。従って、側面
側からの水分の侵入を防いで、基板実装時の熱衝撃によ
るクラックの発生や、実装後の水分侵入による電極面3
や配線層7などの腐食を防いで信頼性を高めることがで
きる。
【0026】また、モールド樹脂層20とウェーハ2と
の界面は、その断面形状が屈曲したL字形状をしている
ため、モールド樹脂層20とウェーハ2との界面に側面
側から水分が侵入したとしても内部まで届きにくく、更
に、界面伝いに電極面3や配線層7まで水分が進む距離
も従来に比べて長くなるため、内部の半導体集積回路に
ダメージが及びにくい。
【0027】次に、本発明の第2の実施の形態について
説明する。なお、上記第1の実施の形態と同じ構成部分
には同一の符号を付しその詳細な説明は省略する。
【0028】第1の実施の形態と同様な、図2A、B、
Cの工程を経て、図4Aに示す状態となる。この後、本
実施の形態では、ウェーハ2の裏面(回路形成面と反対
側の面)を、図4Bに示すように、切り溝16の底部に
達するまで研削する。この裏面研削は、例えばCMP
(Chemical Mechanical Polishing )法にて行う。
【0029】この後、第1の実施の形態と同様に、モー
ルド樹脂層20から露出している各ビアポスト8の端面
に、はんだボール9を形成し、次いで、切り溝16の幅
よりも刃幅の小さい第2のダイシングソー15を用い
て、切り溝16のほぼ中央部で、モールド樹脂層20を
縦方向に切断して、個別の半導体装置に分離する。
【0030】以上のようにして、図6に示す、第2の実
施の形態による半導体装置21が得られる。この半導体
装置21では、ウェーハ2の側面全てが、モールド樹脂
層20の、切り溝16へ埋め込まれた部分20aで覆わ
れているため、水分の侵入を防止するだけでなく、機械
的強度も高めて、側面の保護をより強化することができ
る。その他、第1の実施の形態と同様な作用効果が得ら
れる。
【0031】次に、本発明の第3の実施の形態について
説明する。なお、上記各実施の形態と同じ構成部分には
同一の符号を付しその詳細な説明は省略する。
【0032】本実施の形態では、図4Bに示す裏面研削
までは、第2の実施の形態と同じである。この後、図5
Cに示すように、ウェーハ2の裏面に裏面保護用樹脂層
12(例えばエポキシ樹脂)を、例えば金型を用いて形
成する。
【0033】次いで、図5Dに示すように、モールド樹
脂層20から露出している各ビアポスト8の端面に、は
んだボール9を形成し、更に、切り溝16の幅よりも刃
幅の小さい第2のダイシングソー15を用いて、切り溝
16のほぼ中央部で、モールド樹脂層20と裏面保護用
樹脂層12を縦方向に切断して、個別の半導体装置に分
離する。
【0034】以上のようにして、図7に示す、第3の実
施の形態による半導体装置31が得られる。この半導体
装置31では、ウェーハ2を、モールド樹脂層20及び
裏面保護用樹脂層12で完全に保護することができる。
また、各チップに分割してから、分割された各チップご
とにモールディングを施すのではなく、ウェーハ状態で
一括して樹脂によるウェーハ2の保護が行え、切断した
時点では既に各チップ(ウェーハ2)は樹脂で覆われた
構造となっているので、工程の簡略化、効率化が図れ
る。その他、第1の実施の形態と同様な作用効果が得ら
れる。
【0035】更に、上記第2、第3の実施の形態では、
第2のダイシングソー15を用いた切断の際には、樹脂
の部分のみを切断するので切断を容易に行え、ダイシン
グソー15の破損を防げ、また、切断の影響でウェーハ
2にストレス、亀裂等のダメージが入ることも防げる。
【0036】次に、本発明の第4の実施の形態について
説明する。なお、上記各実施の形態と同じ構成部分には
同一の符号を付しその詳細な説明は省略する。
【0037】本実施の形態では、第1のダイシングソー
14を用いた切り溝形成の際に(ハーフカットの際)
に、図8に示すように、小径部35aと大径部35bと
からなる段付き形状の切り溝35を形成する。このよう
な切り溝35は、第1のダイシングソー14の刃先を凸
形状にすれば容易に実現できる。あるいは、小径部35
aと、大径部35bとを、それぞれ刃幅の異なる2つの
ダイシングソーで別々に形成してもよい。なお、小径部
35の幅(内径)と、フルカット用の第2のダイシング
ソー15の刃幅との関係は、小径部35の幅(内径)>
第2のダイシングソー15の刃幅、とする。
【0038】この後、図9に示すように、第2のダイシ
ングソー15を用いて、小径部35aのほぼ中央部で、
ウェーハ2及びモールド樹脂層30を縦方向に切断し
て、個別の半導体装置に分離する。すなわち、切り溝3
5を埋めるモールド樹脂層30の凸状部分のほぼ中心で
切断する。以上のようにして、図10に示す、第4の実
施の形態による半導体装置41が得られる。
【0039】本実施の形態によれば、切断面、すなわち
半導体装置41の側面では、モールド樹脂層30がウェ
ーハ2の内側で段部36を形成している。すなわち、モ
ールド樹脂層30とウェーハ2との界面に段部36が形
成されている。このため、モールド樹脂層30とウェー
ハ2との界面に側面側から水分が侵入したとしても内部
まで届きにくく、更に、界面伝いに電極面3や配線層7
まで水分が進む距離も長いため、内部の半導体集積回路
にダメージが及びにくい。その他、第1の実施の形態と
同様な作用効果が得られる。
【0040】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
【0041】第2のダイシングソー15の刃先の断面形
状は矩形に限らず、台形状であってもよい。このような
ダイシングソーを用いて切断すると、切断面、すなわち
各半導体装置11、21、31、41の側面がストレー
ト形状ではなく、傾斜した形状となるが、上述した作用
効果には何ら影響はない。
【0042】また、上記実施の形態で示した各構成部材
の具体的な材質は一例であって、上記実施の形態で示し
たものに限られるものではない。
【0043】
【発明の効果】本発明の半導体装置は、ウェーハ状態か
ら切り出される際の切断面である側面において、樹脂層
が、絶縁層と保護膜を覆って半導体ウェーハにまで延び
ている。このような構成のため、側面において、保護
膜、絶縁層、樹脂層の各境界部が外部に露出せず、これ
ら境界部からの水分の侵入を防ぐことができ、基板実装
時の熱衝撃によるクラックの発生や、実装後の水分侵入
による電極面や配線層の腐食などを防いで品質に優れた
半導体装置を提供することができる。
【0044】本発明の半導体装置の製造方法では、個別
の半導体装置に分離するダイシング位置に、第1の切断
手段で、表面側から、半導体ウェーハ表面に形成される
保護膜よりも深い位置まで切り溝を形成した後、切り溝
を埋めるように樹脂層を形成し、切り溝の幅よりも刃幅
が小さい第2の切断手段を用いて、切り溝の位置で樹脂
層及びウェーハを切断することによって、その切断面で
ある側面において、樹脂層が、絶縁層と保護膜を覆って
半導体ウェーハにまで延びている構造が得られる。この
ような構成のため、側面において、保護膜、絶縁層、樹
脂層の各境界部が外部に露出せず、これら境界部からの
水分の侵入を防ぐことができ、基板実装時の熱衝撃によ
るクラックの発生や、実装後の水分侵入による電極面や
配線層の腐食などを防いで品質に優れた半導体装置を提
供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体装置の
断面図である。
【図2】同第1の実施の形態による半導体装置の製造工
程断面図であり、Aは再配線・ビアポスト形成工程を示
し、Bはハーフカット工程(切り溝形成工程)を示し、
Cは樹脂封止工程を示す。
【図3】図2に続く製造工程断面図であり、Dははんだ
ボール搭載工程を示し、Eは分離工程を示す。
【図4】本発明の第2及び第3の実施の形態による半導
体装置の製造工程断面図であり、Aは樹脂封止工程を示
し、Bは裏面研削工程を示す。
【図5】図4に続いて行われる、第3の実施の形態によ
る半導体装置の製造工程断面図であり、Cは裏面への樹
脂封止工程を示し、Dは分離工程を示す。
【図6】第2の実施の形態による半導体装置の断面図で
ある。
【図7】第3の実施の形態による半導体装置の断面図で
ある。
【図8】第4の実施の形態による半導体装置の製造工程
断面図である。
【図9】図8に続く製造工程断面図である。
【図10】第4の実施の形態による半導体装置の断面図
である。
【図11】従来例の半導体装置の断面図である。
【図12】同従来例の半導体装置の製造工程断面図であ
り、Aは再配線・ビアポスト形成工程を示し、Bは樹脂
封止工程を示す。
【図13】図12に続く製造工程断面図であり、Aはは
んだボール搭載工程を示し、Bは分離工程を示す。
【図14】他従来例の半導体装置の断面図である。
【符号の説明】
2……シリコンウェーハ、3……電極面、4……保護
膜、5……絶縁層、7……配線層、8……ビアポスト、
9……はんだボール、12……裏面保護用樹脂層、14
……第1のダイシングソー、15……第2のダイシング
ソー、16……切り溝、20、20a……モールド樹
脂、21……半導体装置、30……モールド樹脂層、3
1……半導体装置、35……切り溝、35a……小径
部、35b……大径部、36……段部、41……半導体
装置。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 表面に半導体集積回路が形成された半導
    体ウェーハに、前記半導体集積回路を保護する保護膜
    と、該保護膜の上に形成される絶縁層と、該絶縁層の上
    に形成され前記半導体集積回路と接続される配線層と、
    該配線層に接続するボール状電極端子と、前記配線層を
    覆う樹脂層とが形成された状態で、切断手段により切断
    されて個別に分離され、前記切断手段で切断された切断
    面が側面となる半導体装置において、 前記側面では、前記樹脂層が、前記絶縁層と前記保護膜
    とを覆って前記半導体ウェーハにまで延びていることを
    特徴とする半導体装置。
  2. 【請求項2】 前記樹脂層は、前記半導体ウェーハの側
    面の全てを覆っていることを特徴とする請求項1に記載
    の半導体装置。
  3. 【請求項3】 前記半導体ウェーハの裏面が、裏面保護
    用樹脂層で覆われていることを特徴とする請求項2に記
    載の半導体装置。
  4. 【請求項4】 前記半導体ウェーハと前記樹脂層との界
    面に段部が形成されていることを特徴とする請求項1に
    記載の半導体装置。
  5. 【請求項5】 半導体ウェーハの表面に半導体集積回路
    を形成する工程と、 前記半導体集積回路の上に保護膜を形成する工程と、 前記保護膜の上に絶縁層を形成する工程と、 前記絶縁層の上に、前記半導体集積回路と接続する配線
    層を形成する工程と、 個別の半導体装置に分離するダイシング位置に、第1の
    切断手段で、前記表面側から、前記保護膜よりも深い位
    置まで切り溝を形成する工程と、 前記切り溝を埋め、且つ前記配線層を覆う樹脂層を形成
    する工程と、 前記配線層に接続するボール状電極端子を形成する工程
    と、 前記切り溝の幅よりも刃幅が小さい第2の切断手段を用
    いて、前記切り溝の位置で個別の半導体装置に分離する
    ダイシング工程と、を有することを特徴とする半導体装
    置の製造方法。
  6. 【請求項6】 前記樹脂層の形成後、前記半導体ウェー
    ハの裏面側から前記切り溝まで前記半導体ウェーハを裏
    面研削する工程を有することを特徴とする請求項5に記
    載の半導体装置の製造方法。
  7. 【請求項7】 前記半導体ウェーハの前記裏面研削後、
    前記半導体ウェーハの裏面に裏面保護用樹脂層を形成す
    る工程を有し、 前記第2の切断手段を用いたダイシングの際には、前記
    裏面保護用樹脂層も切断することを特徴とする請求項6
    に記載の半導体装置の製造方法。
  8. 【請求項8】 前記切り溝を、大径部とこれより内径の
    小さい小径部とからなる段付き状に形成し、前記小径部
    の内径は前記第2の切断手段の幅より大きく、前記小径
    部の位置で前記第2の切断手段を用いたダイシングを行
    うことを特徴とする請求項5に記載の半導体装置の製造
    方法。
JP2001316529A 2001-10-15 2001-10-15 半導体装置及びその製造方法 Pending JP2003124392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001316529A JP2003124392A (ja) 2001-10-15 2001-10-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001316529A JP2003124392A (ja) 2001-10-15 2001-10-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003124392A true JP2003124392A (ja) 2003-04-25

Family

ID=19134533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316529A Pending JP2003124392A (ja) 2001-10-15 2001-10-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003124392A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202802A (ja) * 2005-01-18 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7122910B2 (en) 2004-03-08 2006-10-17 Oki Electric Industry Co., Ltd. Packaged semiconductor device
CN100397664C (zh) * 2003-06-05 2008-06-25 三洋电机株式会社 光半导体装置及其制造方法
JP2008300564A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2011091453A (ja) * 2004-11-16 2011-05-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2011091452A (ja) * 2011-02-07 2011-05-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN102306635A (zh) * 2004-11-16 2012-01-04 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP2012033861A (ja) * 2010-08-02 2012-02-16 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
CN103779241A (zh) * 2012-10-23 2014-05-07 Nxp股份有限公司 晶片级芯片规模封装(wlcsp)的保护
CN106252281A (zh) * 2015-06-08 2016-12-21 株式会社迪思科 晶片的加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドNepes Co., Ltd. 半導体パッケージおよびその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397664C (zh) * 2003-06-05 2008-06-25 三洋电机株式会社 光半导体装置及其制造方法
US7687320B2 (en) 2004-03-08 2010-03-30 Oki Semiconductor Co., Ltd. Manufacturing method for packaged semiconductor device
US7122910B2 (en) 2004-03-08 2006-10-17 Oki Electric Industry Co., Ltd. Packaged semiconductor device
US11069591B2 (en) 2004-11-16 2021-07-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2011091453A (ja) * 2004-11-16 2011-05-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9111819B2 (en) 2004-11-16 2015-08-18 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102306635A (zh) * 2004-11-16 2012-01-04 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US10431516B2 (en) 2004-11-16 2019-10-01 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9601441B2 (en) 2004-11-16 2017-03-21 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8575764B2 (en) 2004-11-16 2013-11-05 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9312228B2 (en) 2004-11-16 2016-04-12 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8786106B2 (en) 2004-11-16 2014-07-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8928156B2 (en) 2004-11-16 2015-01-06 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4507889B2 (ja) * 2005-01-18 2010-07-21 パナソニック株式会社 半導体装置の製造方法
JP2006202802A (ja) * 2005-01-18 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008300564A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2012033861A (ja) * 2010-08-02 2012-02-16 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
JP2011091452A (ja) * 2011-02-07 2011-05-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN103779241A (zh) * 2012-10-23 2014-05-07 Nxp股份有限公司 晶片级芯片规模封装(wlcsp)的保护
CN106252281A (zh) * 2015-06-08 2016-12-21 株式会社迪思科 晶片的加工方法
JP2017005056A (ja) * 2015-06-08 2017-01-05 株式会社ディスコ ウエーハの加工方法
JP2017017137A (ja) * 2015-06-30 2017-01-19 株式会社ディスコ ウエーハの加工方法
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドNepes Co., Ltd. 半導体パッケージおよびその製造方法
US10381312B2 (en) 2016-05-13 2019-08-13 Nepes Co., Ltd. Semiconductor package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
JP3516592B2 (ja) 半導体装置およびその製造方法
US8003448B2 (en) Semiconductor package and method for producing the same
KR100727519B1 (ko) 반도체장치 및 그 제조방법
US7443012B2 (en) Semiconductor device
CN105374783B (zh) 半导体边界保护密封剂
JP2005235859A (ja) 半導体装置及びその製造方法
JP2006080267A (ja) 半導体装置の製造方法
JP2003124392A (ja) 半導体装置及びその製造方法
JP2001024024A (ja) 半導体パッケージ及びその製造方法
KR102164047B1 (ko) 반도체 패키지의 제조방법
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2003086762A (ja) 半導体装置及びその製造方法
US8785297B2 (en) Method for encapsulating electronic components on a wafer
US7679200B2 (en) Semiconductor chip with crack stop
US20020050631A1 (en) Semiconductor device and method for fabricating the same
JP2011091453A (ja) 半導体装置および半導体装置の製造方法
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置
JP5151907B2 (ja) 半導体装置及びその製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP3917121B2 (ja) 半導体装置の製造方法
JP2005191485A (ja) 半導体装置
KR100388288B1 (ko) 반도체패키지의 제조 방법
KR20070095480A (ko) 웨이퍼 레벨의 반도체 칩 패키지의 제조방법
KR100333383B1 (ko) 반도체 패키지의 솔더 볼 접합 강도 강화 방법