CN106252281A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN106252281A
CN106252281A CN201610398657.7A CN201610398657A CN106252281A CN 106252281 A CN106252281 A CN 106252281A CN 201610398657 A CN201610398657 A CN 201610398657A CN 106252281 A CN106252281 A CN 106252281A
Authority
CN
China
Prior art keywords
wafer
cutting slot
cutting
moulded resin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610398657.7A
Other languages
English (en)
Inventor
久保敦嗣
陆昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN106252281A publication Critical patent/CN106252281A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供晶片的加工方法，得到品质良好的晶片级芯片规模封装(WLCSP)。包含：第1切削槽形成工序，以具有第1厚度的切削刀具从晶片正面侧沿分割预定线形成深度相当于器件完工厚度的第1切削槽；模制工序，在实施了切削槽形成工序的晶片正面敷设模制树脂并在第1切削槽中埋设模制树脂；第2切削槽形成工序，以具有比第1厚度薄的第2厚度的切削刀具形成比晶片正面敷设的模制树脂和第1切削槽中埋设的模制树脂的厚度深而到达晶片的第2切削槽；保护部件粘贴工序，对实施了第2切削槽形成工序的晶片正面所敷设的模制树脂的表面粘贴保护部件；背面磨削工序，对实施了保护部件粘贴工序的晶片背面进行磨削使第2切削槽露出将晶片分割成一个个器件。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，在该晶片的正面上呈格子状形成有多条分割预定线并且在通过该多条分割预定线划分出的多个区域中形成有器件，将该晶片沿分割预定线分割为一个个器件，并且利用树脂包覆一个个器件。
背景技术
在半导体器件制造工序中，在作为大致圆板形状的半导体晶片的正面上通过排列成格子状的分割预定线而划分出多个区域，在该划分出的区域中形成IC、LSI等器件。通过沿着分割预定线将这样形成的半导体晶片切断而对形成有器件的区域进行分割从而制造出各个器件。
近年来，开发出将晶片分割成一个个的器件并且利用树脂包覆各个器件的封装技术。在下述专利文献1中公开了作为该封装技术之一的被称为晶片级芯片规模封装(WLCSP)的封装技术。
下述专利文献1所公开的封装技术中，在晶片的背面上包覆树脂，并从晶片的正面沿着分割预定线形成到达树脂的切削槽，在晶片的正面上敷设模制树脂而包覆各器件并且在切削槽中埋设模制树脂，然后，通过厚度比切削槽的宽度薄的切削刀具将填充在切削槽中的模制树脂切断，而分割成各个晶片级芯片规模封装(WLCSP)。
并且，作为制造晶片级芯片规模封装(WLCSP)的晶片的加工方法开发出了如下的技术。
(1)从晶片的正面侧沿着分割预定线形成相当于器件的完工厚度的深度的切削槽。
(2)在晶片的正面上敷设模制树脂并且在切削槽中埋设模制树脂。
(3)在晶片的正面所敷设的模制树脂的表面上粘贴保护部件并对晶片的背面进行磨削而使切削槽露出。
(4)将晶片的背面粘贴于划片带，通过厚度比切削槽的宽度薄的切削刀具将埋设于切削槽的模制树脂切断，而分割成各个晶片级芯片规模封装(WLCSP)。
专利文献1：日本特开2006-100535号公报
但是，在上述的任一加工方法中都存在如下的问题：当通过切削刀具将埋设在切削槽中的模制树脂切断时，因模制树脂的阻力而使切削刀具的切削刃发生挠曲，给构成晶片级芯片规模封装(WLCSP)的器件的侧面带来损伤。
发明内容
本发明是鉴于上述情况而完成的，其主要的技术课题在于提供一种晶片的加工方法，能够得到品质良好的晶片级芯片规模封装(WLCSP)。
为了解决上述主要的技术课题，根据本发明，提供一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线，并且在由该多条分割预定线划分的多个区域中形成有在正面上具有凸块的器件，该晶片的加工方法的特征在于，具有如下的工序：第1切削槽形成工序，利用具有第1厚度的切削刀具而从晶片的正面侧沿着分割预定线形成相当于器件的完工厚度的深度的第1切削槽；模制工序，在实施了该第1切削槽形成工序的晶片的正面上敷设模制树脂并且在该第1切削槽中埋设模制树脂；第2切削槽形成工序，利用具有比该第1厚度薄的第2厚度的切削刀具而形成比敷设于晶片的正面上的模制树脂以及埋设于该第1切削槽中的模制树脂的厚度深而到达晶片的第2切削槽；保护部件粘贴工序，在实施了该第2切削槽形成工序的晶片的正面所敷设的模制树脂的表面上粘贴保护部件；以及背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该第2切削槽露出，将晶片分割成一个个的器件。
由于本发明的晶片的加工方法包含如下的工序：第1切削槽形成工序，利用具有第1厚度的切削刀具而从晶片的正面侧沿着分割预定线形成相当于器件的完工厚度的深度的第1切削槽；模制工序，在实施了该第1切削槽形成工序的晶片的正面上敷设模制树脂并且在该第1切削槽中埋设模制树脂；第2切削槽形成工序，利用具有比该第1厚度薄的第2厚度的切削刀具而形成比敷设于晶片的正面上的模制树脂和埋设于该第1切削槽中的模制树脂的厚度深而到达晶片的第2切削槽；保护部件粘贴工序，在实施了该第2切削槽形成工序的晶片的正面所敷设的模制树脂的表面上粘贴保护部件；以及背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该第2切削槽露出，将晶片分割成一个个的器件，因此，在对在正面上敷设了模制树脂的晶片的背面进行磨削之后，不沿着分割预定线进行切削，因此消除对器件的侧面带来损伤这样的问题。并且，在上述第2切削槽形成工序中，由于形成比敷设于晶片的正面的模制树脂和埋设于第1切削槽的模制树脂的厚度深而到达晶片的第2切削槽，因此通过对构成晶片的硅等进行切削而使切削刀具的外周部的旋转达到稳定。因此，不会像仅对模制树脂进行切削的情况那样使切削刀具产生挠曲，能够消除因切削刀具挠曲而导致对器件的侧面带来损伤的问题。此外，在上述第2切削槽形成工序中，由于切削刀具的外周部稍稍对构成晶片的硅等进行切削，因此产生自动磨锐作用而使切削良好，器件的品质得到提高。
附图说明
图1是作为通过本发明的晶片的加工方法而分割的晶片的半导体晶片的立体图。
图2是用于实施本发明的晶片的加工方法中的第1切削槽形成工序的切削装置的主要部位立体图。
图3的(a)～(d)是本发明的晶片的加工方法的第1切削槽形成工序的说明图。
图4的(a)～(c)是本发明的晶片的加工方法的模制工序的说明图。
图5的(a)～(c)是示出本发明的晶片的加工方法的凸块露出工序的说明图。
图6是用于实施本发明的晶片的加工方法的第2切削槽形成工序的切削装置的主要部位立体图。
图7的(a)～(d)是本发明的晶片的加工方法的第2切削槽形成工序的说明图。
图8的(a)、(b)是本发明的晶片的加工方法的保护部件粘贴工序的说明图。
图9的(a)～(c)是本发明的晶片的加工方法的背面磨削工序的说明图。
图10是本发明的晶片的加工方法的晶片支承工序的说明图。
图11是通过本发明的晶片的加工方法而一个个分割得到的器件的立体图。
标号说明
2：半导体晶片；21：分割预定线；22：器件；3、30：切削装置；31：切削装置的卡盘工作台；32：切削构件；323：切削刀具；4：树脂包覆装置；40：模制树脂；5：研磨装置；51：研磨装置的卡盘工作台；52：研磨构件；524：研磨工具；6：保护带；7：磨削装置；71：磨削装置的卡盘工作台；72：磨削构件；724：磨轮；F：环状的框架；T：划片带。
具体实施方式
以下，参照附图对本发明的晶片的加工方法的优选的实施方式详细地进行说明。
图1中示出作为根据本发明而加工的晶片的半导体晶片的立体图。图1所示的半导体晶片2由厚度为例如600μm的硅晶片构成，在正面2a上呈格子状形成有多条分割预定线21，并且在通过该多条分割预定线21划分出的多个区域中形成IC、LSI等器件22。该各器件22全部呈相同的结构。在器件22的正面上分别形成有多个作为突起电极的凸块(bump)23。以下，对沿着分割预定线21将该半导体晶片2分割成一个个的器件22并且利用树脂包覆各个器件的晶片的加工方法进行说明。
首先，实施第1切削槽形成工序，通过具有第1厚度的切削刀具从半导体晶片2的正面侧沿着分割预定线21形成相当于器件的完工厚度的深度的第1切削槽。在图示的实施方式中使用图2所示的切削装置3来实施该第1切削槽形成工序。图2所示的切削装置3具有：卡盘工作台31，其保持被加工物；切削构件32，其对保持在该卡盘工作台31上的被加工物进行切削；以及拍摄构件33，其对保持在该卡盘工作台31上的被加工物进行拍摄。卡盘工作台31构成为吸引保持被加工物，通过未图示的切削进给构件而在图2中箭头X所示的切削进给方向上移动，并且通过未图示的分度进给构件而在箭头Y所示的分度进给方向上移动。
上述切削构件32包含：实质上水平配置的主轴壳体321；旋转主轴322，其旋转自如地支承于该主轴壳体321；切削刀具323，其具有装配于该旋转主轴322的前端部的环状的切削刃323a，旋转主轴322借助配设在主轴壳体321内的未图示的伺服电动机而在箭头322a所示的方向上旋转。另外，在图示的实施方式中将切削刀具323的环状的切削刃323a设定为作为第1厚度的50μm。上述拍摄构件33由显微镜或CCD照相机等光学构件构成，将拍摄到的图像信号发送给未图示的控制构件。
为了使用上述的切削装置3来实施第1切削槽形成工序，而如图2所示那样将半导体晶片2的背面2b侧载置在卡盘工作台31上，并通过使未图示的吸引构件进行动作而将半导体晶片2吸引保持在卡盘工作台31上。因此，保持在卡盘工作台31上的半导体晶片2的正面2a成为上侧。这样，吸引保持着半导体晶片2的卡盘工作台31被未图示的切削进给构件定位在拍摄构件33的正下方。
当卡盘工作台31被定位在拍摄构件33的正下方时，执行对准作业，通过拍摄构件33和未图示的控制构件检测应该沿着半导体晶片2的分割预定线21形成第1分割槽的切削区域。即，拍摄构件33和未图示的控制构件执行用于进行在半导体晶片2的规定的方向上形成的分割预定线21与切削刀具323的对位的图案匹配等图像处理，执行切削区域的对准(对准工序)。并且，针对形成于半导体晶片2的在与上述规定的方向垂直的方向上延伸的分割预定线21也同样地执行切削区域的对准。
在像上述那样完成了对保持在卡盘工作台31上的半导体晶片2的切削区域进行检测的对准之后，使保持着半导体晶片2的卡盘工作台31移动至切削加工区域的切削开始位置。此时，如图3的(a)所示那样，对半导体晶片2进行定位以使得分割预定线21的一端(在图3的(a)中为左端)位于比切削刀具323的环状的切削刃323a的正下方靠右侧规定的量的位置。接着，使切削刀具323从图3的(a)中双点划线所示的待机位置像箭头Z1所示那样向下方切入进给，在图3的(a)中像实线所示那样定位在规定的切入进给位置。关于该切入进给位置，像图3的(a)和图3的(c)所示那样，将切削刀具323的环状的切削刃323a的下端设定在距半导体晶片2的正面相当于器件的完工厚度的深度位置(例如，200μm)。
接着，使切削刀具323在图3的(a)中箭头322a所示的方向上以规定的旋转速度旋转，并使卡盘工作台31在图3的(a)中箭头X1所示的方向上以规定的切削进给速度移动。并且，在分割预定线21的另一端(图3的(b)中为右端)到达位于比切削刀具323的环状的切削刃323a的正下方靠左侧规定的量的位置之后，停止卡盘工作台31的移动。通过这样对卡盘工作台31进行切削进给而如图3的(d)所示那样在半导体晶片2上沿着分割预定线21形成距正面相当于器件的完工厚度的深度(例如，200μm)且宽度为50μm的第1切削槽210(第1切削槽形成工序)。
接着，使切削刀具323像图3的(b)中箭头Z2所示那样上升而定位在由双点划线所示的待机位置，使卡盘工作台31在图3的(b)中箭头X2所示的方向上移动，而返回图3的(a)所示的位置。并且，使卡盘工作台31在与纸面垂直的方向(分度进给方向)上分度进给相当于分割预定线21的间隔的量，将下一要切削的分割预定线21定位在与切削刀具323对应的位置。这样，在下一要切削的分割预定线21定位在与切削刀具323对应的位置之后，实施上述的第1切削槽形成工序。并且，针对形成于半导体晶片2的所有的分割预定线21实施上述的第1切削槽形成工序。
在实施了上述的第1切削槽形成工序之后，实施模制工序，在半导体晶片2的正面上敷设模制树脂并且在第1切削槽210中埋设模制树脂。在该模制工序中，如图4的(a)所示，将实施了上述第1切削槽形成工序的半导体晶片2的背面2b侧载置在树脂包覆装置4的保持工作台41的作为上表面的保持面上。并且，通过使未图示的吸引构件进行动作而在保持工作台41的保持面上吸引保持半导体晶片2。因此，保持在保持工作台41上的半导体晶片2的正面2a成为上侧。这样，在保持工作台41上保持半导体晶片2之后，如图4的(a)所示，将树脂供给喷嘴42的喷出口421定位在保持工作台41上所保持的半导体晶片2的中心部，并使未图示的树脂供给构件进行动作，而从树脂供给喷嘴42的喷出口421向保持在保持工作台41上的半导体晶片2的中央区域滴下规定的量的模制树脂40。在向半导体晶片2的正面2a的中央区域滴下了规定的量的模制树脂40之后，通过像图4的(b)所示那样使保持工作台41在箭头41a所示的方向上以规定的旋转速度旋转规定的时间，而如图4的(b)和(c)所示那样在半导体晶片2的正面2a上敷设模制树脂40并且在第1切削槽210中埋设模制树脂40。另外，模制树脂40在图示的实施方式中使用热固化性的液状树脂(环氧系的树脂)，在敷设于半导体晶片2的正面2a且埋设在切削槽210中之后，通过以150℃左右进行加热而使其固化。
接着，实施凸块露出工序，对敷设在半导体晶片2的正面2a上的模制树脂40进行研磨，使形成在器件22的正面上的凸块23露出。使用图5的(a)所示的研磨装置5来实施该凸块露出工序。图5的(a)所示的研磨装置5具有保持被加工物的卡盘工作台51和对保持在该卡盘工作台51上的被加工物进行研磨的研磨构件52。卡盘工作台51构成为在上表面上吸引保持被加工物，通过未图示的旋转驱动机构而在图5的(a)中箭头51a所示的方向上旋转。研磨构件52具有：主轴壳体521；旋转主轴522，其旋转自如地支承于该主轴壳体521，通过未图示的旋转驱动机构而进行旋转；安装座523，其装配于该旋转主轴522的下端；以及研磨工具524，其安装于该安装座523的下表面。该研磨工具524由圆形的基台525和装配于该基台525的下表面的研磨垫526构成，基台525通过紧固螺栓527安装于安装座523的下表面。另外，在图示的实施方式中，研磨垫526在毛毡中作为研磨材料混入有由二氧化硅构成的磨粒。
要想使用上述的研磨装置5实施上述凸块露出工序，如图5的(a)所示，在卡盘工作台51的上表面(保持面)上载置实施了上述模制工序的半导体晶片2的背面2b侧。并且，通过使未图示的吸引构件进行动作而在卡盘工作台51上吸附保持半导体晶片2(晶片保持工序)。因此，对于保持在卡盘工作台51上的半导体晶片2而言，敷设在正面2a上的模制树脂40成为上侧。这样在卡盘工作台51上吸引保持了半导体晶片2之后，使卡盘工作台51在图5的(a)中箭头51a所示的方向上以规定的旋转速度旋转，并且使研磨构件52的研磨工具524在图5的(a)中箭头524a所示的方向上以规定的旋转速度旋转，而像图5的(b)所示那样使研磨垫526与敷设在作为被加工面的正面2a上的模制树脂40的上表面接触，并使研磨工具524像图5的(a)和图5的(b)中箭头524b所示那样以规定的研磨进给速度向下方(相对于卡盘工作台51的保持面垂直的方向)研磨进给规定的量。其结果为，如图5的(c)所示那样将敷设在正面2a上的模制树脂40研磨规定的量，使形成在器件22的正面上的凸块23露出(凸块露出工序)。
另外，当在上述模制工序中以不包覆凸块23的上端部的方式在半导体晶片2的正面2a上敷设模制树脂40的情况下，上述的凸块露出工序不一定是必须的。
在实施了上述的凸块露出工序之后，实施第2切削槽形成工序，通过具有比上述第1厚度薄的第2厚度的切削刀具来形成比敷设在半导体晶片2的正面上的模制树脂和埋设在第1切削槽中的模制树脂的厚度深而到达半导体晶片2的第2切削槽。在图示的实施方式中使用图6所示的切削装置30来实施该第2切削槽形成工序。另外，由于图6所示的切削装置30与上述图2所示的切削装置3除了切削刀具323的环状的切削刃323a之外是相同的结构，因此对同一部件标注同一标号而省略说明。图6所示的切削装置30中的切削刀具323的环状的切削刃323b被设定为作为比上述环状的切削刃323a的第1厚度(50μm)薄的第2厚度的20μm。
要想使用图6所示的切削装置30来实施第2切削槽形成工序，将实施了上述凸块露出工序的半导体晶片2的背面2b侧载置在卡盘工作台31上。并且，通过使未图示的吸引构件进行动作而在卡盘工作台31上吸引保持半导体晶片2。因此，保持在卡盘工作台31上的半导体晶片2的敷设在正面2a上的模制树脂40成为上侧。这样，吸引保持着半导体晶片2的卡盘工作台31被未图示的切削进给构件定位在拍摄构件33的正下方。
当将卡盘工作台31定位在拍摄构件33的正下方时，执行对准作业，通过拍摄构件33和未图示的控制构件来检测要对敷设在半导体晶片2的正面上的模制树脂和埋设在第1切削槽210中的模制树脂进行切削的切削区域。即，拍摄构件33和未图示的控制构件执行用于进行埋设有形成在半导体晶片2的规定的方向上的模制树脂40的切削槽210与切削刀具323的对位的图像处理，执行切削区域的对准(对准工序)。另外，由于在图示的实施方式中在形成有切削槽210的半导体晶片2的正面上敷设有模制树脂40，因此拍摄构件33对形成于隔着分割预定线21而相邻的器件22且从模制树脂40的表面露出的凸块23进行拍摄而发送给未图示的控制构件。并且，未图示的控制构件将形成于相邻的器件22的凸块23与凸块23的中间位置决定为形成于分割预定线21的切削槽210的宽度方向中间位置。这样，在执行了针对形成于半导体晶片2的规定的方向的埋设有模制树脂40的切削槽210的对准之后，针对形成于半导体晶片2的在相对于上述规定的方向垂直的方向上形成的切削槽210也同样地执行切削区域的对准。
在像上述那样完成了对保持在卡盘工作台31上的半导体晶片2的切削区域进行检测的对准之后，将保持着半导体晶片2的卡盘工作台31移动到切削加工区域的切削开始位置。此时，如图7的(a)所示，半导体晶片2的要切削的埋设有模制树脂40的切削槽210的一端(在图7的(a)中为左端)被定位为位于比切削刀具323的环状的切削刃323b的正下方靠右侧规定的量的位置。
在这样将保持在切削装置30的卡盘工作台31上的半导体晶片2定位于切削加工区域的切削开始位置之后，使切削刀具323从图7的(a)中双点划线所示的待机位置像箭头Z1所示那样向下方切入进给，像图7的(a)中实线所示那样定位于规定的切入进给位置。该切入进给位置像图7的(a)和图7的(c)所示那样被设定为切削刀具323的环状的切削刃323b的下端到达由硅晶片构成的半导体晶片2的位置。
接着，使切削刀具323在图7的(a)中箭头322a所示的方向上以规定的旋转速度旋转，使卡盘工作台31在图7的(a)中箭头X1所示的方向上以规定的切削进给速度移动。并且，在埋设有模制树脂40的第1切削槽210的另一端(在图7的(b)中为右端)到达位于比切削刀具323的环状的切削刃323b的正下方靠左侧规定的量的位置之后，停止卡盘工作台31的移动。通过这样对卡盘工作台31进行切削进给，而如图7的(d)所示，形成比敷设在半导体晶片2的正面上的模制树脂40和埋设在第1切削槽210中的模制树脂40的厚度深而到达半导体晶片2的第2切削槽410，该第2切削槽410的宽度为20μm(第2切削槽形成工序)。在该第2切削槽形成工序中，由于切削刀具323的环状的切削刃323b的下端像图7的(c)所示那样被设定为到达由硅晶片构成的半导体晶片2的位置，因此环状的切削刃323b对构成半导体晶片2的硅进行切削而环状的切削刃323b的外周部的旋转达到稳定。因此，不会像仅对模制树脂进行切削的情况那样使切削刀具323的环状的切削刃323b产生挠曲，能够消除因环状的切削刃323b挠曲而对器件的侧面带来损伤这样的问题。并且，在上述第2切削槽形成工序中，由于切削刀具323的环状的切削刃323b的外周部稍稍对构成半导体晶片2的硅进行切削，因此产生自动磨锐作用而使切削良好，器件的品质得到提高。
接着，使切削刀具323像图7的(b)中箭头Z2所示那样上升而定位在双点划线所示的待机位置，使卡盘工作台31在图7的(b)中箭头X2所示的方向上移动，而返回图7的(a)所示的位置。并且，使卡盘工作台31在与纸面垂直的方向(分度进给方向)上分度进给相当于埋设有模制树脂40的切削槽210的间隔(分割预定线21的间隔)的量，将下一要切削的埋设在切削槽210中的模制树脂40定位于与切削刀具323对应的位置。这样，在将下一要切削的埋设在切削槽210中的模制树脂40定位于与切削刀具323对应的位置之后，实施上述的第2切削槽形成工序。并且，在埋设在形成于半导体晶片2的所有的第1切削槽210中的模制树脂40所对应的区域中实施上述的第2切削槽形成工序。
在实施了上述的第2切削槽形成工序之后，实施保护部件粘贴工序，在半导体晶片2的正面所敷设的模制树脂40的表面上粘贴保护部件。即，如图8所示，在半导体晶片2的正面2a所敷设的模制树脂40的表面上粘贴作为保护部件的保护带6。另外，保护带6在图示的实施方式中，在厚度为100μm的由聚氯乙烯(PVC)构成的片状基材的正面上涂布有厚度为5μm左右的丙烯酸树脂系的糊。
接着，实施背面磨削工序，对实施了保护部件粘贴工序的半导体晶片2的背面进行磨削而使第2切削槽410露出并将半导体晶片2分割成一个个的器件。使用图9的(a)所示的磨削装置7来实施该背面磨削工序。图9的(a)所示的磨削装置7具有保持被加工物的卡盘工作台71以及对保持在该卡盘工作台71上的被加工物进行磨削的磨削构件72。卡盘工作台71构成为在作为保持面的上表面上吸引保持被加工物，通过未图示的旋转驱动机构而在图9的(a)中箭头71a所示的方向上旋转。磨削构件72具有：主轴壳体721；旋转主轴722，其旋转自如地支承于该主轴壳体721，借助未图示的旋转驱动机构而旋转；安装座723，其装配于该旋转主轴722的下端；以及磨轮724，其安装于该安装座723的下表面。该磨轮724由圆环状的基台725和在该基台725的下表面上装配为环状的磨削磨石726构成，基台725被紧固螺栓727安装于安装座723的下表面。
要想使用上述的磨削装置7来实施上述背面磨削工序，像图9的(a)所示那样将实施了上述保护部件粘贴工序的半导体晶片2的保护带6侧载置在卡盘工作台71的上表面(保持面)上。并且，通过使未图示的吸引构件进行动作而在卡盘工作台71上隔着保护带6吸引保持半导体晶片2。因此，保持在卡盘工作台71上的半导体晶片2的背面2b成为上侧。在这样在卡盘工作台71上隔着保护带6吸引保持半导体晶片2之后，使卡盘工作台71在图9的(a)中箭头71a所示的方向上以例如300rpm旋转，并且使磨削构件72的磨轮724在图9的(a)中箭头724a所示的方向上以例如6000rpm旋转，而像图9的(b)所示那样使磨削磨石726与作为被加工面的半导体晶片2的背面2b接触，使磨轮724像图9的(a)和图9的(b)中箭头724b所示那样以例如1μm/秒的磨削进给速度向下方(相对于卡盘工作台71的保持面垂直的方向)磨削进给规定的量。其结果为，对半导体晶片2的背面2b进行磨削，像图9的(c)所示那样使上述切削槽410在半导体晶片2的背面2b上露出，半导体晶片2被分割成一个个的器件22。另外，分割成一个个的器件22由于保护带6的作用而不会变得散乱，而是维持晶片的形态。
接着，实施晶片支承工序，在实施了背面磨削工序的半导体晶片2的背面上粘贴划片带并且将该划片带的外周部装配于环状的框架F，将粘贴在敷设于半导体晶片2的正面的模制树脂40的表面上的保护带6剥离。即，如图10所示，将实施了上述的背面磨削工序的半导体晶片2的背面2b粘贴在划片带T的正面上，该划片带T的外周部以覆盖环状的框架F的内侧开口部的方式被装配。并且，将粘贴在敷设于半导体晶片2的正面的模制树脂40的表面上的保护带6剥离。因此，粘贴于划片带T的正面的半导体晶片2的敷设在正面上的模制树脂40成为上侧。这样，将实施了晶片支承工序的半导体晶片2搬送到作为下一工序的拾取工序，针对一个个的器件进行拾取。这样被拾取的器件22如图11所示那样构成正面和侧面被模制树脂40包覆的晶片级芯片规模封装(WLCSP)。

Claims (1)

1.一种晶片的加工方法，该晶片在正面上呈格子状形成有多条分割预定线，并且在由该多条分割预定线划分的多个区域中形成有在正面上具有凸块的器件，该晶片的加工方法的特征在于，具有如下的工序：
第1切削槽形成工序，利用具有第1厚度的切削刀具而从晶片的正面侧沿着分割预定线形成相当于器件的完工厚度的深度的第1切削槽；
模制工序，在实施了该第1切削槽形成工序的晶片的正面上敷设模制树脂并且在该第1切削槽中埋设模制树脂；
第2切削槽形成工序，利用具有比该第1厚度薄的第2厚度的切削刀具而形成比敷设于晶片的正面上的模制树脂以及埋设于该第1切削槽中的模制树脂的厚度深而到达晶片的第2切削槽；
保护部件粘贴工序，在实施了该第2切削槽形成工序的晶片的正面所敷设的模制树脂的表面上粘贴保护部件；以及
背面磨削工序，对实施了该保护部件粘贴工序的晶片的背面进行磨削而使该第2切削槽露出，将晶片分割成一个个的器件。
CN201610398657.7A 2015-06-08 2016-06-07 晶片的加工方法 Pending CN106252281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-115812 2015-06-08
JP2015115812A JP2017005056A (ja) 2015-06-08 2015-06-08 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
CN106252281A true CN106252281A (zh) 2016-12-21

Family

ID=57613485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610398657.7A Pending CN106252281A (zh) 2015-06-08 2016-06-07 晶片的加工方法

Country Status (4)

Country Link
JP (1) JP2017005056A (zh)
KR (1) KR20160144311A (zh)
CN (1) CN106252281A (zh)
TW (1) TW201701344A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473394A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473395A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473392A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473393A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6963409B2 (ja) * 2017-05-09 2021-11-10 株式会社ディスコ ウェーハの加工方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
JP7098221B2 (ja) * 2017-09-08 2022-07-11 株式会社ディスコ ウェーハの加工方法
JP2020129639A (ja) * 2019-02-12 2020-08-27 株式会社ディスコ デバイスパッケージ形成方法
JP7316730B2 (ja) * 2019-10-21 2023-07-28 株式会社ディスコ 被加工物の加工方法
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
KR102580321B1 (ko) * 2021-04-14 2023-09-19 주식회사 루츠 형광체 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124392A (ja) * 2001-10-15 2003-04-25 Sony Corp 半導体装置及びその製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2004119468A (ja) * 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124392A (ja) * 2001-10-15 2003-04-25 Sony Corp 半導体装置及びその製造方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473394A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473395A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473392A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473393A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473395B (zh) * 2017-09-08 2023-06-23 株式会社迪思科 晶片的加工方法
CN109473392B (zh) * 2017-09-08 2023-07-07 株式会社迪思科 晶片的加工方法
CN109473394B (zh) * 2017-09-08 2023-07-18 株式会社迪思科 晶片的加工方法
CN109473393B (zh) * 2017-09-08 2023-07-21 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
KR20160144311A (ko) 2016-12-16
TW201701344A (zh) 2017-01-01
JP2017005056A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
CN106252281A (zh) 晶片的加工方法
CN106997867A (zh) 晶片的加工方法
TWI711080B (zh) 晶圓的加工方法
CN106505037A (zh) 晶片的加工方法
JP2008182015A (ja) ウエーハの研削方法
KR102455708B1 (ko) 웨이퍼 가공 방법 및 중간 부재
CN105448827A (zh) 晶片的加工方法
CN103579105A (zh) 封装基板的加工方法
JP2017028160A (ja) ウエーハの加工方法
KR20170053115A (ko) 웨이퍼의 가공 방법
KR102631710B1 (ko) 웨이퍼의 가공 방법
KR102631711B1 (ko) 웨이퍼의 가공 방법
JP2017022162A (ja) ウエーハの加工方法
KR102581129B1 (ko) 웨이퍼의 가공 방법
TWI713100B (zh) 封裝器件晶片的製造方法
JP6487275B2 (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP2014053352A (ja) ウエーハの加工方法
JP7343300B2 (ja) ウエーハの加工方法
JP6963409B2 (ja) ウェーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
TWI732010B (zh) 封裝器件晶片的製造方法
TW201913869A (zh) 晶圓之加工方法
JP2014053357A (ja) ウエーハの加工方法
TW201913777A (zh) 晶圓之加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161221