JP2008182015A - ウエーハの研削方法 - Google Patents

ウエーハの研削方法 Download PDF

Info

Publication number
JP2008182015A
JP2008182015A JP2007013624A JP2007013624A JP2008182015A JP 2008182015 A JP2008182015 A JP 2008182015A JP 2007013624 A JP2007013624 A JP 2007013624A JP 2007013624 A JP2007013624 A JP 2007013624A JP 2008182015 A JP2008182015 A JP 2008182015A
Authority
JP
Japan
Prior art keywords
wafer
grinding
protective film
semiconductor wafer
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007013624A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Original Assignee
Disco Abrasive Syst Ltd
株式会社ディスコ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Syst Ltd, 株式会社ディスコ filed Critical Disco Abrasive Syst Ltd
Priority to JP2007013624A priority Critical patent/JP2008182015A/ja
Publication of JP2008182015A publication Critical patent/JP2008182015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

【課題】ウエーハの裏面を平坦面に形成することができるウエーハの研削方法を提供する。
【解決手段】表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの裏面を研削するウエーハの研削方法であって、ウエーハの表面に液状樹脂を被覆して保護膜を形成する保護膜被覆工程と、ウエーハの表面に被覆された保護膜の表面を切削して平坦面に形成する平坦面加工工程と、ウエーハを保持するチャックテーブルの保持面に保護膜側を載置し、ウエーハの裏面を研削手段により研削して、ウエーハを所定の厚さに形成する裏面研削工程とを含む。
【選択図】図4

Description

本発明は、半導体ウエーハ等のウエーハを所定の厚さに研削するウエーハの研削方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。また、サファイヤ基板の表面に窒化ガリウム系化合物半導体等が積層された光デバイスウエーハもストリートに沿って切断することにより個々の発光ダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。このようにして分割されるウエーハは、ストリートに沿って切断する前に研削装置によって裏面が研削され、所定の厚さに加工される。
ウエーハの裏面を研削するにはウエーハの表面に保護テープを貼着して研削装置のチャックテーブルに保護テープ側を載置し、チャックテーブルを回転しつつ回転する研削ホイールをウエーハの裏面に接触させ、研削ホイールを所定量研削送りすることにより、ウエーハを所定の厚さに仕上げている。(例えば、特許文献1参照。)
特開2006−75929号公報
而して、ウエーハの表面に貼着する保護テープは、厚さが80μm程度のポリ塩化ビニル(PVC)等の樹脂フィルムによって形成されているが、その厚さが一様ではなく場所によって厚さにバラツキがある。このように保護テープの厚さにバラツキがあるため、上述したようにウエーハの裏面を研削すると、保護テープの厚さのバラツキに倣って研削されるので、ウエーハの裏面を平坦面に形成することができない。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハの裏面を平坦面に形成することができるウエーハの研削方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの裏面を研削するウエーハの研削方法であって、
ウエーハの表面に液状樹脂を被覆して保護膜を形成する保護膜被覆工程と、
ウエーハの表面に被覆された保護膜の表面を切削して平坦面に形成する平坦面加工工程と、
ウエーハを保持するチャックテーブルの保持面に保護膜側を載置し、ウエーハの裏面を研削手段により研削して、ウエーハを所定の厚さに形成する裏面研削工程と、を含む、
ことを特徴とするウエーハの研削方法が提供される。
また、本発明によれば、上記保護膜被覆工程を実施する前にウエーハの表面側から複数の分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの溝を形成し、上記保護膜被覆工程および上記平坦面加工工程を実施した後、上記裏面研削工程においてウエーハの裏面に溝を表出させてウエーハを複数の分割予定ラインによって個々のデバイスに分割するウエーハの研削方法が提供される。
上記裏面研削工程を実施した後に、ウエーハの表面に被覆された保護膜を除去する保護膜除去工程を実施する。
また、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成され該デバイスに複数の電極が設けられているウエーハの裏面を研削するウエーハの研削方法であって、
ウエーハの表面に液状樹脂を被覆して該電極を覆う厚さの保護膜を形成する保護膜被覆工程と、
ウエーハの表面に被覆された保護膜の表面を切削して該電極が露出しない平坦面に形成する平坦面加工工程と、
ウエーハを保持するチャックテーブルの保持面に保護膜側を載置し、ウエーハの裏面を研削手段により研削して、ウエーハを所定の厚さに形成する裏面研削工程と、
該裏面研削工程を実施した後に、ウエーハの表面に被覆された保護膜の表面を切削して該電極を露出させる電極露出工程と、を含む、
ことを特徴とするウエーハの研削方法が提供される。
本発明によるウエーハの研削方法によれば、裏面研削工程においてチャックテーブル上に載置される保護膜の表面は平坦面加工工程を実施することにより平坦面に形成されているので、ウエーハの裏面は平坦面に研削される。
以下、本発明によるウエーハの研削方法の好適な実施形態について、添付図面を参照して更に詳細に説明する。
図1には被加工物であるウエーハとしての半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、例えば厚さが300μmのシリコンウエーハからなっており、その表面2aには複数の分割予定ライン21が格子状に形成され、この複数のストリート21によって区画された複数の領域にそれぞれICやLSI等のデバイス22が形成されている。
上述した半導体ウエーハ2は、その裏面2bが研削されて所定の厚さに形成される。以下、この半導体ウエーハ2の裏面2bを研削する研削方法の第1の実施形態について、図2乃至図8を参照して説明する。
先ず、半導体ウエーハ2の表面2aに液状樹脂を被覆して保護膜を形成する保護膜被覆工程を実施する。この保護膜被覆工程は、図2に示す保護膜被覆装置3を用いて実施する。図3に示す保護膜被覆装置3は、ウエーハを保持するスピンナーテーブル31と、該スピンナーテーブル31の回転中心における上方に配置された樹脂液供給ノズル32を具備している。このように構成された保護膜被覆装置3のスピンナーテーブル31上に半導体ウエーハ2の裏面2b側を載置する。そして、図示しない吸引手段を作動し、スピンナーテーブル31上に半導体ウエーハ2を吸引保持する。従って、スピンナーテーブル31上に保持された半導体ウエーハ2は、表面2aが上側となる。このようにして、スピンナーテーブル31上に半導体ウエーハ2を保持したならば、図3の(b)に示すようにスピンナーテーブル31を矢印で示す方向に所定の回転速度(例えば300〜1000rpm)で回転しつつ、スピンナーテーブル31の上方に配置された樹脂液供給ノズル32から半導体ウエーハ2の表面2aの中央領域に所定量の液状樹脂30を所定量滴下する。そして、スピンナーテーブル31を60秒間程度回転することにより、図3の(b)に示すように半導体ウエーハ2の表面2aに保護膜300が形成される。半導体ウエーハ2の表面2aに被覆する保護膜300の厚さは、上記液状樹脂30の滴下量によって決まるが、50μm程度でよい。なお、液状樹脂30としては、炭酸エチレン、エポキシ樹脂、レジスト樹脂等を用いることができる。
上述した保護膜被覆工程を実施することによって半導体ウエーハ2の表面2aに被覆された保護膜300は、図3に示すようにその表面300aが平坦ではない。従って、半導体ウエーハ2の表面2aに被覆された保護膜300が乾燥され固化したならば、その表面300aを平坦に形成する平坦面加工工程を実施する。この平坦面加工工程は、図4に示す切削装置4を用いて実施する。図4に示す切削装置4は、ウエーハを保持するチャックテーブル41と、該チャックテーブル41に保持されたウエーハを切削する切削手段42を具備している。チャックテーブル41は、図示しない移動手段によって図4において左右方向に移動加工に構成されている。切削手段42はスピンドルハウジング421と、該スピンドルハウジング421に回転可能に支持された回転スピンドル422と、該回転スピンドル422の下端に取付けられた工具取付けマウンター423と、該マウンター423に取付けられた切削工具としての切削バイト424と、上記回転スピンドル422を回転駆動するためのサーボモータ425を具備している。このように構成された切削装置4のチャックテーブル41上に半導体ウエーハ2の裏面2b側を載置する。そして、図示しない吸引手段を作動し、チャックテーブル41上に半導体ウエーハ2を吸引保持する。従って、チャックテーブル41上に保持された半導体ウエーハ2は、表面2aに被覆された保護膜300が上側となる。このようにして、チャックテーブル41上に半導体ウエーハ2を保持したならば、図4に示すように回転スピンドル422を矢印で示す方向に回転するとともに、切削手段42を所定量下降して切り込み送りを実施し、チャックテーブル41を矢印で示す方向に所定の速度で移動せしめる。この結果、チャックテーブル41に保持された半導体ウエーハ2の表面2aに被覆された保護膜300は、その表面部が切削バイト424によって切削され、図5に示すように表面300aが平坦に形成される。
上述した平坦面加工工程を実施したならば、半導体ウエーハ2の裏面2bを研削して半導体ウエーハ2を所定の厚さに形成する裏面研削工程を実施する。この裏面研削工程は、図6に示す研削装置5によって実施する。図6に示す研削装置5は、ウエーハを保持するチャックテーブル51と、該チャックテーブル51上に保持されたウエーハを研削する研削砥石521が装着された研磨工具522を備えた研削手段52とを具備している。裏面研削工程は、研削装置5のチャックテーブル51上に上述した平坦面加工工程が実施された半導体ウエーハ2の保護膜300側を載置する。そして、図示しない吸引手段を作動し、チャックテーブル51上に半導体ウエーハ2を吸引保持する。従って、チャックテーブル51上に保持された半導体ウエーハ2は、裏面2bが上側となる。このようにして、チャックテーブル51上に半導体ウエーハ2を保持したならば、図6に示すようにチャックテーブル51を例えば300rpmで回転しつつ、研磨工具522を例えば6000rpmで回転せしめて半導体ウエーハ2の裏面2bに接触し、更に研削工具522を所定量下方に研削送りすることにより、半導体ウエーハ2の裏面2bを研削して半導体ウエーハ2を所定の厚さ(例えば100μm)に形成する。この裏面研削工程においては、チャックテーブル51上に載置される保護膜300の表面300aが上記平坦面加工工程を実施することにより平坦面に形成されているので、半導体ウエーハ2の裏面2bは図7に示すように平坦面に研削される。
上述した裏面研削工程を実施を実施したならば、半導体ウエーハ2の表面2aに被覆された保護膜300を除去する保護膜除去工程を実施する。この保護膜除去工程は、例えば保護膜300を溶剤によって溶解して除去する。従って、保護膜300を形成するする樹脂は水溶性であることが望ましい。このようにして、保護膜除去工程を実施することにより、図8に示すように裏面2bが平坦面に研削され所定の厚さに形成された半導体ウエーハ2が得られる。以上のようにして、所定の厚さに形成された半導体ウエーハ2は、次工程である分割工程において個々のデバイスに分割される。
次に、本発明によるウエーハの研削方法の第2の実施形態について説明する。
第2の実施形態にウエーハの研削方法は、上記保護膜被覆工程を実施する前に、半導体ウエーハ2の表面2a側から複数の分割予定ライン21に沿ってデバイスの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図9の(a)に示す切削装置6を用いて実施することができる。図9の(a)に示す切削装置6は、ウエーハを保持するチャックテーブル61と、切削ブレード621を備えた切削手段62と、撮像手段63を具備している。このように構成された切削装置6のチャックテーブル61上に半導体ウエーハ2の裏面2b側を載置する。そして、図示しない吸引手段を作動し、チャックテーブル61上に半導体ウエーハ2を吸引保持する。従って、チャックテーブル61上に保持された半導体ウエーハ2は、表面2aが上側となる。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル61は、図示しない切削送り機構によって撮像手段63の直下に位置付けられる。
チャックテーブル61が撮像手段63の直下に位置付けられると、撮像手段63および図示しない制御手段によって半導体ウエーハ2の切削すべき領域を検出するアライメント工程を実行する。即ち、撮像手段63および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン21と、切削ブレード621との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びる分割予定ライン21に対しても、同様に切削領域のアライメントが遂行される。以上のようにしてチャックテーブル61上に保持されている半導体ウエーハ2の切削領域のアライメントが行われたならば、半導体ウエーハ2を保持したチャックテーブル61を切削領域の切削開始位置に移動する。そして、切削ブレード621を矢印で示す方向に回転しつつ下方に移動して所定量の切り込み送りを実施する。この切り込み送り位置は、切削ブレード621の外周縁が半導体ウエーハ2の表面から仕上がり厚さに相当する深さ位置(例えば、100μm)に設定されている。このようにして、切削ブレード621の切り込み送りを実施したならば、切削ブレード621を回転しつつチャックテーブル61を矢印Xで示す方向に切削送りすることによって、図9の(b)に示すように所定の分割予定ライン21に沿ってデバイスの仕上がり厚さに相当する深さ(例えば、100μm)の分割溝23が形成される。この分割溝形成工程を半導体ウエーハ2に形成された全ての分割予定ライン21に沿って実施する。
上述した分割溝形成工程を実施したならば、上記保護膜被覆工程および平坦面加工工程を実施する。
次に、上記裏面研削工程を実施し、半導体ウエーハ2の裏面2bに上述した分割溝形成工程において形成された分割溝23を表出させることにより、図10に示すように半導体ウエーハ2は複数の分割予定ライン21に沿って個々のデバイス22に分割される。なお、半導体ウエーハ2は個々のデバイス22に分割されるが、半導体ウエーハ2の表面2aには保護膜300が形成されているのでバラバラにはならず、半導体ウエーハ2の形態が維持される。この裏面研削工程においては、上述したようにチャックテーブル51上に載置される保護膜300の表面300aが上記平坦面加工工程を実施することにより平坦面に形成されているので、個々のデバイス22の裏面は平坦面に研削される。このようにして、裏面研削工程を実施したならば、半導体ウエーハ2の表面2aに被覆された保護膜300を除去する保護膜除去工程を実施することにより、個々に分割されたデバイスを得ることができる。
次に、本発明によるウエーハの研削方法の第3の実施形態について説明する。
第3の実施形態にウエーハの研削方法は、図11に示すように上述した図1に示す半導体ウエーハ2に形成された複数個のデバイス22の表面にそれぞれ複数個のスタッドバンプ(電極)220が設けられている形態のウエーハの研削方法である。
第3の実施形態のウエーハの研削方法においては、先ずエポキシ樹脂等のアンダーフィル材を用いて上記保護膜被覆工程を実施し、図12に示すように半導体ウエーハ2の表面2aに保護膜300を被覆する。この保護膜300は、デバイス22の表面に形成されたスタッドバンプ(電極)220を覆う厚さに形成する。なお、保護膜被覆工程において半導体ウエーハ2の表面2aに被覆された保護膜300の表面300aは平坦ではない。
上述した保護膜被覆工程を実施したならば、上記平坦面加工工程を実施し、図13に示すように半導体ウエーハ2の表面2aに被覆された保護膜300の表面300aを平坦に形成する。このとき、デバイス22の表面に設けられたスタッドバンプ(電極)220の汚染を防止するために、保護膜300の表面300aにスタッドバンプ(電極)220が露出しないようにする。
上述した平坦面加工工程を実施したならば、裏面研削工程を実施を実施し、図14に示すように半導体ウエーハ2の裏面2bを研削して半導体ウエーハ2を所定の厚さに形成する裏面研削工程を実施する。この裏面研削工程においては、上述したようにチャックテーブル51上に載置される保護膜300の表面300aが上記平坦面加工工程を実施することにより平坦面に形成されているので、半導体ウエーハ2の裏面2bは平坦面に研削される。
次に、半導体ウエーハ2の表面2aに被覆された保護膜300の表面300aを切削し、デバイス22の表面に設けられたスタッドバンプ(電極)220を露出させる電極露出工程を実施する。この電極露出工程は、上記図4に示す切削装置4を用い、切削手段42の切り込み送り量を上記平坦面加工工程より大きくして実施する。この結果、図15に示すようにデバイス22の表面に設けられたスタッドバンプ(電極)220は、半導体ウエーハ2の表面2aに被覆された保護膜300の表面300aに露出する。このようにして電極露出工程が実施された半導体ウエーハ2は、次工程である分割工程において個々のデバイスに分割される。このようにして分割された個々のデバイスは、配線基板にスタッドバンプ(電極)220側が実装されるが、保護膜300(アンダーフィル材)が配線基板とデバイスとの隙間を埋める。
本発明によるウエーハの研削方法によって加工される半導体ウエーハの斜視図。 本発明によるウエーハの研削方法の第1の実施形態における保護膜被覆工程の説明図。 図2に示す保護膜被覆工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第1の実施形態における平坦面加工工程の説明図。 図4に示す平坦面加工工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第1の実施形態における裏面研削工程の説明図。 図6に示す裏面研削工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第1の実施形態における保護膜除去工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第2の実施形態における分割溝形成工程の説明図。 本発明によるウエーハの研削方法の第2の実施形態における裏面研削工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第3の実施形態によって加工される半導体ウエーハの斜視図。 本発明によるウエーハの研削方法の第3の実施形態における保護膜被覆工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第3の実施形態における平坦面加工工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第3の実施形態における裏面研削工程が実施された半導体ウエーハの拡大断面図。 本発明によるウエーハの研削方法の第3の実施形態における電極露出工程が実施された半導体ウエーハの拡大断面図。
符号の説明
2:半導体ウエーハ
21:分割予定ライン
22:デバイス
220:電極
23:分割溝
3:保護膜被覆装置
31:スピンナーテーブル
32:樹脂液供給ノズル
300:保護膜
4:切削装置
41:チャックテーブル
42:切削手段
424:切削バイト
5:研削装置
51:チャックテーブル
52:研削手段
6:切削装置
61:チャックテーブル
62:切削手段
621:切削ブレード

Claims (4)

  1. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハの裏面を研削するウエーハの研削方法であって、
    ウエーハの表面に液状樹脂を被覆して保護膜を形成する保護膜被覆工程と、
    ウエーハの表面に被覆された保護膜の表面を切削して平坦面に形成する平坦面加工工程と、
    ウエーハを保持するチャックテーブルの保持面に保護膜側を載置し、ウエーハの裏面を研削手段により研削して、ウエーハを所定の厚さに形成する裏面研削工程と、を含む、
    ことを特徴とするウエーハの研削方法。
  2. 該保護膜被覆工程を実施する前にウエーハの表面側から複数の分割予定ラインに沿ってデバイスの仕上がり厚さに相当する深さの分割溝を形成する分割溝形成工程を実施し、保護膜被覆工程および該平坦面加工工程を実施した後、該裏面研削工程においてウエーハの裏面に分割溝を表出させてウエーハを複数の分割予定ラインに沿って個々のデバイスに分割する、請求項1記載のウエーハの研削方法。
  3. 裏面研削工程を実施した後に、ウエーハの表面に被覆された保護膜を除去する保護膜除去工程を実施する、請求項1又は2記載のウエーハの研削方法。
  4. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成され該デバイスに複数の電極が設けられているウエーハの裏面を研削するウエーハの研削方法であって、
    ウエーハの表面に液状樹脂を被覆して該電極を覆う厚さの保護膜を形成する保護膜被覆工程と、
    ウエーハの表面に被覆された保護膜の表面を切削して該電極が露出しない平坦面に形成する平坦面加工工程と、
    ウエーハを保持するチャックテーブルの保持面に保護膜側を載置し、ウエーハの裏面を研削手段により研削して、ウエーハを所定の厚さに形成する裏面研削工程と、
    該裏面研削工程を実施した後に、ウエーハの表面に被覆された保護膜の表面を切削して該電極を露出させる電極露出工程と、を含む、
    ことを特徴とするウエーハの研削方法。
JP2007013624A 2007-01-24 2007-01-24 ウエーハの研削方法 Pending JP2008182015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007013624A JP2008182015A (ja) 2007-01-24 2007-01-24 ウエーハの研削方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007013624A JP2008182015A (ja) 2007-01-24 2007-01-24 ウエーハの研削方法
US11/959,040 US8016643B2 (en) 2007-01-24 2007-12-18 Wafer grinding method

Publications (1)

Publication Number Publication Date
JP2008182015A true JP2008182015A (ja) 2008-08-07

Family

ID=39641720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007013624A Pending JP2008182015A (ja) 2007-01-24 2007-01-24 ウエーハの研削方法

Country Status (2)

Country Link
US (1) US8016643B2 (ja)
JP (1) JP2008182015A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077094A (ja) * 2009-09-29 2011-04-14 Disco Abrasive Syst Ltd 被研削物の研削方法
JP2013021017A (ja) * 2011-07-07 2013-01-31 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2013026380A (ja) * 2011-07-20 2013-02-04 Disco Abrasive Syst Ltd 加工方法
JP2013069886A (ja) * 2011-09-22 2013-04-18 Disco Abrasive Syst Ltd ウエーハの研削方法および保護膜形成装置
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294191A (ja) * 2007-05-24 2008-12-04 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5307612B2 (ja) * 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
JP5443151B2 (ja) * 2009-12-24 2014-03-19 株式会社ディスコ 複合基板の製造方法
US9698070B2 (en) 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173954A (ja) * 1998-12-04 2000-06-23 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法及び切削用ホイール
JP2001060591A (ja) * 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
JP2005303214A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd 半導体ウェーハの研削方法
JP2005340593A (ja) * 2004-05-28 2005-12-08 Disco Abrasive Syst Ltd 板状物に形成された電極の加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001176899A (ja) * 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002064116A (ja) * 2000-08-22 2002-02-28 Rohm Co Ltd Bga型半導体装置における半田ボールへのフラックス塗布装置
US6730595B2 (en) * 2000-12-12 2004-05-04 Mitsui Chemicals, Inc. Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
JP3999710B2 (ja) * 2002-08-01 2007-10-31 松下電器産業株式会社 半導体装置およびその製造方法
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法
JP4477974B2 (ja) 2004-09-08 2010-06-09 株式会社ディスコ 研磨装置
JP2007214268A (ja) * 2006-02-08 2007-08-23 Seiko Instruments Inc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173954A (ja) * 1998-12-04 2000-06-23 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法及び切削用ホイール
JP2001060591A (ja) * 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2005050914A (ja) * 2003-07-30 2005-02-24 Sharp Corp 半導体装置の製造方法
JP2005303214A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd 半導体ウェーハの研削方法
JP2005340593A (ja) * 2004-05-28 2005-12-08 Disco Abrasive Syst Ltd 板状物に形成された電極の加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077094A (ja) * 2009-09-29 2011-04-14 Disco Abrasive Syst Ltd 被研削物の研削方法
JP2013021017A (ja) * 2011-07-07 2013-01-31 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2013026380A (ja) * 2011-07-20 2013-02-04 Disco Abrasive Syst Ltd 加工方法
KR101825751B1 (ko) * 2011-07-20 2018-02-05 가부시기가이샤 디스코 가공 방법
JP2013069886A (ja) * 2011-09-22 2013-04-18 Disco Abrasive Syst Ltd ウエーハの研削方法および保護膜形成装置
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US8016643B2 (en) 2011-09-13
US20080176491A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
JP4890746B2 (ja) ウエーハの加工方法
JP4471632B2 (ja) ウエーハの加工方法
JP5073962B2 (ja) ウエーハの加工方法
JP4422463B2 (ja) 半導体ウエーハの分割方法
JP4927484B2 (ja) 積層用デバイスの製造方法
KR20150142597A (ko) 웨이퍼 가공 방법
JP2005101290A (ja) 半導体ウエーハの分割方法
US20060148211A1 (en) Wafer dividing method
JP5128897B2 (ja) ウエーハの分割方法
JP2005019525A (ja) 半導体チップの製造方法
JP2008053341A (ja) ウエーハの加工方法
US7608523B2 (en) Wafer processing method and adhesive tape used in the wafer processing method
JP2005209719A (ja) 半導体ウエーハの加工方法
JP2008283025A (ja) ウエーハの分割方法
JP2009043931A (ja) ウェーハの裏面研削方法
JP6739873B2 (ja) ウェーハの加工方法
JP2011124266A (ja) ウエーハの加工方法
JP5349982B2 (ja) サブストレート付きウエーハの加工方法
US9054179B2 (en) Wafer processing method
JP2005093882A (ja) ウェーハの研磨方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2008140940A (ja) ウエーハの加工方法
JP2007134390A (ja) ウエーハの加工方法
JP2009021462A (ja) ウェーハの加工方法
JP2009170510A (ja) 積層デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724