KR20160144311A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20160144311A
KR20160144311A KR1020160065290A KR20160065290A KR20160144311A KR 20160144311 A KR20160144311 A KR 20160144311A KR 1020160065290 A KR1020160065290 A KR 1020160065290A KR 20160065290 A KR20160065290 A KR 20160065290A KR 20160144311 A KR20160144311 A KR 20160144311A
Authority
KR
South Korea
Prior art keywords
wafer
cutting
mold resin
cutting groove
thickness
Prior art date
Application number
KR1020160065290A
Other languages
English (en)
Inventor
아츠시 구보
신 루
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160144311A publication Critical patent/KR20160144311A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 품질이 양호한 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 얻을 수 있는 웨이퍼의 가공 방법을 제공한다.
제1 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 깊이의 제1 절삭홈을 형성하는 제1 절삭홈 형성 공정과, 제1 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하며 상기 제1 절삭홈에 몰드 수지를 매설하는 몰딩 공정과, 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면에 부설된 몰드 수지 및 상기 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 웨이퍼에 닿는 제2 절삭홈을 형성하는 제2 절삭홈 형성 공정과, 제2 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과, 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하여 제2 절삭홈을 표출시키고 웨이퍼를 개개의 디바이스로 분할하는 이면 연삭 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD FOR MACHINING WAFER}
본 발명은 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있으며 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하며 개개의 디바이스를 수지로 피복하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 공정에서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.
최근, 웨이퍼를 개개의 디바이스로 분할하며, 개개의 디바이스를 수지로 피복하는 패키지 기술이 개발되고 있다. 이 패키지 기술의 하나인 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 불리는 패키지 기술이 하기 특허문헌 1에 개시되어 있다.
하기 특허문헌 1에 개시된 패키지 기술은, 웨이퍼의 이면에 수지를 피복하고, 웨이퍼의 표면으로부터 분할 예정 라인을 따라 수지에 닿는 절삭홈을 형성하고, 웨이퍼의 표면에 몰드 수지를 부설하여 각 디바이스를 피복하며 절삭홈에 몰드 수지를 매설한 후, 절삭홈의 폭보다 얇은 두께의 절삭 블레이드에 의해 절삭홈에 충전된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 분할한다.
또한, 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 제조하는 웨이퍼의 가공 방법으로서 다음 기술이 개발되고 있다.
(1) 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 깊이의 절삭홈을 형성한다.
(2) 웨이퍼의 표면에 몰드 수지를 부설하며 절삭홈에 몰드 수지를 매설한다.
(3) 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 점착하고 웨이퍼의 이면을 연삭하여 절삭홈을 표출시킨다.
(4) 웨이퍼의 이면을 다이싱 테이프에 점착하고, 절삭홈의 폭보다 얇은 두께의 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)로 분할한다.
일본 특허 공개 제2006-100535호 공보
그런데, 전술한 어떤 가공 방법에 있어서도, 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단하면, 몰드 수지의 저항에 의해 절삭 블레이드의 절삭날이 휘어, 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 구성하는 디바이스의 측면에 흠집을 낸다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 품질이 양호한 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있으며 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에, 표면에 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법으로서,
제1 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 깊이의 제1 절삭홈을 형성하는 제1 절삭홈 형성 공정과,
상기 제1 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하며 상기 제1 절삭홈에 몰드 수지를 매설하는 몰딩 공정과,
상기 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면에 부설된 몰드 수지 및 상기 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 웨이퍼에 닿는 제2 절삭홈을 형성하는 제2 절삭홈 형성 공정과,
상기 제2 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과,
상기 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 제2 절삭홈을 표출시키고 웨이퍼를 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
본 발명에 있어서의 웨이퍼의 가공 방법은, 제1 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 깊이의 제1 절삭홈을 형성하는 제1 절삭홈 형성 공정과, 상기 제1 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하며 제1 절삭홈에 몰드 수지를 매설하는 몰딩 공정과, 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면에 부설된 몰드 수지 및 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 웨이퍼에 닿는 제2 절삭홈을 형성하는 제2 절삭홈 형성 공정과, 상기 제2 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과, 상기 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하여 제2 절삭홈을 표출시키고 웨이퍼를 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하므로, 표면에 몰드 수지가 부설된 웨이퍼의 이면을 연삭한 후에 분할 예정 라인을 따라 절삭하지 않기 때문에, 디바이스의 측면에 흠집을 낸다고 하는 문제가 해소된다. 또한, 상기 제2 절삭홈 형성 공정에 있어서는, 웨이퍼의 표면에 부설된 몰드 수지 및 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 웨이퍼에 닿는 제2 절삭홈을 형성하기 때문에, 웨이퍼를 구성하는 실리콘 등을 절삭함으로써 절삭 블레이드의 외주부의 회전이 안정된다. 따라서, 몰드 수지만을 절삭하는 경우와 같이 절삭 블레이드에 휨이 생기는 일이 없어, 절삭 블레이드가 휨으로써 디바이스의 측면에 흠집을 낸다고 하는 문제가 해소된다. 또한, 상기 제2 절삭홈 형성 공정에 있어서는, 절삭 블레이드의 외주부가 웨이퍼를 구성하는 실리콘 등을 약간 절삭하기 때문에, 셀프 샤프닝 작용이 생겨 절삭이 양호해져, 디바이스의 품질이 향상된다.
도 1은 본 발명에 따른 웨이퍼의 가공 방법에 따라 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도이다.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 제1 절삭홈 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도이다.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 제1 절삭홈 형성 공정의 설명도이다.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 몰딩 공정의 설명도이다.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 범프 노출 공정을 나타내는 설명도이다.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 제2 홈 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도이다.
도 7은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 제2 홈 형성 공정의 설명도이다.
도 8은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 보호 부재 점착 공정의 설명도이다.
도 9는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정의 설명도이다.
도 10은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 설명도이다.
도 11은 본 발명에 의한 웨이퍼의 가공 방법에 의해서 개개로 분할된 디바이스의 사시도이다.
이하, 본 발명에 따른 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세하게 설명한다.
도 1에는 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도를 나타내고 있다. 도 1에 나타내는 반도체 웨이퍼(2)는, 두께가 예컨대 600 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있으며, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이 각 디바이스(22)는, 전부 동일한 구성을 하고 있다. 디바이스(22)의 표면에는 각각 복수의 돌기 전극인 범프(23)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할하며 개개의 디바이스를 수지로 피복하는 웨이퍼의 가공 방법에 대해서 설명한다.
먼저, 제1 두께를 갖는 절삭 블레이드에 의해 반도체 웨이퍼(2)의 표면측으로부터 분할 예정 라인(21)을 따라 디바이스의 마무리 두께에 상당하는 깊이의 제1 절삭홈을 형성하는 제1 절삭홈 형성 공정을 실시한다. 이 제1 절삭홈 형성 공정은, 도시된 실시형태에 있어서는 도 2에 나타내는 절삭 장치(3)를 이용하여 실시한다. 도 2에 나타내는 절삭 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31)에 유지된 피가공물을 절삭하는 절삭 수단(32)과, 상기 척 테이블(31)에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비한다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 절삭 이송 수단에 의해 도 2에 있어서 화살표(X)로 나타내는 절삭 이송 방향으로 이동하며, 도시하지 않는 인덱싱 이송 수단에 의해 화살표(Y)로 나타내는 인덱싱 이송 방향으로 이동하게 되어 있다.
상기 절삭 수단(32)은, 실질적으로 수평으로 배치된 스핀들 하우징(321)과, 상기 스핀들 하우징(321)에 회전 가능하게 지지된 회전 스핀들(322)과, 상기 회전 스핀들(322)의 선단부에 장착된 환형의 절삭날(323a)을 구비한 절삭 블레이드(323)를 포함하고 있고, 회전 스핀들(322)이 스핀들 하우징(321) 내에 설치된 도시하지 않는 서보 모터에 의해 화살표(322a)로 나타내는 방향으로 회전하게 되어 있다. 또한, 절삭 블레이드(323)의 환형의 절삭날(323a)은, 도시된 실시형태에 있어서는 제1 두께인 50 ㎛로 설정되어 있다. 상기 촬상 수단(33)은, 현미경이나 CCD 카메라 등의 광학 수단으로 이루어져 있으며, 촬상한 화상 신호를 도시하지 않는 제어 수단에 보낸다.
전술한 절삭 장치(3)를 이용하여 제1 절삭홈 형성 공정을 실시하기 위해서는, 도 2에 나타내는 바와 같이 척 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치하고, 도시하지 않는 흡인 수단을 작동시킴으로써 반도체 웨이퍼(2)를 척 테이블(31) 상에 흡인 유지한다. 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않는 절삭 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치하게 된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치하게 되면, 촬상 수단(33) 및 도시하지 않는 제어 수단에 의해 반도체 웨이퍼(2)의 분할 예정 라인(21)을 따라 제1 분할홈을 형성하여야 하는 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않는 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 분할 예정 라인(21)과, 절삭 블레이드(323)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 소정 방향에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 동일하게 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 3의 (a)에서 나타내는 바와 같이 반도체 웨이퍼(2)는 분할 예정 라인(21)의 일단[도 3의 (a)에 있어서 좌단]이 절삭 블레이드(323)의 환형의 절삭날(323a)의 바로 아래보다 소정량 우측에 위치하도록 위치 결정된다. 다음에, 절삭 블레이드(323)를 도 3의 (a)에 있어서 2점 쇄선으로 나타내는 대기 위치로부터 화살표(Z1)로 나타내는 바와 같이 하방으로 절입 이송하여, 도 3의 (a)에 있어서 실선으로 나타내는 바와 같이 소정의 절입 이송 위치에 위치시킨다. 이 절입 이송 위치는, 도 3의 (a) 및 도 3의 (c)에 나타내는 바와 같이 절삭 블레이드(323)의 환형의 절삭날(323a)의 하단이 반도체 웨이퍼(2)의 표면으로부터 디바이스의 마무리 두께에 상당하는 깊이 위치(예컨대, 200 ㎛)로 설정되어 있다.
다음에, 절삭 블레이드(323)를 도 3의 (a)에 있어서 화살표(322a)로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(31)을 도 3의 (a)에 있어서 화살표(X1)로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 분할 예정 라인(21)의 타단[도 3의 (b)에 있어서 우단]이 절삭 블레이드(323)의 환형의 절삭날(323a)의 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달하였다면, 척 테이블(31)의 이동을 정지한다. 이와 같이 척 테이블(31)을 절삭 이송함으로써, 도 3의 (d)로 나타내는 바와 같이 반도체 웨이퍼(2)에는 분할 예정 라인(21)을 따라 표면으로부터 디바이스의 마무리 두께에 상당하는 깊이(예컨대, 200 ㎛)로 폭이 50 ㎛인 제1 절삭홈(210)이 형성된다(제1 절삭홈 형성 공정).
다음에, 절삭 블레이드(323)를 도 3의 (b)에 있어서 화살표(Z2)로 나타내는 바와 같이 상승시켜 2점 쇄선으로 나타내는 대기 위치에 위치시키고, 척 테이블(31)을 도 3의 (b)에 있어서 화살표(X2)로 나타내는 방향으로 이동시켜, 도 3의 (a)에 나타내는 위치에 복귀시킨다. 그리고, 척 테이블(31)을 지면에 수직인 방향(인덱싱 이송 방향)으로 분할 예정 라인(21)의 간격에 상당하는 양만큼 인덱싱 이송하고, 다음에 절삭하여야 하는 분할 예정 라인(21)을 절삭 블레이드(323)와 대응하는 위치에 위치시킨다. 이와 같이 하여, 다음에 절삭하여야 하는 분할 예정 라인(21)을 절삭 블레이드(323)와 대응하는 위치에 위치시켰다면, 전술한 제1 절삭홈 형성 공정을 실시한다. 그리고, 전술한 제1 절삭홈 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(21)에 실시한다.
전술한 제1 절삭홈 형성 공정을 실시하였다면, 반도체 웨이퍼(2)의 표면에 몰드 수지를 부설하며 제1 절삭홈(210)에 몰드 수지를 매설하는 몰딩 공정을 실시한다. 이 몰딩 공정은, 도 4의 (a)에 나타내는 바와 같이 수지 피복 장치(4)의 유지 테이블(41)의 상면인 유지면 상에 상기 제1 절삭홈 형성 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써, 유지 테이블(41)의 유지면 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 유지 테이블(41)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 유지 테이블(41) 상에 반도체 웨이퍼(2)를 유지하였다면, 도 4의 (a)에 나타내는 바와 같이 수지 공급 노즐(42)의 분출구(421)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 중심부에 위치시키고, 도시하지 않는 수지 공급 수단을 작동시켜, 수지 공급 노즐(42)의 분출구(421)로부터 몰드 수지(40)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 중앙 영역에 소정량 적하한다. 반도체 웨이퍼(2)의 표면(2a)의 중앙 영역에 소정량의 몰드 수지(40)를 적하하였다면, 도 4의 (b)에 나타내는 바와 같이 유지 테이블(41)을 화살표(41a)로 나타내는 방향으로 소정의 회전 속도로 소정 시간 회전시킴으로써, 도 4의 (b) 및 (c)에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 몰드 수지(40)가 부설되며 제1 절삭홈(210)에 몰드 수지(40)가 매설된다. 또한, 몰드 수지(40)는, 도시된 실시형태에 있어서는 열경화성의 액상 수지(에폭시계의 수지)가 이용되고 있고, 반도체 웨이퍼(2)의 표면(2a)에 부설되며 절삭홈(210)에 매설된 후, 150℃ 정도에서 가열함으로써 경화된다.
다음에, 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)를 연마하여, 디바이스(22)의 표면에 형성된 범프(23)를 노출시키는 범프 노출 공정을 실시한다. 이 범프 노출 공정은, 도 5의 (a)에 나타내는 연마 장치(5)를 이용하여 실시한다. 도 5의 (a)에 나타내는 연마 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 상기 척 테이블(51)에 유지된 피가공물을 연마하는 연마 수단(52)을 구비한다. 척 테이블(51)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 5의 (a)에 있어서 화살표(51a)로 나타내는 방향으로 회전된다. 연마 수단(52)은, 스핀들 하우징(521)과, 상기 스핀들 하우징(521)에 회전 가능하게 지지되어 도시하지 않는 회전 구동 기구에 의해 회전되는 회전 스핀들(522)과, 상기 회전 스핀들(522)의 하단에 장착된 마운터(523)와, 상기 마운터(523)의 하면에 부착된 연마 공구(524)를 구비한다. 이 연마 공구(524)는, 원형상의 베이스(525)와, 상기 베이스(525)의 하면에 장착된 연마 패드(526)로 이루어져 있고, 베이스(525)가 마운터(523)의 하면에 체결 볼트(527)에 의해 부착되어 있다. 또한, 연마 패드(526)는, 도시된 실시형태에 있어서는, 펠트에 연마재로서 실리카로 이루어진 지립이 혼입되어 있다.
전술한 연마 장치(5)를 이용하여 상기 범프 노출 공정을 실시하기 위해서는, 도 5의 (a)에 나타내는 바와 같이 척 테이블(51)의 상면(유지면)에 상기 몰딩 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡인 유지하였다면, 척 테이블(51)을 도 5의 (a)에 있어서 화살표(51a)로 나타내는 방향으로 소정의 회전 속도로 회전시키면서, 연마 수단(52)의 연마 공구(524)를 도 5의 (a)에 있어서 화살표(524a)로 나타내는 방향으로 소정의 회전 속도로 회전시켜, 도 5의 (b)에 나타내는 바와 같이 연마 패드(526)를 피가공면인 표면(2a)에 부설된 몰드 수지(40)의 상면에 접촉시키고, 연마 공구(524)를 도 5의 (a) 및 도 5의 (b)에 있어서 화살표(524b)로 나타내는 바와 같이 소정의 연마 이송 속도로 하방[척 테이블(51)의 유지면에 대하여 수직인 방향]으로 소정량 연마 이송한다. 이 결과, 도 5의 (c)에 나타내는 바와 같이 표면(2a)에 부설된 몰드 수지(40)가 소정량 연마되고, 디바이스(22)의 표면에 형성된 범프(23)가 노출된다(범프 노출 공정).
또한, 상기 몰딩 공정에 있어서 범프(23)의 상단부를 피복하지 않고 반도체 웨이퍼(2)의 표면(2a)에 몰드 수지(40)를 부설한 경우에는, 전술한 범프 노출 공정은 반드시 필요하지 않다.
전술한 범프 노출 공정을 실시하였다면, 상기 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드에 의해 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지 및 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 반도체 웨이퍼(2)에 닿는 제2 절삭홈을 형성하는 제2 절삭홈 형성 공정을 실시한다. 이 제2 절삭홈 형성 공정은, 도시된 실시형태에 있어서는 도 6에 나타내는 절삭 장치(30)를 이용하여 실시한다. 또한, 도 6에 나타내는 절삭 장치(30)는, 상기 도 2에 나타내는 절삭 장치(3)와 절삭 블레이드(323)의 환형의 절삭날(323a) 이외에는 동일한 구성이기 때문에, 동일 부재에는 동일 부호를 붙이고 설명은 생략한다. 도 6에 나타내는 절삭 장치(30)에 있어서의 절삭 블레이드(323)의 환형의 절삭날(323b)은, 상기 환형의 절삭날(323a)의 제1 두께(50 ㎛)보다 얇은 제2 두께인 20 ㎛로 설정되어 있다.
도 6에 나타내는 절삭 장치(30)를 이용하여 제2 절삭홈 형성 공정을 실시하기 위해서는, 척 테이블(31) 상에 상기 범프 노출 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써 척 테이블(31) 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 척 테이블(31) 상에 유지된 반도체 웨이퍼(2)는, 표면(2a)에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않는 절삭 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치하게 된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치하게 되면, 촬상 수단(33) 및 도시하지 않는 제어 수단에 의해 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지 및 제1 절삭홈(210)에 매설된 몰드 수지를 절삭하여야 하는 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않는 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 몰드 수지(40)가 매설된 절삭홈(210)과, 절삭 블레이드(323)의 위치 맞춤을 행하기 위한 화상 처리를 실행하고, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 도시된 실시형태에 있어서는 절삭홈(210)이 형성된 반도체 웨이퍼(2)의 표면에는 몰드 수지(40)가 부설되어 있기 때문에, 촬상 수단(33)은 분할 예정 라인(21)을 사이에 두고 인접한 디바이스(22)에 형성되어 몰드 수지(40)의 표면으로부터 노출되어 있는 범프(23)를 촬상하여 도시하지 않는 제어 수단에 보낸다. 그리고, 도시하지 않는 제어 수단은, 인접한 디바이스(22)에 형성되어 범프(23)와 범프(23)의 중간 위치를 분할 예정 라인(21)에 형성된 절삭홈(210)의 폭 방향 중간 위치로 결정한다. 이와 같이 하여, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 몰드 수지(40)가 매설된 절삭홈(210)에 대한 얼라인먼트를 수행하였다면, 반도체 웨이퍼(2)에 형성되어 있는 상기 소정 방향에 대하여 직교하는 방향으로 형성된 절삭홈(210)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 7의 (a)에서 나타내는 바와 같이 반도체 웨이퍼(2)는 절삭하여야 하는 몰드 수지(40)가 매설된 절삭홈(210)의 일단[도 7의 (a)에 있어서 좌단]이 절삭 블레이드(323)의 환형의 절삭날(323b)의 바로 아래보다 소정량 우측에 위치하도록 위치 결정된다.
이와 같이 하여 절삭 장치(30)의 척 테이블(31) 상에 유지된 반도체 웨이퍼(2)가 절삭 가공 영역의 절삭 개시 위치에 위치하게 되면, 절삭 블레이드(323)를 도 7의 (a)에 있어서 2점 쇄선으로 나타내는 대기 위치로부터 화살표(Z1)로 나타내는 바와 같이 하방으로 절입 이송하여, 도 7의 (a)에 있어서 실선으로 나타내는 바와 같이 소정의 절입 이송 위치에 위치시킨다. 이 절입 이송 위치는, 도 7의 (a) 및 도 7의 (c)에 나타내는 바와 같이 절삭 블레이드(323)의 환형의 절삭날(323b)의 하단이 실리콘 웨이퍼로 이루어진 반도체 웨이퍼(2)에 닿는 위치로 설정되어 있다.
다음에, 절삭 블레이드(323)를 도 7의 (a)에 있어서 화살표(322a)로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(31)을 도 7의 (a)에 있어서 화살표(X1)로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 몰드 수지(40)가 매설된 제1 절삭홈(210)의 타단[도 7의 (b)에 있어서 우단]이 절삭 블레이드(323)의 환형의 절삭날(323b)의 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달하였다면, 척 테이블(31)의 이동을 정지한다. 이와 같이 척 테이블(31)을 절삭 이송함으로써, 도 7의 (d)로 나타내는 바와 같이 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40) 및 제1 절삭홈(210)에 매설된 몰드 수지(40)의 두께보다 깊게 반도체 웨이퍼(2)에 닿는 폭이 20 ㎛인 제2 절삭홈(410)이 형성된다(제2 절삭홈 형성 공정). 이 제2 절삭홈 형성 공정에 있어서는, 절삭 블레이드(323)의 환형의 절삭날(323b)의 하단이 도 7의 (c)에 나타내는 바와 같이 실리콘 웨이퍼로 이루어진 반도체 웨이퍼(2)에 닿는 위치로 설정되어 있기 때문에, 환형의 절삭날(323b)이 반도체 웨이퍼(2)를 구성하는 실리콘을 절삭함으로써 환형의 절삭날(323b)의 외주부의 회전이 안정된다. 따라서, 몰드 수지만을 절삭하는 경우와 같이 절삭 블레이드(323)의 환형의 절삭날(323b)에 휨이 생기는 일이 없고, 환형의 절삭날(323b)이 휨으로써 디바이스의 측면에 흠집을 낸다고 하는 문제가 해소된다. 또한, 상기 제2 절삭홈 형성 공정에 있어서는, 절삭 블레이드(323)의 환형의 절삭날(323b)의 외주부가 반도체 웨이퍼(2)를 구성하는 실리콘을 약간 절삭하기 때문에, 셀프 샤프닝 작용이 생겨 절삭이 양호해져, 디바이스의 품질이 향상된다.
다음에, 절삭 블레이드(323)를 도 7의 (b)에 있어서 화살표(Z2)로 나타내는 바와 같이 상승시켜 2점 쇄선으로 나타내는 대기 위치에 위치시키고, 척 테이블(31)을 도 7의 (b)에 있어서 화살표(X2)로 나타내는 방향으로 이동시켜, 도 7의 (a)에 나타내는 위치에 복귀시킨다. 그리고, 척 테이블(31)을 지면에 수직인 방향(인덱싱 이송 방향)으로 몰드 수지(40)가 매설된 절삭홈(210)의 간격[분할 예정 라인(21)의 간격]에 상당하는 양만큼 인덱싱 이송하고, 다음에 절삭하여야 하는 절삭홈(210)에 매설된 몰드 수지(40)를 절삭 블레이드(323)와 대응하는 위치에 위치시킨다. 이와 같이 하여, 다음에 절삭하여야 하는 절삭홈(210)에 매설된 몰드 수지(40)를 절삭 블레이드(323)와 대응하는 위치에 위치시켰다면, 전술한 제2 절삭홈 형성 공정을 실시한다. 그리고, 전술한 제2 절삭홈 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 제1 절삭홈(210)에 매설된 몰드 수지(40)에 대응한 영역에 실시한다.
전술한 제2 절삭홈 형성 공정을 실시하였다면, 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)의 표면에 보호 부재를 점착하는 보호 부재 점착 공정을 실시한다. 즉, 도 8에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)의 표면에 보호 부재로서의 보호 테이프(6)를 점착한다. 또한, 보호 테이프(6)는, 도시된 실시형태에 있어서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
다음에, 보호 부재 점착 공정이 실시된 반도체 웨이퍼(2)의 이면을 연삭하여 제2 절삭홈(410)을 표출시키고 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 9의 (a)에 나타내는 연삭 장치(7)를 이용하여 실시한다. 도 9의 (a)에 나타내는 연삭 장치(7)는, 피가공물을 유지하는 척 테이블(71)과, 상기 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 수단(72)을 구비한다. 척 테이블(71)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 9의 (a)에 있어서 화살표(71a)로 나타내는 방향으로 회전된다. 연삭 수단(72)은, 스핀들 하우징(721)과, 상기 스핀들 하우징(721)에 회전 가능하게 지지되어 도시하지 않는 회전 구동 기구에 의해 회전되는 회전 스핀들(722)과, 상기 회전 스핀들(722)의 하단에 장착된 마운터(723)와, 상기 마운터(723)의 하면에 부착된 연삭 휠(724)을 구비한다. 이 연삭 휠(724)은, 원환형의 베이스(725)와, 상기 베이스(725)의 하면에 환형으로 장착된 연삭 지석(726)으로 이루어져 있고, 베이스(725)가 마운터(723)의 하면에 체결 볼트(727)에 의해 부착되어 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 9의 (a)에 나타내는 바와 같이 척 테이블(71)의 상면(유지면)에 상기 보호 부재 점착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(6)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동시킴으로써 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지한다. 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지하였다면, 척 테이블(71)을 도 9의 (a)에 있어서 화살표(71a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(72)의 연삭 휠(724)을 도 9의 (a)에 있어서 화살표(724a)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 9의 (b)에 나타내는 바와 같이 연삭 지석(726)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키고, 연삭 휠(724)을 도 9의 (a) 및 도 9의 (b)에 있어서 화살표(724b)로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(71)의 유지면에 대하여 수직인 방향]으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되고, 도 9의 (c)에서 나타내는 바와 같이 상기 절삭홈(410)이 반도체 웨이퍼(2)의 이면(2b)에 표출되며, 반도체 웨이퍼(2)는 개개의 디바이스(22)로 분할된다. 또한, 개개로 분할된 디바이스(22)는 보호 테이프(6)의 작용으로 흩어지지 않고, 웨이퍼의 형태가 유지되어 있다.
다음에, 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면에 다이싱 테이프를 점착하며 상기 다이싱 테이프의 외주부를 환형의 프레임(F)에 장착하고, 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)의 표면에 점착되어 있는 보호 테이프(6)를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 10에 나타내는 바와 같이, 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 전술한 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)을 점착한다. 그리고, 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)의 표면에 점착되어 있는 보호 테이프(6)를 박리한다. 따라서, 다이싱 테이프(T)의 표면에 점착된 반도체 웨이퍼(2)는, 표면에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 하여, 웨이퍼 지지 공정이 실시된 반도체 웨이퍼(2)는, 다음 공정인 픽업 공정에 반송되어, 개개의 디바이스마다 픽업된다. 이와 같이 하여 픽업된 디바이스(22)는, 도 11에 나타내는 바와 같이 표면 및 측면이 몰드 수지(40)에 의해 피복된 웨이퍼 레벨 칩 사이즈 패키지(WLCSP)를 구성하게 된다.
2: 반도체 웨이퍼 21: 분할 예정 라인
22: 디바이스 3, 30: 절삭 장치
31: 절삭 장치의 척 테이블 32: 절삭 수단
323: 절삭 블레이드 4: 수지 피복 장치
40: 몰드 수지 5: 연마 장치
51: 연마 장치의 척 테이블 52: 연마 수단
524: 연마 공구 6: 보호 테이프
7: 연삭 장치 71: 연삭 장치의 척 테이블
72: 연삭 수단 724: 연삭 휠
F: 환형의 프레임 T: 다이싱 테이프

Claims (1)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있으며 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에, 표면에 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법에 있어서,
    제1 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 디바이스의 마무리 두께에 상당하는 깊이의 제1 절삭홈을 형성하는 제1 절삭홈 형성 공정과,
    상기 제1 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하며 상기 제1 절삭홈에 몰드 수지를 매설하는 몰딩 공정과,
    상기 제1 두께보다 얇은 제2 두께를 갖는 절삭 블레이드에 의해, 웨이퍼의 표면에 부설된 몰드 수지 및 상기 제1 절삭홈에 매설된 몰드 수지의 두께보다 깊게 웨이퍼에 닿는 제2 절삭홈을 형성하는 제2 절삭홈 형성 공정과,
    상기 제2 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과,
    상기 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 제2 절삭홈을 표출시키고 웨이퍼를 개개의 디바이스로 분할하는 이면 연삭 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020160065290A 2015-06-08 2016-05-27 웨이퍼의 가공 방법 KR20160144311A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015115812A JP2017005056A (ja) 2015-06-08 2015-06-08 ウエーハの加工方法
JPJP-P-2015-115812 2015-06-08

Publications (1)

Publication Number Publication Date
KR20160144311A true KR20160144311A (ko) 2016-12-16

Family

ID=57613485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160065290A KR20160144311A (ko) 2015-06-08 2016-05-27 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2017005056A (ko)
KR (1) KR20160144311A (ko)
CN (1) CN106252281A (ko)
TW (1) TW201701344A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142075A (ko) * 2021-04-14 2022-10-21 주식회사 루츠 형광체 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6963409B2 (ja) * 2017-05-09 2021-11-10 株式会社ディスコ ウェーハの加工方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP7058904B2 (ja) * 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
JP7098221B2 (ja) * 2017-09-08 2022-07-11 株式会社ディスコ ウェーハの加工方法
JP7013083B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP2020129639A (ja) * 2019-02-12 2020-08-27 株式会社ディスコ デバイスパッケージ形成方法
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127206A (ja) * 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP2003124392A (ja) * 2001-10-15 2003-04-25 Sony Corp 半導体装置及びその製造方法
JP2004119468A (ja) * 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
JP2012023259A (ja) * 2010-07-16 2012-02-02 Casio Comput Co Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100535A (ja) 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142075A (ko) * 2021-04-14 2022-10-21 주식회사 루츠 형광체 제조방법

Also Published As

Publication number Publication date
CN106252281A (zh) 2016-12-21
JP2017005056A (ja) 2017-01-05
TW201701344A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
KR20160144311A (ko) 웨이퍼의 가공 방법
JP6557081B2 (ja) ウエーハの加工方法
JP6608694B2 (ja) ウエーハの加工方法
US8513096B2 (en) Wafer dividing method
KR20170030035A (ko) 웨이퍼의 가공 방법
JP2008182015A (ja) ウエーハの研削方法
KR20160033631A (ko) 웨이퍼의 가공 방법
JP2017028160A (ja) ウエーハの加工方法
JP2017092125A (ja) ウエーハの加工方法
KR101779622B1 (ko) 피가공물의 연삭 방법
KR20150141875A (ko) 웨이퍼 가공 방법
JP2019220632A (ja) 被加工物の加工方法
JP2017022162A (ja) ウエーハの加工方法
JP2009130315A (ja) ウエーハの切削方法
JP6491055B2 (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
JP2017100255A (ja) ウエーハの加工方法
JP2014053352A (ja) ウエーハの加工方法
JP2011238818A (ja) ウエーハの加工方法
JP5595790B2 (ja) ウエーハの加工方法
JP6764327B2 (ja) ワークの加工方法
US20230282486A1 (en) Wafer processing method
JP2014053354A (ja) ウエーハの加工方法
JP5356896B2 (ja) 半導体装置の製造方法
JP2016025116A (ja) ウエーハの加工方法