JP5356896B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5356896B2
JP5356896B2 JP2009095075A JP2009095075A JP5356896B2 JP 5356896 B2 JP5356896 B2 JP 5356896B2 JP 2009095075 A JP2009095075 A JP 2009095075A JP 2009095075 A JP2009095075 A JP 2009095075A JP 5356896 B2 JP5356896 B2 JP 5356896B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wafer
region
back surface
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009095075A
Other languages
English (en)
Other versions
JP2010245443A (ja
Inventor
俊幸 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2009095075A priority Critical patent/JP5356896B2/ja
Priority to US12/722,762 priority patent/US20100261309A1/en
Publication of JP2010245443A publication Critical patent/JP2010245443A/ja
Application granted granted Critical
Publication of JP5356896B2 publication Critical patent/JP5356896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、第１の半導体デバイスの表面に第２の半導体デバイスを接合して構成する所謂チップ・オン・チップ構造の半導体装置の製造方法に関する。
所謂チップ・オン・チップ構造の半導体装置は、第１の半導体デバイス（親デバイス）の表面における所定位置に第１の半導体デバイスより小さい第２の半導体デバイス（子デバイス）を接合し、第１の半導体デバイスに設けられたボンディングパッドと第２の半導体デバイスに設けられたボンディングパッドをワイヤーボンディングして構成する。また、フリップチップボンディング技術を用いて、第１の半導体デバイス（親デバイス）の表面に形成されたボンディングパッドと第２の半導体デバイス（子デバイス）に形成された電極バンプを接合してチップ・オン・チップ構造の半導体装置を構成する。
上述したチップ・オン・チップ構造の半導体装置は、半導体装置を１個づつ組み立てて製造するため、その都度半導体デバイスを搬送・配置する工程と、各半導体デバイスの位置を検出する工程とを実施しなければならず、生産性の面で問題がある。
上記問題を解消するために、第１の半導体デバイスが複数形成されたウエーハを個々の半導体デバイスに分割する前のウエーハの状態において、各第１の半導体デバイスの表面に第２の半導体デバイスを接合した後に、第１の半導体デバイスが複数形成されたウエーハを個々の半導体デバイスに分割することにより、第１の半導体デバイスの表面に第２の半導体デバイスを接合した半導体装置を製造する方法が、下記特許文献１および特許文献２に開示されている。
特許第３４２２４７９号公報 特開平６−１５１７０１号公報
而して、第１の半導体デバイスが複数形成されたウエーハにおける各第１の半導体デバイスの表面には比較的小さい第２の半導体デバイスが接合されるので、ウエーハの裏面を研削してウエーハを薄くする際に研削圧により応力が集中して破損する虞がある。従って、第２の半導体デバイスを接合した後に第１の半導体デバイスが複数形成されたウエーハ裏面を研削する場合、ウエーハの厚みを３００μm程度にするのが限度であり、１００μm以下の厚みに形成することは困難である。
一方、第１の半導体デバイスが複数形成されたウエーハに第２の半導体デバイスを接合する前に、第１の半導体デバイスが複数形成されたウエーハの裏面を研削して１００μm以下の厚みに形成すると、剛性が低下するため、後工程における取り扱いが困難となる。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、親チップとなる第１の半導体デバイスの厚みを薄く形成することができ、かつ、第１の半導体デバイスの表面に第２の半導体デバイスを接合した半導体装置を効率よく製造することができる半導体装置の製造方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、第１の半導体デバイスの表面に該第１の半導体デバイスより小さい第２の半導体デバイスを接合して構成する半導体装置の製造方法であって、
表面に格子状に形成された複数のストリートによって複数の領域が区画されるとともに該区画された領域に該第１の半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウエーハの裏面における該デバイス領域に対応する領域を研削して円形状の凹部に形成することにより該デバイス領域の厚さを所定の仕上がり厚さに形成するとともに、ウエーハの裏面における該外周余剰領域に対応する領域を残存させて環状の補強部を形成する裏面研削工程と、
該裏面研削工程が実施されたウエーハの表面に形成された複数の該第１の半導体デバイスの表面の所定位置に該第２の半導体デバイスを接合するデバイス接合工程と、
該デバイス接合工程が実施された該第１の半導体デバイスの表面に接合された該第２の半導体デバイスを樹脂でモールドする樹脂モールド工程と、
該樹脂モールド工程において該第２の半導体デバイスをモールドした樹脂の上面を研削して平坦化する平坦化工程と、
該平坦化工程が実施されたウエーハを該ストリートに沿って分割し、該第１の半導体デバイスの表面に該第２の半導体デバイスが接合された個々の半導体装置に分離するウエーハ分割工程と、を含み、
該デバイス接合工程と該平坦化工程および該ウエーハ分割工程は、ウエーハの裏面に形成された該円形状の凹部を嵌合する円形状の段部を上面に備えたテーブルを用い、該テーブルの該円形状の段部にウエーハの裏面に形成された円形状の凹部を嵌合した状態で実施する、
ことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、第１の半導体デバイスが形成されたウエーハの裏面におけるデバイス領域に対応する領域を研削して円形状の凹部に形成することによりデバイス領域の厚さを仕上がり厚さに形成するとともに、ウエーハの裏面における外周余剰領域に対応する領域を残存させて環状の補強部を形成する裏面研削工程を実施するので、第１の半導体デバイスが形成されたデバイス領域の厚みを薄く形成しても環状の補強部によって剛性が確保されるため、後工程において取り扱いに支障をきたすことはない。従って、親チップとなる第１の半導体デバイスの厚みを薄く形成することができるとともに、第１の半導体デバイスが形成されたウエーハの状態で第１の半導体デバイスの表面に第２の半導体デバイスを接合することができるため、第１の半導体デバイスの表面に第２の半導体デバイスを接合した半導体装置を効率よく製造することができる。
また、本発明においては、デバイス接合工程と平坦化工程およびウエーハ分割工程は、ウエーハの裏面に形成された円形状の凹部を嵌合する円形状の段部を上面に備えたテーブルを用い、テーブルの円形状の段部にウエーハの裏面に形成された円形状の凹部を嵌合した状態で実施するので、第１の半導体デバイスが形成されたウエーハを破損させることなく実施することができる。
本発明による半導体装置の製造方法に用いる第１の半導体デバイスが複数形成されたウエーハの斜視図。 本発明による半導体装置の製造方法に用いる第２の半導体デバイスが複数形成されたウエーハおよび第２の半導体デバイスの斜視図。 本発明による半導体装置の製造方法における保護部材貼着工程の説明図。 本発明による半導体装置の製造方法における裏面研削工程を実施するための研削装置の斜視図。 本発明による半導体装置の製造方法における裏面研削工程の説明図。 図５に示す裏面研削工程を実施することによって形成されたウエーハの断面図。 本発明による半導体装置の製造方法におけるデバイス接合工程の説明図。 図７に示すデバイス接合工程が実施されたウエーハの斜視図。 図８に示すデバイス接合工程が実施されたウエーハにワイヤーボンディングを施した状態を示す要部拡大図。 本発明による半導体装置の製造方法における樹脂モールド工程を実施したウエーハの要部拡大図。 本発明による半導体装置の製造方法における平坦化工程の説明図。 本発明による半導体装置の製造方法におけるウエーハ支持工程の説明図。 本発明による半導体装置の製造方法におけるウエーハ分割工程を実施するための切削装置の斜視図。 本発明による半導体装置の製造方法におけるウエーハ分割工程の説明図。 図１４に示すウエーハ分割工程が実施された半導体ウエーハの斜視図。 本発明による半導体装置の製造方法によって製造された半導体装置の斜視図。
以下、本発明による半導体装置の製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には本発明による半導体装置の製造方法に用いる第１の半導体デバイスが複数形成されたウエーハの斜視図が示されている。図１に示すウエーハ２は、例えば厚さが７００μmのシリコンウエーハからなっており、表面２ａに複数のストリート２１が格子状に形成されているとともに、該複数のストリート２１によって区画された複数の領域にIC、LSI等の親デバイスとなる第１の半導体デバイス２２が形成されている。このように構成されたウエーハ２は、半導体デバイス２２が形成されているデバイス領域２３と、該デバイス領域２３を囲繞する外周余剰領域２４を備えている。
また、図２の(a)には本発明による半導体装置の製造方法に用いる第２の半導体デバイスが複数形成されたウエーハの斜視図が示されている。図２の(a)に示すウエーハ２００は、表面２００ａに複数のストリート２１０が格子状に形成されているとともに、該複数のストリート２１０によって区画された複数の領域にIC、LSI等の子デバイスとなる第２の半導体デバイス２２０が形成されている。このように構成されたウエーハ２００は、裏面が研削されて所定の厚みに形成された後、切削装置等のダイシング装置によってストリート２１０に沿って切断され、図２の(b)に示すように個々の第２の半導体デバイス２２０に分割される。なお、第２の半導体デバイス２２０は、上記第１の半導体デバイス２２より小さい寸法に形成されている。
上記第１の半導体デバイス２２が複数形成されたウエーハ２および第２の半導体デバイス２２０を用いて本発明による半導体装置の製造方法を実施するに際し、先ず図３に示すように第１の半導体デバイス２２が複数形成されたウエーハ２の表面２ａに第１の半導体デバイス２２を保護するための保護部材３を貼着する（保護部材貼着工程）。
上述した保護部材貼着工程を実施したならば、第１の半導体デバイス２２が複数形成されたウエーハ２の裏面２bにおけるデバイス領域２３に対応する領域を研削してデバイス領域２３の厚さを所定の仕上がり厚さに形成するとともに、ウエーハ２の裏面２bにおける外周余剰領域２４に対応する領域を残存させて環状の補強部を形成する裏面研削工程を実施する。この裏面研削工程は、図４に示す研削装置によって実施する。
図４に示す研削装置４は、被加工物としてのウエーハを保持するチャックテーブル４１と、該チャックテーブル４１に保持されたウエーハの加工面を研削する研削手段４２を具備している。チャックテーブル４１は、上面にウエーハを吸引保持し図４において矢印４１aで示す方向に回転せしめられる。研削手段４２は、スピンドルハウジング４２１と、該スピンドルハウジング４２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル４２２と、該回転スピンドル４２２の下端に装着されたマウンター４２３と、該マウンター４２３の下面に取り付けられた研削ホイール４２４とを具備している。この研削ホイール４２４は、円板状の基台４２５と、該基台４２５の下面に環状に装着された研削砥石４２６とからなっており、基台４２５がマウンター４２３の下面に取り付けられている。
上述した研削装置４を用いて裏面研削工程を実施するには、チャックテーブル４１の上面（保持面）に図示しないウエーハ搬入手段によって搬送された上記半導体ウエーハ２の保護部材３側を載置し、半導体ウエーハ２をチャックテーブル４１上に吸引保持する。ここで、チャックテーブル４１に保持された半導体ウエーハ２と研削ホイール４２４を構成する環状の研削砥石４２６の関係について、図５を参照して説明する。チャックテーブル４１の回転中心P1と環状の研削砥石４２６の回転中心P2は偏芯しており、環状の研削砥石４２６の外径は、ウエーハ２のデバイス領域２３と外周余剰領域２４との境界線２５の直径より小さく境界線２５の半径より大きい寸法に設定され、環状の研削砥石４２６がチャックテーブル４１の回転中心P1（半導体ウエーハ２の中心）を通過するようになっている。
次に、図４および図５に示すようにチャックテーブル４１を矢印４１aで示す方向に３００ｒｐｍで回転しつつ、研削ホイール４２４を矢印４２４aで示す方向に６０００ｒｐｍで回転せしめるとともに、研削ホイール４２４を下方に移動して研削砥石４２６を半導体ウエーハ２の裏面に接触させる。そして、研削ホイール４２４を所定の研削送り速度で下方に所定量研削送りする。この結果、半導体ウエーハ２の裏面には、図６に示すようにデバイス領域２３に対応する領域が研削除去されて所定厚さ（例えば３０μm）の円形状の凹部２３bに形成されるとともに、外周余剰領域２４に対応する領域が図示の実施形態においては厚さ７００μmが残存されて環状の補強部２４bに形成される（裏面研削工程）。このように複数の第１の半導体デバイス２２が形成されたデバイス領域２３は厚みが３０μmと極めて薄く形成されているが、環状の補強部２４bによって剛性が確保されているので、以下の各工程において取り扱いに支障をきたすことはない。
上述した裏面研削工程を実施したならば、裏面研削工程が実施されたウエーハ２の表面に形成された複数の第１のデバイス２２の表面の所定位置にそれぞれ上記第２の半導体デバイス２２０を接合するデバイス接合工程を実施する。このデバイス接合工程について、図７および図８を参照して説明する。即ち、図７の(a)および(b)に示すようにボンディング装置５の保持テーブル５１上に上述したように裏面研削工程が実施されたウエーハ２の裏面２bを載置する。なお、保持テーブル５１の上面には、図７の(b)に示すように上記ウエーハ２の裏面に形成された円形状の凹部２３bが嵌合する円形状の段部５１１が形成されている。従って、保持テーブル５１の円形状の段部５１１にウエーハ２の裏面に形成された円形状の凹部２３bを嵌合することにより、保持テーブル５１上にウエーハ２を保持する。なお、保持テーブル５１上にウエーハ２を保持する際または保持した後に、ウエーハ２の表面２ａに貼着されている保護部材３を剥離する。このようにして保持テーブル５１上にウエーハ２を保持したならば、吸着ハンド５２によって上記図２の(b)に示す第２の半導体デバイス２２０を吸引保持し、保持テーブル５１上に保持されたウエーハ２に形成されている所定の第１の半導体デバイス２２の上方に搬送する。そして、第１の半導体デバイス２２の所定位置と第２の半導体デバイス２２０との位置合わせを行い、図７の (b)に示すように吸着ハンド５２を下降させて、第２の半導体デバイス２２０を第１の半導体デバイス２２の所定位置に接合する。そして、このデバイス接合工程を図８に示すようにウエーハ２に形成された全ての第１の半導体デバイス２２に対して実施する。
なお、上記デバイス接合工程における第２の半導体デバイス２２０の第１の半導体デバイス２２への接合は、適宜の接着剤または接着フィルムを用いて実施することができる。そして、図９に示すように、第１の半導体デバイス２２に設けられたボンディングパッド２２aと第２の半導体デバイス２２０に設けられたボンディングパッド２２０aをワイヤーボンディング法によってワイヤー２２１を介して接続する。また、第２の半導体デバイス２２０の第１の半導体デバイス２２への接合は、フリップチップボンディング技術を用いて、第１の半導体デバイス２２の表面に形成されたボンディングパッドと第２の半導体デバイス２２０に形成された電極バンプを対面させて接合することができる。
上述したデバイス接合工程を実施したならば、第１の半導体デバイス２２の表面に接合された第２の半導体デバイス２２０を樹脂でモールドする樹脂モールド工程を実施する。即ち、図１０に示すように、第１の半導体デバイス２２の表面に接合された第２の半導体デバイス２２０に樹脂２２２を滴下して、第２の半導体デバイス２２０をモールディングする。
次に、第１の半導体デバイス２２の表面に接合された第２の半導体デバイス２２０をモールドした樹脂２２２の上面を研削して平坦化する平坦化工程を実施する。この平坦化工程は、図１１の(a)および(b)に示す研削装置を用いて実施する。図１１の(a)および(b)に示す研削装置６は、上記図４に示す研削装置４と同様に被加工物としてのウエーハを保持するチャックテーブル６１と、該チャックテーブル６１に保持されたウエーハの加工面を研削する研削手段６２を具備している。チャックテーブル６１は、上面にウエーハを吸引保持し図１１の(a)において矢印６１aで示す方向に回転せしめられる。研削手段６２は、スピンドルハウジング６２１と、該スピンドルハウジング６２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル６２２と、該回転スピンドル６２２の下端に装着されたマウンター６２３と、該マウンター６２３の下面に取り付けられた研削ホイール６２４とを具備している。この研削ホイール６２４は、円板状の基台６２５と、該基台６２５の下面に環状に装着された研削砥石６２６とからなっており、基台６２５がマウンター６２３の下面に取り付けられている。なお、図１１の(a)および(b)に示す研削装置６においては、研削ホイール６２４が上記図４に示す研削装置４の研削ホイール６２４より大きい径のものが用いられる。また、チャックテーブル６１の上面には、図１１の(b)に示すように上記ウエーハ２の裏面に形成された円形状の凹部２３bが嵌合する円形状の段部６１１が形成されている。従って、チャックテーブル６１の円形状の段部６１１にウエーハ２の裏面に形成された円形状の凹部２３bを嵌合し、図示しない吸引手段を作動することにより、チャックテーブル６１上に上記樹脂モールド工程が実施されたウエーハ２を吸引保持する。このようにしてチャックテーブル６１上に上記樹脂モールド工程が実施されたウエーハ２を保持したならば、チャックテーブル６１を矢印６１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段６２の研削ホイール６２４を矢印６２aで示す方向に例えば６０００ｒｐｍで回転せしめて第１の半導体デバイス２２の表面に接合された第２の半導体デバイス２２０をモールドした樹脂２２２の上面に接触せしめる。この結果、第２の半導体デバイス２２０をモールドした樹脂２２２は、上端部が研削され図１１の(c)に示すように平坦化される。
次に、上述した平坦化工程が実施されたウエーハ２の裏面を環状のフレームに装着されたダイシングテープに貼着するウエーハ支持工程を実施する。図１２の（ａ）に示すように環状のフレーム７の内側開口部を覆うように外周部が装着されたポリオレフィン等の合成樹脂シートからなるダイシングテープ７０の表面７０aにウエーハ２の裏面２bを貼着する。
上述したウエーハ支持工程を実施したならば、ウエーハ２をストリート２１に沿って分割し、第１の半導体デバイス２２の表面に第２の半導体デバイス２２０が接合された個々の半導体装置に分離するウエーハ分割工程を実施する。このウエーハ分割工程は、図１３および図１４に示す切削装置を用いて実施する。図１３および図１４に示す切削装置８は、被加工物を保持するチャックテーブル８１と、切削ブレード８２１を備えた切削手段８２と、撮像手段８３を具備している。チャックテーブル８１は、被加工物を吸引保持するように構成されており、図示しない切削送り手段によって図１３において矢印Ｘで示す切削送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。なお、チャックテーブル８１の上面には、図１４に示すように上記ウエーハ２の裏面に形成された円形状の凹部２３bが嵌合する円形状の段部８１１が形成されている。この切削装置８によってウエーハ分割工程を実施するには、チャックテーブル８１上にウエーハ２の裏面２bが貼着されたダイシングテープ７０側を載置する。そして、図示しない吸引手段を作動することにより、ウエーハ２をチャックテーブル８１上に保持する。なお、図１３においてはダイシングテープ７０が装着された環状のフレーム７を省いて示しているが、環状のフレーム７はチャックテーブル８１に配設された適宜のフレーム保持手段に保持される。
このようにして、ウエーハ２を吸引保持したチャックテーブル８１は、図示しない切削送り手段によって撮像手段８３の直下に位置付けられる。チャックテーブル８１が撮像手段８３の直下に位置付けられると、撮像手段８３および図示しない制御手段によってウエーハ２の切削すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段８３および図示しない制御手段は、ウエーハ２の所定方向に形成されているストリート２１と、切削ブレード８２１との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。また、ウエーハ２に形成されている上記所定方向に対して直交する方向に延びるストリート２１に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル８１上に保持されているウエーハ２の切削領域のアライメントが行われたならば、ウエーハ２を保持したチャックテーブル８１を切削領域の切削開始位置に移動する。このとき、図１４の（a）に示すようにウエーハ２は所定のストリート２１の一端（図１４の（a）において左端）が切削ブレード８２１の直下より所定量右側に位置するように位置付けられる。そして、切削ブレード８２１を図１４の（a）において矢印８２１aで示す方向に所定の回転速度で回転し、２点鎖線で示す待機位置から図示しない切り込み送り手段によって図１４の（a）において実線で示すように下方に所定量切り込み送りする。この切り込み送り位置は、図１４の（a）に示すように切削ブレード８２１の外周縁がウエーハ２の裏面２bにおけるデバイス領域２３の裏面（図１４の（a）において下面）、即ちダイシングテープ７０の表面に達する位置に設定されている。
上述したように切削ブレード８２１の切り込み送りを実施したならば、切削ブレード８２１を図１４の（a）において矢印８２１aで示す方向に所定の回転速度で回転しつつ、チャックテーブル８１を図１４（a）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル８１に保持されたウエーハ２の右端が切削ブレード８２１の直下を通過したらチャックテーブル８１の移動を停止する。この結果、図１４の（ｂ）に示すようにウエーハ２には、表面２aからデバイス領域２３に対応する領域の裏面（図１４の（ｂ）において下面）に達する分割溝２６が形成される。
以上のようにして、ウエーハ２の所定方向に延在する全てのストリート２１に沿って分割溝２６を形成したならば、チャックテーブル８１を９０度回動せしめて、上記所定方向に対して直交する方向に延びる各ストリート２１に沿って分割溝２６を形成する。この結果、図１５に示すようにデバイス領域２３はストリート２１に沿って分割され、第１の半導体デバイス２２の表面に第２の半導体でデバイス２２０が接合された個々の半導体装置に分離される。なお、デバイス領域２３を囲繞する外周余剰領域２４は、分割溝２６が環状の補強部２４bの裏面に達していないので、環状の形態が維持されている。
上述したようにウエーハ分割工程を実施することによりウエーハ２のデバイス領域２３を個々のデバイスに分割したならば、保護テープ７０から第１の半導体デバイス２２（表面に第２の半導体でナイス２２０が接合されている）を剥離してピックアップすることにより、図１６に示すように第１の半導体デバイス２２の表面に第２の半導体でナイス２２０が接合された半導体装置が得られる。
２：ウエーハ
２１：ストリート
２２：第１の半導体デバイス
２３：デバイス領域
２４：外周余剰領域
２００：ウエーハ
２２０：第２の半導体デバイス
３：保護部材
４：研削装置
４１：研削装置のチャックテーブル
４２：研削手段
４２４：研削ホイール
５：ボンディング装置
５１：保持テーブル
５２：吸着ハンド
６：研削装置
６１：研削装置のチャックテーブル
６２：研削手段
６２４：研削ホイール
７：環状のフレーム
７０：ダイシングテープ
８０：切削装置
８１：切削装置のチャックテーブル
８２：切削手段
８２１：切削ブレード

Claims (1)

  1. 第１の半導体デバイスの表面に該第１の半導体デバイスより小さい第２の半導体デバイスを接合して構成する半導体装置の製造方法であって、
    表面に格子状に形成された複数のストリートによって複数の領域が区画されるとともに該区画された領域に該第１の半導体デバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウエーハの裏面における該デバイス領域に対応する領域を研削して円形状の凹部に形成することにより該デバイス領域の厚さを所定の仕上がり厚さに形成するとともに、ウエーハの裏面における該外周余剰領域に対応する領域を残存させて環状の補強部を形成する裏面研削工程と、
    該裏面研削工程が実施されたウエーハの表面に形成された複数の該第１の半導体デバイスの表面の所定位置に該第２の半導体デバイスを接合するデバイス接合工程と、
    該デバイス接合工程が実施された該第１の半導体デバイスの表面に接合された該第２の半導体デバイスを樹脂でモールドする樹脂モールド工程と、
    該樹脂モールド工程において該第２の半導体デバイスをモールドした樹脂の上面を研削して平坦化する平坦化工程と、
    該平坦化工程が実施されたウエーハを該ストリートに沿って分割し、該第１の半導体デバイスの表面に該第２の半導体デバイスが接合された個々の半導体装置に分離するウエーハ分割工程と、を含み、
    該デバイス接合工程と該平坦化工程および該ウエーハ分割工程は、ウエーハの裏面に形成された該円形状の凹部を嵌合する円形状の段部を上面に備えたテーブルを用い、該テーブルの該円形状の段部にウエーハの裏面に形成された円形状の凹部を嵌合した状態で実施する、
    ことを特徴とする半導体装置の製造方法。
JP2009095075A 2009-04-09 2009-04-09 半導体装置の製造方法 Active JP5356896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009095075A JP5356896B2 (ja) 2009-04-09 2009-04-09 半導体装置の製造方法
US12/722,762 US20100261309A1 (en) 2009-04-09 2010-03-12 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095075A JP5356896B2 (ja) 2009-04-09 2009-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010245443A JP2010245443A (ja) 2010-10-28
JP5356896B2 true JP5356896B2 (ja) 2013-12-04

Family

ID=42934723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095075A Active JP5356896B2 (ja) 2009-04-09 2009-04-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100261309A1 (ja)
JP (1) JP5356896B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP2001176898A (ja) * 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法
JP2002016022A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP2006222119A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
JP2007123362A (ja) * 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP4767702B2 (ja) * 2006-01-23 2011-09-07 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
US20100261309A1 (en) 2010-10-14
JP2010245443A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5877663B2 (ja) ウエーハの研削方法
JP5081643B2 (ja) ウエーハの加工方法
JP6557081B2 (ja) ウエーハの加工方法
JP6095325B2 (ja) バンプ付きデバイスウェーハの加工方法
TWI566283B (zh) Packaging substrate processing methods
JP2009021462A (ja) ウェーハの加工方法
TWI546854B (zh) The method of grinding
KR20160144311A (ko) 웨이퍼의 가공 방법
JP2019220632A (ja) 被加工物の加工方法
US8052505B2 (en) Wafer processing method for processing wafer having bumps formed thereon
JP2021174896A (ja) 加工方法及び保持テーブル
JP5356896B2 (ja) 半導体装置の製造方法
JP5508108B2 (ja) 半導体装置の製造方法
JP5508111B2 (ja) 半導体装置の製造方法
TWI805872B (zh) 晶圓的加工方法
JP2014053352A (ja) ウエーハの加工方法
JP5595790B2 (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP2010093005A (ja) ウエーハの加工方法
JP6487275B2 (ja) ウエーハの加工方法
JP2014053350A (ja) ウエーハの加工方法
JP2021068744A (ja) ウェーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
JP2014053353A (ja) ウエーハの加工方法
JP7313968B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130829

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5356896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250