CN106997867A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN106997867A
CN106997867A CN201611190802.9A CN201611190802A CN106997867A CN 106997867 A CN106997867 A CN 106997867A CN 201611190802 A CN201611190802 A CN 201611190802A CN 106997867 A CN106997867 A CN 106997867A
Authority
CN
China
Prior art keywords
chip
moulded resin
groove
semiconductor wafer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611190802.9A
Other languages
English (en)
Other versions
CN106997867B (zh
Inventor
陆昕
久保敦嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN106997867A publication Critical patent/CN106997867A/zh
Application granted granted Critical
Publication of CN106997867B publication Critical patent/CN106997867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供晶片的加工方法，能够得到品质良好的被称为晶片级芯片尺寸封装(WLCSP)的封装器件。一种晶片的加工方法，该晶片在对形成于正面的多个器件进行划分的多条分割预定线上形成有深度相当于器件的完工厚度的槽，并在包含器件在内的正面上敷设有模制树脂并且在槽中埋设有模制树脂，其中，该晶片的加工方法包含如下的工序：模制树脂去除工序，将敷设在晶片的正面上的模制树脂的外周部去除而使埋设于槽中的模制树脂在晶片的正面露出；以及分割槽形成工序，对在晶片的外周部露出的埋设于该槽中的模制树脂进行检测，并将激光光线的聚光点定位在埋设于槽中的模制树脂的宽度方向中央而沿着槽进行照射，由此，形成将晶片分割成各个器件的分割槽。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，将晶片沿着分割预定线分割成各个器件并且利用树脂将各个器件覆盖，在该晶片中，在正面上呈格子状形成有多条分割预定线并且在由该多条分割预定线划分出的多个区域内形成有器件。
背景技术
在半导体器件制造工艺中，在大致圆板形状的半导体晶片的正面上通过呈格子状排列的分割预定线划分出多个区域，在该划分出的区域内形成IC、LSI等器件。通过将这样形成的半导体晶片沿着分割预定线切断，对形成有器件的区域进行分割而制造出各个器件。
近年来，开发出将晶片分割成各个器件并且利用树脂将各个器件覆盖的封装技术。在下述专利文献1中公开了作为该封装技术的一种的被称为晶片级芯片尺寸封装(WLCSP)的封装技术。
关于在下述专利文献1中公开的封装技术，在晶片的背面上覆盖树脂并从晶片的正面沿着分割预定线形成到达树脂的切削槽，在晶片的正面上敷设模制树脂而对各器件进行覆盖并且在切削槽中埋设模制树脂，然后通过厚度比切削槽的宽度薄的切削刀具将填充到切削槽的模制树脂切断，由此，分割成各个被称为晶片级芯片尺寸封装(WLCSP)的封装器件。
并且，作为制造出被称为晶片级芯片尺寸封装(WLCSP)的封装器件的晶片的加工方法而开发出如下技术。
(1)从晶片的正面侧沿着分割预定线形成深度相当于器件的完工厚度的切削槽。
(2)在晶片的正面上敷设模制树脂并且在切削槽中埋设模制树脂。
(3)在敷设于晶片的正面的模制树脂的正面上粘贴保护部件并对晶片的背面进行磨削而使切削槽露出。
(4)将晶片的背面粘贴在划片带上，通过厚度比切削槽的宽度薄的切削刀具将埋设于切削槽的模制树脂切断，由此，分割成各个被称为晶片级芯片尺寸封装(WLCSP)的封装器件。
专利文献1：日本特开2006-100535号公报
但是，在上述的任意的加工方法中，也存在如下问题：在通过切削刀具将埋设于切削槽的模制树脂切断时，由于在晶片的正面上敷设有模制树脂，所以以形成于器件并从模制树脂的正面露出的突起电极即凸点为基准将切削刀具间接地定位在形成于分割预定线的切削槽上，但由于凸点与分割预定线未必呈准确的位置关系，所以切削刀具从形成于分割预定线的切削槽偏离而对构成晶片级芯片尺寸封装(WLCSP)的器件的侧面造成损伤。
发明内容
本发明是鉴于上述事实而完成的，其主要的技术课题在于提供晶片的加工方法，能够得到品质良好的晶片级芯片尺寸封装(WLCSP)。
为了解决上述主要的技术课题，根据本发明，提供一种晶片的加工方法，该晶片在对形成于正面的多个器件进行划分的多条分割预定线上形成有深度相当于器件的完工厚度的槽，并在包含器件在内的正面上敷设有模制树脂并且在该槽中埋设有模制树脂，该晶片的加工方法的特征在于，具有如下的工序：模制树脂去除工序，将敷设在晶片的正面上的模制树脂的外周部去除而使埋设于该槽中的模制树脂在晶片的正面露出；以及分割槽形成工序，在实施了该模制树脂去除工序之后，对在晶片的外周部露出的埋设于该槽中的模制树脂进行检测，并将激光光线的聚光点定位在埋设于该槽中的模制树脂的宽度方向中央而沿着该槽进行照射，由此形成将晶片分割成各个器件的分割槽。
优选该晶片的加工方法还具有如下的背面磨削工序：在实施上述分割槽形成工序之前，对晶片的背面进行磨削而使晶片形成为器件的完工厚度，上述分割槽形成工序形成将晶片分割成各个器件的深度的分割槽。
优选在上述分割槽形成工序中，在晶片上形成深度相当于器件的完工厚度的分割槽，该晶片的加工方法还具有如下的工序：保护部件粘贴工序，将保护部件粘贴在实施了上述分割槽形成工序后的晶片的正面上；以及背面磨削工序，对晶片的背面进行磨削而使晶片形成为器件的完工厚度而使上述分割槽露出，由此将晶片分割成各个器件。
根据本发明的晶片的加工方法，关于分割槽形成工序，由于将在晶片的外周部正面露出的埋设于槽中的模制树脂的宽度方向中央定位在照射激光光线的聚光器的正下方而实施，所以虽然在晶片的正面上敷设有模制树脂也能够沿着槽对埋设在槽中的模制树脂的宽度方向中央照射脉冲激光光线，且不会损伤器件。
附图说明
图1是半导体晶片的立体图。
图2是用于实施槽形成工序的切削装置的主要部分立体图。
图3的(a)、(b)、(c)和(d)是槽形成工序的说明图。
图4的(a)、(b)和(c)是模制工序的说明图。
图5的(a)、(b)和(c)是示出凸点露出工序的说明图。
图6的(a)和(b)是模制树脂去除工序的说明图。
图7的(a)和(b)是保护部件粘贴工序的说明图。
图8的(a)、(b)和(c)是背面磨削工序的说明图。
图9是示出晶片支承工序的立体图。
图10是用于实施分割槽形成工序的激光加工装置的主要部分立体图。
图11的(a)、(b)、(c)和(d)是分割槽形成工序的说明图。
图12是通过本发明实施方式的晶片的加工方法将半导体晶片分割成各个封装器件的立体图。
图13是示出其他的实施方式的分割槽形成工序的立体图。
图14的(a)、(b)、(c)和(d)是示出其他的实施方式的分割槽形成工序的说明图。
图15的(a)和(b)是其他的实施方式的保护部件粘贴工序的说明图。
图16的(a)、(b)和(c)是其他的实施方式的背面磨削工序的说明图。
图17是其他的实施方式的晶片支承工序的说明图。
标号说明
2：半导体晶片；21：分割预定线；22：器件；3，30：切削装置；31：切削装置的卡盘工作台；32：切削单元；323：切削刀具；4：树脂覆盖装置；40：模制树脂；5：研磨装置；51：研磨装置的卡盘工作台；52：研磨单元；524：研磨工具；6：磨削装置；61：磨削装置的卡盘工作台；62：磨削单元；66：磨削磨轮；7：激光加工装置；71：激光加工装置的卡盘工作台；72：激光光线照射单元；722：聚光器；F：环状的框架；PT：保护带；DT：划片带。
具体实施方式
以下，参照附图对本发明的晶片的加工方法的优选的实施方式进行详细地说明。
在图1中示出了由本发明加工的半导体晶片的立体图。图1所示的半导体晶片2由厚度为例如600μm的硅晶片构成，在正面2a上呈格子状地形成有多条分割预定线21，并且在由该多条分割预定线21划分出的多个区域内形成有IC、LSI等器件22。该各器件22全部采用了相同的结构。在器件22的正面上分别形成有多个突起电极即凸点23。以下，对沿着分割预定线21将该半导体晶片2分割成各个器件22并且利用树脂将各个器件覆盖的晶片的加工方法进行说明。
首先，实施槽形成工序，从半导体晶片2的正面侧沿着分割预定线21形成深度相当于器件的完工厚度的槽。在本实施方式中使用图2所示的切削装置3来实施该槽形成工序。图2所示的切削装置3具有：卡盘工作台31，其对被加工物进行保持；切削单元32，其对保持在该卡盘工作台31上的被加工物进行切削；以及拍摄单元33，其对保持在该卡盘工作台31上的被加工物进行拍摄。卡盘工作台31构成为对被加工物进行吸引保持，并通过未图示的切削进给单元在图2中箭头X所示的切削进给方向上移动，并且通过未图示的分度进给单元在箭头Y所示的分度进给方向上移动。
上述切削单元32包含：主轴外壳321，其实际上水平配置；旋转主轴322，其被该主轴外壳321支承为自由旋转；以及切削刀具323，其具有安装在该旋转主轴322的前端部的环状的切削刃323a，旋转主轴322通过配设在主轴外壳321内的未图示的伺服电动机而按照箭头322a所示的方向旋转。另外，在本实施方式中，切削刀具323的环状的切削刃323a的厚度被设定为40μm。上述拍摄单元33由显微镜和CCD照相机等光学单元构成，其将拍摄得到的图像信号发送至未图示的控制单元。
要想使用上述的切削装置3来实施槽形成工序，如图2所示将半导体晶片2的背面2b侧载置在卡盘工作台31上，通过使未图示的吸引单元工作而将半导体晶片2吸引保持在卡盘工作台31上。因此，保持在卡盘工作台31上的半导体晶片2的正面2a成为上侧。这样，通过未图示的切削进给单元将吸引保持着半导体晶片2的卡盘工作台31定位在拍摄单元33的正下方。
当卡盘工作台31被定位在拍摄单元33的正下方时，执行对准作业，通过拍摄单元33和未图示的控制单元沿着半导体晶片2的分割预定线21对待形成分割槽的切削区域进行检测。即，拍摄单元33和未图示的控制单元执行图案匹配等图像处理并完成切削区域的对准(对准工序)，该图案匹配等图像处理用于进行形成在半导体晶片2的规定的方向上的分割预定线21与切削刀具323的位置对位。并且，对形成于半导体晶片2的在与上述规定的方向垂直的方向上延伸的分割预定线21也同样地完成切削区域的对准。
在如以上那样进行了对保持在卡盘工作台31上的半导体晶片2的切削区域进行检测的对准之后，将保持着半导体晶片2的卡盘工作台31移动至切削加工区域的切削开始位置。此时，如图3的(a)所示半导体晶片2被定位成分割预定线21的一端(图3的(a)中的左端)位于比切削刀具323的环状的切削刃323a的正下方以规定的量靠右侧的位置。接着，使切削刀具323从图3的(a)中双点划线所示的待机位置按照箭头Z1所示的那样朝向下方切入进给，并如图3的(a)中实线所示的那样定位在规定的切入进给位置。关于该切入进给位置，如图3的(a)和图3的(c)所示，切削刀具323的环状的切削刃323a的下端被设定在从半导体晶片2的正面起的相当于器件的完工厚度的深度位置(例如，200μm)。
接着，使切削刀具323在图3的(a)中箭头322a所示的方向上以规定的旋转速度旋转，并使卡盘工作台31在图3的(a)中箭头X1所示的方向上以规定的切削进给速度移动。并且，如果卡盘工作台31到达了分割预定线21的另一端(图3的(b)中的右端)位于比切削刀具323的环状的切削刃323a的正下方以规定的量靠左侧的位置，则停止卡盘工作台31的移动。这样通过对卡盘工作台31进行切削进给，如图3的(d)所示在半导体晶片2上沿着分割预定线21从正面形成深度相当于器件的完工厚度(例如，200μm)的宽度为40μm的槽(切削槽)210(槽形成工序)。
接着，使切削刀具323按照图3的(b)中箭头Z2所示的那样上升而将其定位在双点划线所示的待机位置，使卡盘工作台31在图3的(b)中箭头X2所示的方向上移动而返回到图3的(a)所示的位置。并且，使卡盘工作台31在与纸面垂直的方向(分度进给方向)上按照与分割预定线21的间隔相当的量进行分度进给，并将接下来待切削的分割预定线21定位在与切削刀具323对应的位置。这样，在将接下来待切削的分割预定线21定位在与切削刀具323对应的位置之后，实施上述的槽形成工序。并且，对形成在半导体晶片2上的全部的分割预定线21实施上述的槽形成工序。
虽然例示了上述的槽形成工序是通过切削装置3的切削刀具323从半导体晶片2的正面侧沿着分割预定线21形成深度相当于器件的完工厚度的槽(切削槽)210的例子，但槽形成工序也可以是通过沿着分割预定线21照射激光光线而形成深度相当于器件的完工厚度的激光加工槽。
接着，实施模制工序，在实施了槽形成工序的半导体晶片2的包含有器件的正面上敷设模制树脂并且在槽210中埋设模制树脂。关于该模制工序，如图4的(a)所示将实施了上述槽形成工序的半导体晶片2的背面2b侧载置在树脂覆盖装置4的保持工作台41的上表面即保持面上。并且，通过使未图示的吸引单元工作，将半导体晶片2吸引保持在保持工作台41的保持面上。因此，保持在保持工作台41上的半导体晶片2的正面2a成为上侧。这样，在将半导体晶片2保持在保持工作台41上之后，如图4的(a)所示将树脂提供喷嘴42的喷出口421定位在保持于保持工作台41上的半导体晶片2的中心部，使未图示的树脂提供单元工作而从树脂提供喷嘴42的喷出口421朝向保持在保持工作台41上的半导体晶片2的中央区域滴下规定的量的模制树脂40。在朝向半导体晶片2的正面2a的中央区域滴下规定的量的模制树脂40之后，如图4的(b)所示使保持工作台41按照箭头41a所示的方向以规定的旋转速度旋转规定的时间，由此，如图4的(b)和(c)所示在半导体晶片2的正面2a上敷设模制树脂40并且在槽210中埋设模制树脂40。另外，关于模制树脂40，在本实施方式中使用热硬化性的液状树脂(环氧类树脂)，在将模制树脂40敷设在半导体晶片2的正面2a并且埋设在切削槽210中之后，以150℃左右加热从而使其硬化。
接着，实施凸点露出工序，对敷设在半导体晶片2的正面2a上的模制树脂40进行研磨而使形成在器件22的正面上的凸点23露出。使用图5的(a)所示的研磨装置5来实施该凸点露出工序。图5的(a)所示的研磨装置5具有：卡盘工作台51，其对被加工物进行保持；研磨单元52，其对保持在该卡盘工作台51上的被加工物进行研磨。卡盘工作台51构成为将被加工物吸引保持在上表面上，并通过未图示的旋转驱动机构而按照图5的(a)中箭头51a所示的方向旋转。研磨单元52具有：主轴外壳521；旋转主轴522，其被该主轴外壳521支承为自由旋转，并通过未图示的旋转驱动机构而旋转；安装座523，其安装在该旋转主轴522的下端；以及研磨工具524，其安装在该安装座523的下表面。该研磨工具524由圆形的基台525和安装在该基台525的下表面的研磨垫526构成，基台525通过紧固螺栓527而安装在安装座523的下表面。另外，关于研磨垫526，在本实施方式中，在毛毡中混入由二氧化硅构成的磨粒来作为研磨材料。
要想使用上述的研磨装置5来实施上述凸点露出工序，则如图5的(a)所示将实施了上述模制工序的半导体晶片2的背面2b侧载置在卡盘工作台51的上表面(保持面)。并且，通过使未图示的吸引单元工作而将半导体晶片2吸附保持在卡盘工作台51上(晶片保持工序)。因此，关于保持在卡盘工作台51上的半导体晶片2，敷设在正面2a上的模制树脂40成为上侧。这样在将半导体晶片2吸引保持在卡盘工作台51上之后，一边使卡盘工作台51按照图5的(a)中箭头51a所示的方向以规定的旋转速度旋转，一边使研磨单元52的研磨工具524按照图5的(a)中箭头524a所示的方向以规定的旋转速度旋转，从而如图5的(b)所示使研磨垫526与敷设在作为被加工面的正面2a上的模制树脂40的上表面接触，并使研磨工具524按照图5的(a)和图5的(b)中箭头524b所示的那样以规定的研磨进给速度朝向下方(相对于卡盘工作台51的保持面垂直的方向)研磨进给规定的量。其结果是，如图5的(c)所示敷设在正面2a上的模制树脂40被研磨，并使形成在器件22的正面上的凸点23露出。
另外，当在上述模制工序中在半导体晶片2的正面2a上敷设了模制树脂40却没有覆盖凸点23的情况下，不一定需要上述的凸点露出工序。
接着，实施模制树脂去除工序，将敷设在半导体晶片2的正面上的模制树脂40的外周部去除而使埋设在槽210中的模制树脂在半导体晶片2的正面露出。在本实施方式中使用图6的(a)所示的切削装置30来实施该模制树脂去除工序。另外，除了切削刀具323的环状的切削刃323a以外，图6的(a)所示的切削装置30与上述图2所示的切削装置3为相同的结构，因此对相同部件赋予相同标号而省略了说明。图6的(a)所示的切削装置30中的切削刀具323的环状的切削刃323b的厚度被设定为2～3mm。
要想使用图6的(a)所示的切削装置30来实施模制树脂去除工序，则将半导体晶片2的背面2b侧载置在切削装置30的卡盘工作台31上。并且，通过使未图示的吸引单元工作而将半导体晶片2吸引保持在卡盘工作台31上。因此，关于保持在卡盘工作台31上的半导体晶片2，敷设在半导体晶片2的正面上的模制树脂40成为上侧。这样，将吸引保持着半导体晶片2的卡盘工作台31移动至切削刀具323所位于的切削加工区域，如图6的(a)所示将半导体晶片2的外周部定位在切削刀具323的正下方。
接着，使切削刀具323按照图6的(a)中箭头322a所示的方向以规定的旋转速度旋转并且如箭头Z1所示的那样朝向下方切入进给。该切入进给位置被设定在到达敷设了模制树脂40的半导体晶片2的正面的位置。并且，使卡盘工作台31按照图6的(a)中箭头31a所示的方向旋转。其结果是，如图6的(b)所示敷设在半导体晶片2的正面上的模制树脂40的外周部被环状地去除而使埋设在槽210中的模制树脂40在半导体晶片2的正面露出。
另外，虽然例示了在上述的实施方式中将敷设在半导体晶片2的正面上的模制树脂40的外周部环状地去除的例子，但也可以将模制树脂40的外周部局部地去除。
在实施了上述的模制树脂去除工序之后，实施保护部件粘贴工序，将保护部件粘贴在半导体晶片2的正面上。即，如图7的(a)和(b)所示在实施了上述模制树脂去除工序的半导体晶片2的正面2a上粘贴作为保护部件的保护带PT。
接着，实施背面磨削工序，对实施了保护部件粘贴工序的半导体晶片2的背面进行磨削并形成为器件的完工厚度而使埋设在槽210中的模制树脂40露出。使用图8的(a)所示的磨削装置6来实施该背面磨削工序。图8的(a)所示的磨削装置6具有：卡盘工作台61，其对被加工物进行保持；以及磨削单元662，其对保持在该卡盘工作台61上的被加工物进行磨削。卡盘工作台61构成为将被加工物吸引保持在作为保持面的上表面上，并通过未图示的旋转驱动机构而按照图8的(a)中箭头61a所示的方向旋转。磨削单元62具有：主轴外壳621；旋转主轴622，其被该主轴外壳621支承为自由旋转，并通过未图示的旋转驱动机构而旋转；安装座623，其安装在该旋转主轴622的下端；以及磨削磨轮624，其安装在该安装座623的下表面。该磨削磨轮624由圆环状的基台625和呈环状安装在该基台625的下表面的磨削磨具626构成，基台625通过紧固螺栓627而安装在安装座623的下表面。
要想使用上述的磨削装置6来实施上述背面磨削工序，则如图8的(a)所示将实施了上述保护部件粘贴工序的半导体晶片2的保护带PT侧载置在卡盘工作台61的上表面(保持面)。并且，通过使未图示的吸引单元工作而将半导体晶片2隔着保护带PT吸引保持在卡盘工作台61上。因此，保持在卡盘工作台61上的半导体晶片2的背面2b成为上侧。这样在将半导体晶片2隔着保护带PT吸引保持在卡盘工作台61上之后，一边使卡盘工作台61按照图8的(a)中箭头61a所示的方向以例如300rpm旋转，一边使磨削单元62的磨削磨轮624按照图8的(a)中箭头624a所示的方向以例如6000rpm旋转，从而如图8的(b)所示使磨削磨具626与作为被加工面的半导体晶片2的背面2b接触，并使磨削磨轮624按照图8的(a)和图8的(b)中箭头624b所示的那样以例如1μm/秒的磨削进给速度朝向下方(相对于卡盘工作台61的保持面垂直的方向)磨削进给规定的量。其结果是，半导体晶片2的背面2b被磨削，如图8的(c)所示埋设在上述槽210中的模制树脂40在半导体晶片2的背面2b露出。
在实施了上述的背面磨削工序之后，如图9所示，将实施了上述的背面磨削工序的半导体晶片2的背面2b粘贴在划片带DT的正面上，该划片带DT的外周部以覆盖环状的框架F的内侧开口部的方式安装。并且，将粘贴在半导体晶片2的正面上的保护带PT剥离(晶片支承工序)。因此，关于粘贴在划片带DT的正面上的半导体晶片2，敷设在正面上的模制树脂40成为上侧。
接着，实施分割槽形成工序，对露出于半导体晶片2的外周部正面的埋设在槽210中的模制树脂进行检测，并将激光光线的聚光点定位在埋设于槽210的模制树脂的宽度方向中央而沿着槽210进行照射，由此，形成将半导体晶片2分割成各个器件的分割槽。使用图10所示的激光加工装置7来实施该分割槽形成工序。图10所示的激光加工装置7具有：卡盘工作台71，其对被加工物进行保持；激光光线照射单元72，其对保持在该卡盘工作台71上的被加工物照射激光光线；以及拍摄单元73，其对保持在卡盘工作台71上的被加工物进行拍摄。卡盘工作台71构成为对被加工物进行吸引保持，并通过未图示的加工进给单元在图10中箭头X所示的加工进给方向上移动并且通过未图示的分度进给单元在图10中箭头Y所示的分度进给方向上移动。
上述激光光线照射单元72从安装在实际上水平配置的圆筒形状的壳体721的前端的聚光器722照射脉冲激光光线。另外，在图示的实施方式中，从聚光器722照射的脉冲激光光线的聚光光斑直径被设定为比上述槽210的宽度小的φ10μm。并且，安装在构成上述激光光线照射单元72的壳体721的前端部的拍摄单元73具有：照明单元，其对被加工物进行照明；光学系统，其捕捉被该照明单元照亮的区域；以及拍摄元件(CCD)等，其对由该光学系统捕捉的像进行拍摄，该拍摄单元73将拍摄得到的图像信号发送至未图示的控制单元。
要想使用上述图10所示的激光加工装置7来实施分割槽形成工序，则如图10所示将实施了上述晶片支承工序的半导体晶片2的划片带DT侧载置在卡盘工作台71上。并且，通过使未图示的吸引单元工作而将半导体晶片2隔着划片带DT吸引保持在卡盘工作台71上。因此，关于保持在卡盘工作台71上的半导体晶片2，敷设在正面上的模制树脂40成为上侧。另外，虽然在图10中省略了安装有划片带DT的环状的框架F，但环状的框架F被保持在配设于卡盘工作台71的合适的框架保持单元上。这样，通过未图示的加工进给单元将吸引保持着半导体晶片2的卡盘工作台71定位在拍摄单元73的正下方。
当卡盘工作台71被定位在拍摄单元73的正下方时，执行对准作业，通过拍摄单元73和未图示的控制单元对埋设在形成于半导体晶片2的槽210中的模制树脂40的待切断的切断区域进行检测。即，拍摄单元73和未图示的控制单元完成用于进行模制树脂40和激光光线照射单元72的聚光器722的位置对位的对准(对准工序)，其中，该模制树脂40被埋设在槽210中，该槽210在半导体晶片2的外周部露出并形成于第1方向，该激光光线照射单元72沿着埋设在该槽210中的模制树脂40照射激光光线。并且，对埋设在形成于半导体晶片2的在与上述第1方向垂直的第2方向上形成的槽210中的模制树脂40也同样地完成切断区域的对准。在该对准工序中，由于埋设在槽210中的模制树脂40在半导体晶片2的外周部正面露出，所以能够通过拍摄单元73对埋设在槽210中的模制树脂40进行拍摄从而明确地检测出模制树脂40。
如以上那样在对埋设在沿着形成于保持在卡盘工作台71上的半导体晶片2的分割预定线21形成的槽210中的模制树脂40进行检测并进行了激光光线照射位置的对准之后，如图11的(a)所示将卡盘工作台61移动至照射激光光线的激光光线照射单元72的聚光器722所位于的激光光线照射区域，将埋设在规定的槽210中的模制树脂40的一端(图11的(a)中的左端)定位在激光光线照射单元72的聚光器722的正下方，并且如图11的(c)所示将埋设在槽210中的模制树脂40的宽度方向中央定位在聚光器722的正下方。并且，如图11的(c)所示，将从聚光器722照射的脉冲激光光线的聚光点P定位在模制树脂40的上表面附近，该模制树脂40被埋设在槽210中并在半导体晶片2的正面露出。接着，一边从聚光器722照射对于模制树脂40具有吸收性的波长的脉冲激光光线一边使卡盘工作台71在图11的(a)中箭头X1所示的方向上以规定的进给速度移动。并且，如图11的(b)所示，如果埋设在槽210中的模制树脂40的另一端的位置到达激光光线照射单元72的聚光器722的照射位置，则停止脉冲激光光线的照射并且停止卡盘工作台71的移动。其结果是，如图11的(d)所示在敷设于半导体晶片2的正面的模制树脂40和埋设于槽210的模制树脂40中形成分割槽220，该分割槽220由沿着槽210将半导体晶片2分割成各个器件的宽度为10μm的激光加工槽构成。该分割槽220的深度被设定为将埋设于槽210的模制树脂40切断而到达划片带DT并将半导体晶片2分割成各个器件的深度。在分割槽形成工序中，由于实施了经上述的对准工序检测并将埋设在露出于半导体晶片2的外周部正面的槽210中的模制树脂40的宽度方向中央定位在聚光器722的正下方，所以虽然在半导体晶片2的正面上敷设有模制树脂40，也能够沿着槽210对埋设在槽210中的模制树脂40的宽度方向中央照射脉冲激光光线，且不会损伤器件。
上述分割槽形成工序中的加工条件例如按照以下方式进行设定。
光源：YAG脉冲激光
波长：355nm
重复频率：100kHz
平均输出：2W
聚光光斑直径：φ10μm
加工进给速度：100mm/秒
如果如上述那样沿着埋设在沿着规定的分割预定线21形成的槽210中的模制树脂40实施了上述分割槽形成工序，则使卡盘工作台71在与图11的(b)中纸面垂直的方向(分度进给方向)上按照与埋设有模制树脂40的槽210的间隔(分割预定线21的间隔)相当的量进行分度进给，并实施上述分割槽形成工序。这样在沿着埋设在形成于第1方向的全部的槽210中的模制树脂40实施了上述分割槽形成工序之后，使卡盘工作台71回转90度而沿着埋设在形成于第2方向的槽210中的模制树脂40实施上述分割槽形成工序，其中，该第2方向是与埋设在形成于上述第1方向的槽210中的模制树脂40垂直的方向。
这样实施了分割槽形成工序的结果是，半导体晶片2被分割槽220分割成各个器件(器件芯片)，该分割槽220由将埋设在槽210中的模制树脂40切断的激光加工槽构成，如图12所示，各个分割得到的器件22构成了正面和侧面被模制树脂40覆盖的被称为晶片级芯片尺寸封装(WLCSP)的封装器件。
另外，虽然在上述的实施方式中示出了在实施保护部件粘贴工序和背面磨削工序之前实施将敷设在上述半导体晶片2的正面上的模制树脂40的外周部去除而使埋设在槽210中的模制树脂在半导体晶片2的正面露出的模制树脂去除工序的例子，但模制树脂去除工序也可以在实施了保护部件粘贴工序、背面磨削工序和晶片支承工序之后，在实施上述分割槽形成工序之前实施。
接着，参照图13至图17对本发明的晶片的加工方法的其他的实施方式进行说明。在该实施方式中，在实施了上述图6所示的模制树脂去除工序之后，实施分割槽形成工序，对埋设在露出于半导体晶片2的外周部的槽210中的模制树脂进行检测并将激光光线的聚光点定位在埋设于槽210的模制树脂的宽度方向中央部而沿着槽210进行照射，由此，形成将半导体晶片2分割成各个器件的分割槽。使用上述图10所示的激光加工装置7来实施该分割槽形成工序。即，将如图13所示实施了上述模制树脂去除工序的半导体晶片2的背面2b侧载置在激光加工装置7的卡盘工作台71上。并且，通过使未图示的吸引单元工作而将半导体晶片2吸引保持在卡盘工作台71上。因此，关于保持在卡盘工作台71上的半导体晶片2，敷设在正面上的模制树脂40成为上侧。这样，通过未图示的加工进给单元将吸引保持着半导体晶片2的卡盘工作台71定位在拍摄单元73的正下方。
当卡盘工作台71被定位在拍摄单元73的正下方时，执行对准工序，通过拍摄单元73和未图示的控制单元对埋设在形成于半导体晶片2的槽210中的模制树脂40的待切断的切断区域进行检测。与上述图10所示的实施方式中的对准工序同样地实施该对准工序。
如以上那样对埋设在沿着形成于保持在卡盘工作台71上的半导体晶片2的分割预定线21形成的槽210中的模制树脂40进行检测并进行了激光光线照射位置的对准之后，如图14的(a)所示将卡盘工作台71移动至照射激光光线的激光光线照射单元72的聚光器722所位于的激光光线照射区域，将埋设在规定的槽210中的模制树脂40的一端(图14的(a)中的左端)定位在激光光线照射单元72的聚光器722的正下方，并且如图14的(c)所示将埋设在槽210中的模制树脂40的宽度方向中央定位在聚光器722的正下方。并且，如图14的(c)所示，将从聚光器722照射的脉冲激光光线的聚光点P定位在模制树脂40的上表面附近，该模制树脂40被埋设在槽210中并在半导体晶片2的正面露出。接着，一边从聚光器722照射对于模制树脂40具有吸收性的波长的脉冲激光光线一边使卡盘工作台71在图14的(a)中箭头X1所示的方向上以规定的进给速度移动。并且，如图14的(b)所示，如果埋设在槽210中的模制树脂40的另一端到达激光光线照射单元72的聚光器722的照射位置，则停止脉冲激光光线的照射并且停止卡盘工作台71的移动。其结果是，如图14的(d)所示在敷设于半导体晶片2的正面的模制树脂40和埋设于槽210的模制树脂40中形成分割槽220，该分割槽220由沿着槽210将半导体晶片2分割成各个器件的宽度为10μm的激光加工槽构成。该分割槽220的深度被设定为将埋设于槽210的模制树脂40切断而到达槽210的底面并与器件的完工厚度相当的深度，即，将半导体晶片2分割成各个器件的深度。另外，在分割槽形成工序中，由于实施了经上述的对准工序中检测并将埋设在露出于半导体晶片2的外周部正面的槽210中的模制树脂40的宽度方向中央定位在聚光器622的正下方，所以虽然在半导体晶片2的正面上敷设有模制树脂40，也能够沿着槽210对埋设在槽210中的模制树脂40的宽度方向中央照射脉冲激光光线，且不会损伤器件。
另外，分割槽形成工序中的加工条件可以与上述图10和图11所示的分割槽形成工序中的加工条件同样。并且，沿着形成在半导体晶片2的全部的分割预定线21实施上述的分割槽形成工序。
接着，实施保护部件粘贴工序，将保护部件粘贴在实施了分割槽形成工序的半导体晶片2的正面。即，如图15的(a)和(b)所示将作为保护部件的保护带PT粘贴在半导体晶片2的正面2a上。另外，关于保护带PT，在本实施方式中在厚度为100μm的由聚氯乙烯(PVC)构成的片状基材的正面上涂布厚度5μm左右的丙烯酸树脂类的糊。
接着，实施背面磨削工序，对实施了保护部件粘贴工序的半导体晶片2的背面进行磨削并形成为器件的完工厚度而使分割槽露出，由此，将半导体晶片2分割成各个器件。使用上述图8的(a)所示的磨削装置6来实施该背面磨削工序。即，如图16的(a)所示将实施了上述保护部件粘贴工序的半导体晶片2的保护带PT侧载置在卡盘工作台61的上表面(保持面)。并且，通过使未图示的吸引单元工作而将半导体晶片2隔着保护带PT吸引保持在卡盘工作台61上。因此，保持在卡盘工作台61上的半导体晶片2的背面2b成为上侧。这样隔着保护带PT将半导体晶片2吸引保持在卡盘工作台61上之后，一边使卡盘工作台61按照图16的(a)中箭头61a所示的方向以例如300rpm旋转，一边使磨削单元62的磨削磨轮624按照图16的(a)中箭头624a所示的方向以例如6000rpm旋转，从而如图16的(b)所示使磨削磨具626与作为被加工面的半导体晶片2的背面2b接触，并使磨削磨轮624按照图16的(a)和图16的(b)中箭头624b所示的那样以例如1μm/秒的磨削进给速度朝向下方(相对于卡盘工作台61的保持面垂直的方向)磨削进给规定的量。其结果是，如图16的(c)所示，半导体晶片2的背面2b被磨削，上述分割槽220在半导体晶片2的背面2b露出，半导体晶片2被分割成各个器件22。另外，各个分割得到的器件22不会因保护带PT的作用而散开，维持了晶片的形态。
接着，实施晶片支承工序，在实施了背面磨削工序的半导体晶片2的背面上粘贴划片带并且将该划片带的外周部安装在环状的框架F上，并将粘贴在半导体晶片2的正面上的保护带PT剥离。即，如图17所示，将实施了上述的背面磨削工序的半导体晶片2的背面2b粘贴在划片带DT的正面，该划片带DT的外周部以覆盖环状的框架F的内侧开口部的方式安装。并且，将粘贴在半导体晶片2的正面上的保护带PT剥离。因此，关于粘贴在划片带DT的正面上的半导体晶片2，敷设在正面上的模制树脂40成为上侧。这样，实施了晶片支承工序的半导体晶片2被搬送到作为下一个工序的拾取工序，依次对各个器件进行拾取。如上述图12所示那样，这样拾取得到的器件22构成了正面和侧面被模制树脂40覆盖的晶片级芯片尺寸封装(WLCSP)。

Claims (3)

1.一种晶片的加工方法，该晶片在对形成于正面的多个器件进行划分的多条分割预定线上形成有深度相当于器件的完工厚度的槽，并在包含器件在内的正面上敷设有模制树脂并且在该槽中埋设有模制树脂，该晶片的加工方法的特征在于，具有如下的工序：
模制树脂去除工序，将敷设在晶片的正面上的模制树脂的外周部去除而使埋设于该槽中的模制树脂在晶片的正面露出；以及
分割槽形成工序，在实施了该模制树脂去除工序之后，对在晶片的外周部露出的埋设于该槽中的模制树脂进行检测，并将激光光线的聚光点定位在埋设于该槽中的模制树脂的宽度方向中央而沿着该槽进行照射，由此形成将晶片分割成各个器件的分割槽。
2.根据权利要求1所述的晶片的加工方法，其中，
该晶片的加工方法还具有如下的背面磨削工序：在实施该分割槽形成工序之前，对晶片的背面进行磨削而使晶片形成为器件的完工厚度，
该分割槽形成工序形成将晶片分割成各个器件的深度的分割槽。
3.根据权利要求1所述的晶片的加工方法，其中，
在该分割槽形成工序中，在晶片上形成深度相当于器件的完工厚度的分割槽，
该晶片的加工方法还具有如下的工序：
保护部件粘贴工序，将保护部件粘贴在实施了该分割槽形成工序后的晶片的正面上；以及
背面磨削工序，对晶片的背面进行磨削而使晶片形成为器件的完工厚度而使该分割槽露出，由此将晶片分割成各个器件。
CN201611190802.9A 2015-12-25 2016-12-21 晶片的加工方法 Active CN106997867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015253368A JP6608694B2 (ja) 2015-12-25 2015-12-25 ウエーハの加工方法
JP2015-253368 2015-12-25

Publications (2)

Publication Number Publication Date
CN106997867A true CN106997867A (zh) 2017-08-01
CN106997867B CN106997867B (zh) 2021-09-07

Family

ID=59087405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611190802.9A Active CN106997867B (zh) 2015-12-25 2016-12-21 晶片的加工方法

Country Status (5)

Country Link
US (1) US10262899B2 (zh)
JP (1) JP6608694B2 (zh)
KR (1) KR102505700B1 (zh)
CN (1) CN106997867B (zh)
TW (1) TWI715663B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473348A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473395A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473396A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6767814B2 (ja) * 2016-09-05 2020-10-14 株式会社ディスコ パッケージデバイスチップの製造方法
JP6976651B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP6918418B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP7013084B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP6973922B2 (ja) * 2017-09-08 2021-12-01 株式会社ディスコ ウェーハの加工方法
JP7118522B2 (ja) * 2017-09-19 2022-08-16 株式会社ディスコ ウェーハの加工方法
JP7118521B2 (ja) * 2017-09-19 2022-08-16 株式会社ディスコ ウェーハの加工方法
JP7083654B2 (ja) 2018-02-05 2022-06-13 株式会社ディスコ 分割予定ラインの検出方法
JP7013276B2 (ja) * 2018-02-23 2022-01-31 株式会社ディスコ 加工装置
WO2020252729A1 (en) * 2019-06-20 2020-12-24 Yangtze Memory Technologies Co., Ltd. Systems and methods for laser dicing of bonded structures
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476501B1 (en) * 1999-04-09 2002-11-05 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US8110443B2 (en) * 2007-10-18 2012-02-07 Renesas Electronics Corporation Semiconductor device and method of fabricating semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP3784776B2 (ja) * 2003-03-10 2006-06-14 沖電気工業株式会社 半導体装置の製造方法
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476501B1 (en) * 1999-04-09 2002-11-05 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US8110443B2 (en) * 2007-10-18 2012-02-07 Renesas Electronics Corporation Semiconductor device and method of fabricating semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473348A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473395A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473396A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473396B (zh) * 2017-09-08 2023-06-23 株式会社迪思科 晶片的加工方法
CN109473395B (zh) * 2017-09-08 2023-06-23 株式会社迪思科 晶片的加工方法
CN109473348B (zh) * 2017-09-08 2024-03-19 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
TWI715663B (zh) 2021-01-11
KR20170077029A (ko) 2017-07-05
US10262899B2 (en) 2019-04-16
CN106997867B (zh) 2021-09-07
JP6608694B2 (ja) 2019-11-20
TW201735137A (zh) 2017-10-01
KR102505700B1 (ko) 2023-03-02
JP2017117990A (ja) 2017-06-29
US20170186645A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN106997867A (zh) 晶片的加工方法
CN106252281A (zh) 晶片的加工方法
CN106505037A (zh) 晶片的加工方法
TW201719745A (zh) 晶圓的加工方法
CN108406105A (zh) 激光加工装置
JP2008182015A (ja) ウエーハの研削方法
KR102631710B1 (ko) 웨이퍼의 가공 방법
KR102581138B1 (ko) 웨이퍼의 가공 방법
US10431496B2 (en) Device chip package manufacturing method
KR102581132B1 (ko) 웨이퍼의 가공 방법
KR102581129B1 (ko) 웨이퍼의 가공 방법
JP2017022162A (ja) ウエーハの加工方法
KR102627958B1 (ko) 웨이퍼의 가공 방법
KR102619266B1 (ko) 웨이퍼의 가공 방법
KR20190028310A (ko) 웨이퍼의 가공 방법
KR102631706B1 (ko) 웨이퍼의 가공 방법
KR102581128B1 (ko) 웨이퍼의 가공 방법
KR102581131B1 (ko) 웨이퍼의 가공 방법
KR20220131832A (ko) 적층 웨이퍼의 가공 방법
KR20230012980A (ko) 웨이퍼의 처리 방법
TW202305906A (zh) 晶圓之處理方法
TW202305904A (zh) 晶圓之處理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant