JP2011091452A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011091452A JP2011091452A JP2011024114A JP2011024114A JP2011091452A JP 2011091452 A JP2011091452 A JP 2011091452A JP 2011024114 A JP2011024114 A JP 2011024114A JP 2011024114 A JP2011024114 A JP 2011024114A JP 2011091452 A JP2011091452 A JP 2011091452A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- stress relaxation
- semiconductor device
- relaxation layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体チップ1の最表層部には、環状の溝12が、半導体チップ1の表面を見下ろす平面視で素子形成領域Aの周囲を取り囲むように形成されており、パッシベーション膜11は、その溝12を挟んで内側の中央側部分111と外側の周縁側部分112とに分断されている。そして、封止樹脂層4は、その中央側部分111と周縁側部分112との間の溝12に入り込んでいる。
【選択図】図1
Description
WL−CSPの半導体装置は、図7に示すように、半導体チップ101の表面全域が薄い膜状のパッシベーション膜102で覆われている。このパッシベーション膜102には、半導体チップ101の表面に形成された内部配線の一部を電極パッド103として露出させるためのパッド開口104が形成されている。また、パッシベーション膜102上には、ポリイミド層105が積層されている。さらに、ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介して電極パッド103に接続されている。そして、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層108が積層され、再配線106は、その封止樹脂層108を貫通するポスト109を介して、封止樹脂層108の表面に配設された半田ボール110に接続されている。
この構成によれば、パッシベーション膜が、素子形成領域上を覆い尽くす中央側部分と、この中央側部分の周縁と所定間隔を空けて、中央側部分の周囲を取り囲む周縁側部分とを有している。言い換えれば、半導体チップの最表層部には、パッシベーション膜の存在していないパッシベーション非存在部(12)が、半導体チップの表面を見下ろす平面視で素子形成領域の周囲を取り囲む環状に形成されており、パッシベーション膜は、そのパッシベーション非存在部を挟んで内側の中央側部分と外側の周縁側部分とに分断されている。そのため、半導体装置の側面でパッシベーション膜の剥がれやひび割れが発生しても、その剥がれやひび割れをパッシベーション膜の周縁側部分のみに止めることができる。その結果、パッシベーション膜の中央側部分の剥がれやひび割れを防止することができ、その剥がれやひび割れに起因する機能素子の動作不良の発生を防止することができる。
この構成によれば、封止樹脂層が応力緩和層の側面に回り込むことによって、応力緩和層の側面が封止樹脂層によって覆われる。そのため、応力緩和層を外気から遮断することができ、外気に含まれる水分などによる応力緩和層の劣化を防止することができる。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、WL−CSPの半導体装置であり、最表層部にパッシベーション膜(表面保護膜)11を有する半導体チップ1と、パッシベーション膜11上に積層された応力緩和層2と、この応力緩和層2上に形成された再配線3と、この再配線3上に積層された封止樹脂層4と、この封止樹脂層4上に配置された金属ボール5とを備えている。
応力緩和層2は、この半導体装置に応力が加わったときに、その応力を吸収して緩和するために設けられている。この応力緩和層2は、たとえば、ポリイミドからなり、その表面を見下ろしたときに、パッシベーション膜11の中央側部分111よりも少し小さい矩形状に形成されている。この応力緩和層2には、電極パッド6と対向する位置に貫通孔21が貫通して形成されている。
封止樹脂層4は、たとえば、エポキシ樹脂からなり、半導体チップ1の表面側を封止している。この封止樹脂層4は、パッシベーション膜11の中央側部分111、応力緩和層2および再配線3の表面を覆い、さらに、これらの表面から側面に回り込み、半導体チップ1の溝12を埋め尽くしている。また、封止樹脂層4は、表面が平坦面に形成されるとともに、その側面が半導体チップ1の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ1のサイズと等しい略直方体形状を有している。
金属ボール5は、図示しない配線基板などとの接続(外部接続)のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
次いで、図2(b)に示すように、ダイシングラインLの両側において、溝12が形成されることによって、ダイシングラインLと所定間隔を空けて、ダイシングラインLに沿って延びる帯状の領域からパッシベーション膜11が除去される。溝12は、たとえば、ブレード(図示せず)を用いて、パッシベーション膜11の表面側からハーフカットの手法によって形成してもよいし、レーザ加工によって形成してもよい。ブレードを用いる場合、そのブレードの厚みおよびカット量(切り込み量)によって、溝12の幅および深さを制御することができる。
図3は、この発明の他の実施形態に係る半導体装置の構成を説明するための断面図である。この図3において、上述の図1に示された各部に対応する部分には、図1の場合と同一の参照符号を付して示す。
このような構成によれば、図1に示す半導体装置と同様、パッシベーション膜11が溝12を挟んで内側の中央側部分111と外側の周縁側部分112とに分断されているので、半導体装置の側面でパッシベーション膜11の剥がれやひび割れが発生しても、その剥がれやひび割れをパッシベーション膜11の周縁側部分112のみに止めることができる。その結果、パッシベーション膜11の中央側部分111の剥がれやひび割れを防止することができ、その剥がれやひび割れに起因する機能素子の動作不良の発生を防止することができる。
図4は、図3に示す半導体装置の製造工程を工程順に示す断面図である。図4に示す半導体装置の製造工程では、まず、複数の半導体チップ1が作り込まれ、その最表層部にパッシベーション膜11を有するウエハWが用意される。そして、図4(a)に示すように、パッシベーション膜11に電極パッド6を露出させるためのパッド開口113が形成された後、ダイシングラインLの両側において、溝12が形成されることによって、ダイシングラインLと所定間隔を空けて、ダイシングラインLに沿って延びる帯状の領域からパッシベーション膜11が除去される。
そして、図4(d)に示すように、ダイシングブレード(図示せず)を用いて、ダイシングラインLに沿って、封止樹脂層4とともにウエハWを切断(ダイシング)すると、図3に示すWL−CSPの半導体装置が得られる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 応力緩和層
4 封止樹脂層
11 パッシベーション膜
12 溝
91 第1層間絶縁膜
92 第2層間絶縁膜
111 中央側部分
112 周縁側部分
911 中央側部分
912 周縁側部分
921 中央側部分
922 周縁側部分
A 素子形成領域
L ダイシングライン
W ウエハ
Claims (4)
- 半導体チップと、
上記半導体チップの最表層部に形成され、上記半導体チップにおける素子形成領域上を覆い尽くす中央側部分と、この中央側部分の周縁と所定間隔を空けて、上記中央側部分の周囲を取り囲む周縁側部分とを含むパッシベーション膜と、
上記パッシベーション膜上に形成され、外部から加わる応力を吸収して緩和するための応力緩和層とを含み、
上記中央側部分と上記周縁側部分との間に上記応力緩和層が入り込んでおり、
上記パッシベーション膜の上記中央側部分の側面が上記応力緩和層で覆われていることを特徴とする半導体装置。 - 上記応力緩和層上に形成され、上記半導体チップの表面側を封止するための封止樹脂層をさらに含み、
上記封止樹脂層は、上記応力緩和層の側面に回り込んでいることを特徴とする請求項1記載の半導体装置。 - 複数の半導体チップが作り込まれ、その最表層部にパッシベーション膜を有する半導体ウエハを用意する工程と、
上記半導体ウエハに設定されたダイシングラインと所定間隔を空けて、そのダイシングラインに沿って延びる帯状の領域から、少なくとも上記パッシベーション膜の一部を除去して、上記パッシベーション膜を、上記半導体チップにおける素子形成領域上を覆い尽くす中央側部分と、この中央側部分の周縁と所定間隔を空けて、上記中央側部分の周囲を取り囲む周縁側部分とに分断するパッシベーション膜除去工程と、
このパッシベーション膜除去工程後、上記半導体ウエハ上に応力緩和層を形成する応力緩和層形成工程と、
この応力緩和層工程後に、上記半導体ウエハをダイシングラインに沿って切断するダイシング工程とを含むことを特徴とする半導体装置の製造方法。 - 上記応力緩和層工程後、上記半導体ウエハ上に封止樹脂層を形成する封止樹脂層形成工程をさらに含むことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024114A JP5394418B2 (ja) | 2011-02-07 | 2011-02-07 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024114A JP5394418B2 (ja) | 2011-02-07 | 2011-02-07 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005188732A Division JP4986417B2 (ja) | 2004-11-16 | 2005-06-28 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011091452A true JP2011091452A (ja) | 2011-05-06 |
JP5394418B2 JP5394418B2 (ja) | 2014-01-22 |
Family
ID=44109340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024114A Active JP5394418B2 (ja) | 2011-02-07 | 2011-02-07 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5394418B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102673730B1 (ko) | 2019-11-07 | 2024-06-10 | 삼성전자주식회사 | 반도체 소자 및 이를 구비한 반도체 패키지 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124392A (ja) * | 2001-10-15 | 2003-04-25 | Sony Corp | 半導体装置及びその製造方法 |
JP2003179184A (ja) * | 1996-07-12 | 2003-06-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003297866A (ja) * | 2002-04-02 | 2003-10-17 | Kyocera Corp | フリップチップ型icの製造方法 |
JP2004134640A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004288816A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2006054606A1 (ja) * | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
JP2007012712A (ja) * | 2005-06-28 | 2007-01-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-02-07 JP JP2011024114A patent/JP5394418B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179184A (ja) * | 1996-07-12 | 2003-06-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003124392A (ja) * | 2001-10-15 | 2003-04-25 | Sony Corp | 半導体装置及びその製造方法 |
JP2003297866A (ja) * | 2002-04-02 | 2003-10-17 | Kyocera Corp | フリップチップ型icの製造方法 |
JP2004134640A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004288816A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2006054606A1 (ja) * | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
JP2007012712A (ja) * | 2005-06-28 | 2007-01-18 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5394418B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006054606A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI559473B (zh) | 半導體邊界保護密封劑 | |
TWI755652B (zh) | 封裝方法、面板組件以及晶片封裝體 | |
US11545424B2 (en) | Package structure and manufacturing method thereof | |
JP2007329396A (ja) | 半導体装置、その製造方法及びその実装方法 | |
JP2012069585A (ja) | 半導体装置およびその製造方法 | |
JP2008021936A (ja) | 半導体装置及びその製造方法 | |
JP5473959B2 (ja) | 半導体装置 | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
US10224243B2 (en) | Method of fabricating electronic package | |
TW201906120A (zh) | 半導體封裝件及半導體封裝件之製造方法 | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20090004557A (ko) | 반도체 장치 | |
US9431334B2 (en) | Semiconductor device having single layer substrate and method | |
JP2011114133A (ja) | 半導体装置及びその製造方法 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008130880A (ja) | 半導体装置の製造方法 | |
JP2005216921A (ja) | 半導体装置製造用のメタルマスク及び半導体装置の製造方法 | |
JP2012023259A (ja) | 半導体装置及びその製造方法 | |
US20170148679A1 (en) | Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof | |
US20140091472A1 (en) | Semiconductor device and manufacturing method of the same | |
KR20180056724A (ko) | 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5394418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |