JP2008021936A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008021936A JP2008021936A JP2006194658A JP2006194658A JP2008021936A JP 2008021936 A JP2008021936 A JP 2008021936A JP 2006194658 A JP2006194658 A JP 2006194658A JP 2006194658 A JP2006194658 A JP 2006194658A JP 2008021936 A JP2008021936 A JP 2008021936A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- post electrode
- post
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02311—Additive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
- H01L2224/02351—Shape of the redistribution layers comprising interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0236—Shape of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/024—Material of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、第1の主表面30a上に電極パッド32の一部分を露出させて設けられている層間絶縁膜34を有する半導体チップ30と、一端が電極パッドに電気的に接続されている線状部42a、及び他端に接続されている略凹多角形状のポスト電極搭載部42bを有する配線パターン42を含む再配線層40と、配線パターンのポスト電極搭載部上に設けられており、ポスト電極搭載部の上面の輪郭に対して最小でも2点で交わる輪郭を有する底面46bを有する複数のポスト電極と、複数のポスト電極の頂面46aを露出している封止部44と、ポスト電極の頂面上に搭載されている複数の外部端子48とを具えている。
【選択図】図2
Description
1.半導体装置の構成
図1及び図2を参照して、この例の半導体装置の実施形態につき説明する。図1(A)は半導体装置の構成を説明するための上面からみた概略的な平面図であり、図1(B)は、配線パターンと電極ポストとの接続関係を説明するために、図1(A)の実線11で囲んだ一部領域を拡大して示した概略的な要部平面図である。
次に図3及び図4を参照して、この例の半導体装置の製造方法につき説明する。
1.半導体装置の構成
図5を参照して、この例の半導体装置の実施形態につき説明する。図5(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図5(B)は図5(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
次に図6及び図7を参照して、この例の半導体装置の製造方法につき説明する。
1.半導体装置の構成
図8を参照して、この例の半導体装置の実施の形態につき説明する。図8(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図8(B)は図8(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
次に図9及び図10を参照して、この例の半導体装置の製造方法につき説明する。
1.半導体装置の構成
図11を参照して、この例の半導体装置につき説明する。図11(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図11(B)は図11(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図12を参照して、この例の半導体装置の製造方法につき説明する。
1.半導体装置の構成
図13を参照して、この例の半導体装置につき説明する。図13(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図13(B)は図13(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図14を参照して、この例の半導体装置の製造方法につき説明する。
図15を参照して、この実施の形態の半導体装置につき説明する。図15(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図15(B)は図15(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図16を参照して、この例の半導体装置につき説明する。図16(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図16(B)は図16(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。また、既に説明した実施の形態の構成要素と同一の構成要素については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図17を参照して、この実施の形態の半導体装置につき説明する。図17(A)は半導体装置の配線パターンを透過的に示す要部平面図であり、図17(B)は図17(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図18を参照して、この実施の形態の半導体装置につき説明する。図18(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図18(B)は図18(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図19を参照して、この実施の形態の半導体装置につき説明する。図19(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図19(B)は図19(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図20を参照して、この実施の形態の半導体装置につき説明する。図20(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図20(B)は図20(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図21を参照して、この実施の形態の半導体装置につき説明する。図21(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図21(B)は図21(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、さらなる図示はしない。
図22を参照して、この実施の形態の半導体装置につき説明する。図22(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図22(B)は図22(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図23を参照して、この実施の形態の半導体装置につき説明する。図23(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図23(B)は図23(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図24を参照して、この実施の形態の半導体装置につき説明する。図24(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図24(B)は図24(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図25を参照して、この実施の形態の半導体装置につき説明する。図25(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図25(B)は図25(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図26を参照して、この実施の形態の半導体装置につき説明する。図26(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図26(B)は図26(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図27を参照して、この実施の形態の半導体装置につき説明する。図27(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図27(B)は図27(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図28を参照して、この実施の形態の半導体装置につき説明する。図28(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図28(B)は図28(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図29を参照して、この実施の形態の半導体装置につき説明する。図29(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図29(B)は図29(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、さらなる図示はしない。
図30を参照して、この実施の形態の半導体装置につき説明する。図30(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図30(B)は図30(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、さらなる図示はしない。
図31を参照して、この実施の形態の半導体装置につき説明する。図31(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図31(B)は図31(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
図32を参照して、この実施の形態の半導体装置につき説明する。図32(A)はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図32(B)は図32(A)のI−I’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図1(A)及び(B)と同様であるので、重複する図示は省略する。
11:部分領域
14:半導体チップ領域
30:半導体チップ
30a:第1の主表面
30b:第2の主表面
31:ポスト電極搭載領域
32:電極パッド
34:層間絶縁膜
35:(前駆)下地金属膜
36:下地金属層、下地金属パターン
40:再配線層
42:配線パターン
42a:線状部
42b:ポスト電極搭載部
42ba:凸部
42bb:凹部
44:封止部
45:耐応力樹脂パターン
46:ポスト電極
46a:頂面
46b:底面
46X:第1部分
46Y:第2部分
47:耐応力金属パターン
47a:耐応力下地金属パターン
48:外部端子
48a:半田ボール
50:応力緩衝樹脂層
50a:表面
52:開口部
54:ポスト電極下地金属パターン
62:第1レジストパターン
64:第2レジストパターン
Claims (19)
- 複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜を有する半導体チップと、
一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
前記配線パターンの前記ポスト電極搭載部上に設けられており、当該ポスト電極搭載部の上面の輪郭に対して最小でも2点で交わる輪郭を有する底面を有する複数のポスト電極と、
複数の前記ポスト電極の頂面を露出している封止部と、
前記ポスト電極の頂面上に搭載されている複数の外部端子と
を具えていることを特徴とする半導体装置。 - 複数の電極パッドが露出している第1の主表面、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜を有しており、当該層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
前記ポスト電極搭載領域上に設けられている複数の耐応力樹脂パターンと、
一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されており、かつ前記耐応力樹脂パターン上に設けられているポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
前記配線パターンの前記ポスト電極搭載部上に設けられている複数のポスト電極と、
複数の前記ポスト電極の頂面を露出している封止部と、
前記ポスト電極の頂面上に搭載されている複数の外部端子と
を具えていることを特徴とする半導体装置。 - 複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有しており、当該層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
前記ポスト電極搭載領域上に設けられている複数の耐応力金属パターンと、
前記耐応力金属パターン上に設けられている複数の耐応力樹脂パターンと、
一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されており、かつ前記耐応力樹脂パターン上に設けられているポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
前記配線パターンの前記ポスト電極搭載部上に設けられている複数のポスト電極と、
複数の前記ポスト電極の頂面を露出している封止部と、
前記ポスト電極の頂面上に搭載されている複数の外部端子と
を具えていることを特徴とする半導体装置。 - 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの2つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする請求項3に記載の半導体装置。
- 複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分が露出させて設けられている層間絶縁膜とを有しており、前記層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
前記電極パッド上及び前記層間絶縁膜上に設けられている下地金属層と、
前記下地金属層上に設けられている複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出されている線状部、及び当該線状部の他端に接続されており、かつ前記耐応力樹脂パターン上に設けられているポスト電極搭載部を有する前記配線パターンを含む再配線層と、
複数の前記ポスト電極搭載部の一部分をそれぞれ露出させて前記再配線層を覆って設けられている応力緩衝樹脂層と、
前記ポスト電極搭載領域に設けられており、前記応力緩衝樹脂層の表面から前記配線パターンに至る第1部分、及び当該第1部分よりも大きい径を有していて、前記第1部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記応力緩衝樹脂層の表面及び前記第1部分上に位置する第2部分を有する複数のポスト電極と、
複数の前記ポスト電極の頂面及び前記第2部分を露出している封止部と、
前記ポスト電極の前記頂面上に搭載されている複数の外部端子と
を具えていることを特徴とする半導体装置。 - 前記再配線層は、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含んでおり、
前記配線パターンの前記ポスト電極搭載部上に設けられている複数の前記ポスト電極の底面の輪郭は、前記ポスト電極搭載部の上面の輪郭に対して最小でも2点で交わるように搭載されていることを特徴とする請求項5に記載の半導体装置。 - 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、複数の耐応力樹脂パターンがさらに設けられていることを特徴とする請求項5又は6に記載の半導体装置。
- 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、設けられている複数の耐応力金属パターンと、
前記耐応力金属パターン上に設けられている複数の耐応力樹脂パターンとがさらに設けられていることを特徴とする請求項5から7のいずれか1項に記載の半導体装置。 - 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの2つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする8に記載の半導体装置。
- 複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分が露出させて設けられている層間絶縁膜とを有しており、前記層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
前記電極パッド上及び前記層間絶縁膜上であって、一端側が前記電極パッドに電気的に接続され、前記電極パッド上から導出されて設けられている複数の下地金属パターンを含む下地金属層と、
複数の前記下地金属パターン上にそれぞれ設けられている複数の配線パターンを有する再配線層と、
複数の前記ポスト電極搭載部の一部分をそれぞれ露出させて前記再配線層を覆って設けられている応力緩衝樹脂層と、
前記ポスト電極搭載領域に設けられており、前記応力緩衝樹脂層の表面から前記配線パターンに至る第1部分、及び当該第1部分よりも大きい径を有していて、前記第1部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記応力緩衝樹脂層の表面及び前記第1部分上に位置する第2部分を有する複数のポスト電極と、
複数の前記ポスト電極の頂面及び前記第2部分を露出している封止部と、
前記ポスト電極の前記頂面上にそれぞれ搭載されている複数の外部端子と
を具えていることを特徴とする半導体装置。 - 前記再配線層は、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含んでおり、
前記配線パターンの前記ポスト電極搭載部上に設けられている複数の前記ポスト電極の底面の輪郭は、前記ポスト電極搭載部の上面の輪郭に対して最小でも2点で交わるように搭載されていることを特徴とする請求項10に記載の半導体装置。 - 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、複数の耐応力樹脂パターンがさらに設けられていることを特徴とする請求項10又は11に記載の半導体装置。
- 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、設けられている複数の耐応力金属パターンと、
前記耐応力金属パターン上に設けられている複数の耐応力樹脂パターンとがさらに設けられていることを特徴とする請求項10から12のいずれか1項に記載の半導体装置。 - 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの2つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする13に記載の半導体装置。
- (1)複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されている基板を準備する工程と、
(2)前記層間絶縁膜上であり、前記半導体チップ領域内に延在する複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
(3)前記配線パターンの前記ポスト電極搭載部上に、当該ポスト電極搭載部の上面の輪郭に対して最小でも2点で交わる輪郭を有する底面を有する複数のポスト電極を形成する工程と、
(4)複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
(5)複数の前記ポスト電極の頂面上に、複数の外部端子を搭載する工程と、
(6)複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - (1)複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
(2)前記ポスト電極搭載領域上に、複数の耐応力樹脂パターンを形成する工程と、
(3)複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出される線状部、及び当該線状部の他端に接続され、かつ前記耐応力樹脂パターン上に位置するポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
(4)複数の前記配線パターンの複数の前記ポスト電極搭載部上に、複数のポスト電極を形成する工程と、
(5)複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
(6)複数の前記ポスト電極の頂面上に、複数の外部端子を搭載する工程と、
(7)複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - (1)複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
(2)前記ポスト電極搭載領域に、複数の耐応力金属パターンを形成する工程と、
(3)前記耐応力金属パターン上に、複数の耐応力樹脂パターンを形成する工程と、
(4)複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出される線状部、及び当該線状部の他端に接続され、かつ前記耐応力樹脂パターン上に位置するポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
(5)複数の前記配線パターンの複数の前記ポスト電極搭載部上に、複数のポスト電極を形成する工程と、
(6)複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
(7)複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
(8)複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - (1)複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
(2)前記電極パッド上及び前記層間絶縁膜上に、下地金属層を形成する工程と、
(3)前記下地金属層上に、複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出される線状部、及び当該線状部の他端に接続されるポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
(4)複数の前記ポスト電極搭載部の一部分をそれぞれ露出させる複数の開口部を有して前記再配線層を覆う応力緩衝樹脂層を形成する工程と、
(5)前記ポスト電極搭載領域である前記開口部を埋め込んで前記応力緩衝樹脂層の表面から前記配線パターンに至る第1部分、及び当該第1部分よりも大きい径を有していて、前記第1部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記応力緩衝樹脂層の表面及び前記第1部分上に位置する第2部分を有する複数のポスト電極を形成する工程と、
(6)複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
(7)複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - (1)複数の電極パッドが露出している第1の主表面と、該第1の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜と、前記第1の主表面と対向する第2の主表面と、前記第1の主表面と前記第2の主表面との間の複数の側面とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
(2)前記電極パッド上及び前記層間絶縁膜上に、下地金属膜を形成する工程と、
(3)前記下地金属膜上に、複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出される線状部、及び当該線状部の他端に接続されるポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
(4)前記再配線層から露出する前記下地金属膜を除去して、前記再配線層の下側に位置する下地金属パターンを有する下地金属層を形成する工程と、
(5)複数の前記ポスト電極搭載部の一部分をそれぞれ露出させる複数の開口部を有して前記再配線層を覆う応力緩衝樹脂層を形成する工程と、
(6)ポスト電極搭載領域内である、前記開口部の側壁及び底面、並びに前記応力緩衝樹脂層の表面の一部分を一体的に覆っているポスト電極下地金属パターンを形成する工程と、
(7)前記開口部を埋め込んで前記応力緩衝樹脂層の表面から前記配線パターンに至る第1部分、及び当該第1部分よりも大きい径を有していて、前記第1部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記応力緩衝樹脂層の表面及び前記第1部分上に位置する第2部分を有する複数のポスト電極を形成する工程と、
(8)複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
(9)複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194658A JP4818005B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置及びその製造方法 |
CN2007101281820A CN101106116B (zh) | 2006-07-14 | 2007-07-10 | 半导体装置及其制造方法 |
US11/826,119 US7626271B2 (en) | 2006-07-14 | 2007-07-12 | Semiconductor device and method of producing the same |
US12/603,106 US8212362B2 (en) | 2006-07-14 | 2009-10-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194658A JP4818005B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021936A true JP2008021936A (ja) | 2008-01-31 |
JP4818005B2 JP4818005B2 (ja) | 2011-11-16 |
Family
ID=38948419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194658A Active JP4818005B2 (ja) | 2006-07-14 | 2006-07-14 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7626271B2 (ja) |
JP (1) | JP4818005B2 (ja) |
CN (1) | CN101106116B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3018707A1 (en) | 2014-11-07 | 2016-05-11 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2017108099A (ja) * | 2015-12-08 | 2017-06-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びこれを含む電子機器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5081037B2 (ja) * | 2008-03-31 | 2012-11-21 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP4811520B2 (ja) * | 2009-02-20 | 2011-11-09 | 住友金属鉱山株式会社 | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
JP2011108733A (ja) | 2009-11-13 | 2011-06-02 | Casio Computer Co Ltd | 半導体装置及びその製造方法 |
US8669137B2 (en) * | 2011-04-01 | 2014-03-11 | International Business Machines Corporation | Copper post solder bumps on substrate |
JP2013232620A (ja) * | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
CN103325745B (zh) * | 2012-03-23 | 2016-03-16 | 株式会社东芝 | 半导体装置 |
CN102931159B (zh) * | 2012-11-08 | 2016-04-06 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN102931100B (zh) * | 2012-11-08 | 2016-04-20 | 南通富士通微电子股份有限公司 | 半导体封装结构的形成方法 |
EP3088931B1 (en) * | 2015-04-30 | 2024-09-04 | LG Innotek Co., Ltd. | Lens moving apparatus and camera module and optical device including the same |
US20170141041A1 (en) * | 2015-11-12 | 2017-05-18 | Mediatek Inc. | Semiconductor package assembly |
US9953954B2 (en) * | 2015-12-03 | 2018-04-24 | Mediatek Inc. | Wafer-level chip-scale package with redistribution layer |
US9812414B1 (en) * | 2016-06-17 | 2017-11-07 | Nanya Technology Corporation | Chip package and a manufacturing method thereof |
US20190259731A1 (en) * | 2016-11-09 | 2019-08-22 | Unisem (M) Berhad | Substrate based fan-out wafer level packaging |
CN107845622B (zh) * | 2017-12-04 | 2022-04-08 | 长鑫存储技术有限公司 | 具有硅穿孔的芯片堆叠体及其制造方法 |
KR20210077820A (ko) | 2019-12-17 | 2021-06-28 | 삼성전자주식회사 | 반도체 패키지 |
JP2023136139A (ja) * | 2022-03-16 | 2023-09-29 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183089A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2003243438A (ja) * | 2002-02-15 | 2003-08-29 | Sharp Corp | 配線基板、配線基板の製造方法、および、配線基板を備えた電子装置 |
JP2005026678A (ja) * | 2003-06-13 | 2005-01-27 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
US6166441A (en) * | 1998-11-12 | 2000-12-26 | Intel Corporation | Method of forming a via overlap |
US6518675B2 (en) * | 2000-12-29 | 2003-02-11 | Samsung Electronics Co., Ltd. | Wafer level package and method for manufacturing the same |
JP3542350B2 (ja) | 2002-05-31 | 2004-07-14 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
CN1226787C (zh) * | 2002-07-02 | 2005-11-09 | 台湾积体电路制造股份有限公司 | 金属垫与接合垫区的结构 |
JP3580803B2 (ja) * | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | 半導体装置 |
JP4072141B2 (ja) | 2003-07-31 | 2008-04-09 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-07-14 JP JP2006194658A patent/JP4818005B2/ja active Active
-
2007
- 2007-07-10 CN CN2007101281820A patent/CN101106116B/zh not_active Expired - Fee Related
- 2007-07-12 US US11/826,119 patent/US7626271B2/en not_active Expired - Fee Related
-
2009
- 2009-10-21 US US12/603,106 patent/US8212362B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183089A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2003243438A (ja) * | 2002-02-15 | 2003-08-29 | Sharp Corp | 配線基板、配線基板の製造方法、および、配線基板を備えた電子装置 |
JP2005026678A (ja) * | 2003-06-13 | 2005-01-27 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3018707A1 (en) | 2014-11-07 | 2016-05-11 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
KR20160055071A (ko) | 2014-11-07 | 2016-05-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
US9711377B2 (en) | 2014-11-07 | 2017-07-18 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10128129B2 (en) | 2014-11-07 | 2018-11-13 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2017108099A (ja) * | 2015-12-08 | 2017-06-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びこれを含む電子機器 |
US10032697B2 (en) | 2015-12-08 | 2018-07-24 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and electronic device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP4818005B2 (ja) | 2011-11-16 |
US20080012129A1 (en) | 2008-01-17 |
US8212362B2 (en) | 2012-07-03 |
US7626271B2 (en) | 2009-12-01 |
CN101106116B (zh) | 2012-07-18 |
CN101106116A (zh) | 2008-01-16 |
US20100038779A1 (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818005B2 (ja) | 半導体装置及びその製造方法 | |
US9230932B2 (en) | Interconnect crack arrestor structure and methods | |
US11545424B2 (en) | Package structure and manufacturing method thereof | |
TWI435382B (zh) | 半導體裝置及其製造方法 | |
JP2006060219A (ja) | 半導体素子の電極構造及びその製造方法 | |
JP2007329396A (ja) | 半導体装置、その製造方法及びその実装方法 | |
TWI820351B (zh) | 半導體封裝及其製造方法 | |
JP5473959B2 (ja) | 半導体装置 | |
US9548280B2 (en) | Solder pad for semiconductor device package | |
JP4668938B2 (ja) | 半導体装置及びその製造方法 | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011114133A (ja) | 半導体装置及びその製造方法 | |
KR101649404B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2006253481A (ja) | 半導体装置 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5424747B2 (ja) | 半導体装置 | |
JP2011171644A (ja) | 半導体装置及びその製造方法 | |
KR100817050B1 (ko) | 웨이퍼 레벨의 반도체 칩 패키지의 제조방법 | |
JP6967962B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007165402A (ja) | 半導体装置 | |
JP7066403B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4946693B2 (ja) | 半導体装置 | |
JP2008159950A (ja) | 半導体装置 | |
JP2008166352A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4818005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |