JP2023136139A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2023136139A
JP2023136139A JP2022041598A JP2022041598A JP2023136139A JP 2023136139 A JP2023136139 A JP 2023136139A JP 2022041598 A JP2022041598 A JP 2022041598A JP 2022041598 A JP2022041598 A JP 2022041598A JP 2023136139 A JP2023136139 A JP 2023136139A
Authority
JP
Japan
Prior art keywords
columnar electrode
semiconductor device
metal layer
electrode
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022041598A
Other languages
English (en)
Inventor
将利 正村
Masatoshi Shomura
達夫 右田
Tatsuo Uda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022041598A priority Critical patent/JP2023136139A/ja
Priority to TW111128373A priority patent/TWI835227B/zh
Priority to CN202210961867.8A priority patent/CN116798977A/zh
Priority to US17/930,688 priority patent/US20230411330A1/en
Publication of JP2023136139A publication Critical patent/JP2023136139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/13553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13584—Four-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】信頼性を向上させることができる半導体装置およびその製造方法を提供する。【解決手段】本実施形態による半導体装置は、絶縁部材と、柱状電極と、部材と、電極パッドと、を備える。絶縁部材は、第１面を有する。柱状電極は、第１面に略垂直な方向に絶縁部材を貫通する。柱状電極は、柱状電極部材と、柱状電極部材の外周を被覆し、第１面から露出するまで延伸する少なくとも１層の第１金属層と、を有する。部材は、第１面上に設けられ、第１面に略垂直な方向から見て、第１面から露出する第１金属層の少なくとも一部と重なるように配置される。電極パッドは、第１面上で部材を被覆するように設けられ、柱状電極部材と電気的に接続される。【選択図】図２

Description

本実施形態は、半導体装置およびその製造方法に関する。
半導体パッケージにおいて、電気的な接続のために電極パッドが設けられる場合がある。電極パッドは、高い接続信頼性が望まれる。
米国特許第１０９９８２８２号明細書
信頼性を向上させることができる半導体装置およびその製造方法を提供する。
本実施形態による半導体装置は、絶縁部材と、柱状電極と、部材と、電極パッドと、を備える。絶縁部材は、第１面を有する。柱状電極は、第１面に略垂直な方向に絶縁部材を貫通する。柱状電極は、柱状電極部材と、柱状電極部材の外周を被覆し、第１面から露出するまで延伸する少なくとも１層の第１金属層と、を有する。部材は、第１面上に設けられ、第１面に略垂直な方向から見て、第１面から露出する第１金属層の少なくとも一部と重なるように配置される。電極パッドは、第１面上で部材を被覆するように設けられ、柱状電極部材と電気的に接続される。
第１実施形態による半導体装置の構成の一例を示す断面図。 第１実施形態による電極パッドおよび柱状電極の構成の一例を示す図。 第１実施形態による半導体装置の製造方法の一例を示す図。 図３Ａに続く、半導体装置の製造方法の一例を示す図。 図３Ｂに続く、半導体装置の製造方法の一例を示す図。 図３Ｃに続く、半導体装置の製造方法の一例を示す図。 図３Ｄに続く、半導体装置の製造方法の一例を示す図。 第２実施形態による半導体装置の構成の一例を示す図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、積層体Ｓ１と、柱状電極３０と、金属バンプ１６０と、電極パッド１７０と、樹脂層９０と、半導体チップ２００と、金属バンプ２１０と、アンダーフィル２２０と、接着剤２３０と、配線基板１００と、金属バンプ１５０と、を備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ、ＬＳＩ（Large Scale Integration）等の半導体パッケージでよい。
積層体Ｓ１は、配線基板１００の上方に設けられる。積層体Ｓ１は、半導体チップ１０と、接着層２０と、を有する。接着層２０は、例えば、ＤＡＦ（Die Attachment Film）である。積層体Ｓ１は、複数の半導体チップ１０が積層方向に垂直な方向へずれて積層された積層体である。
複数の半導体チップ１０は、それぞれ第１面Ｆ１０ａと、第１面Ｆ１０ａとは反対側の第２面Ｆ１０ｂとを有する。メモリセルアレイ、トランジスタまたはキャパシタ等の半導体素子（図示せず）は、各半導体チップ１０の第１面Ｆ１０ａ上に形成されている。半導体チップ１０の第１面Ｆ１０ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。半導体チップ１０は、互いに同一構成を有する半導体チップでもよいが、互いに異なる構成を有する半導体チップであってもよい。
複数の半導体チップ１０は、積層されており、接着層２０によって接着されている。接着層２０としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。複数の半導体チップ１０は、それぞれ第１面Ｆ１０ａ上に露出された電極パッド１５を有する。半導体チップ１０（上段半導体チップ１０）の下に積層される他の半導体チップ１０（下段半導体チップ１０）は、上段半導体チップ１０の電極パッド１５上に重複しないように、上段半導体チップ１０の電極パッド１５が設けられた辺に対して略垂直方向（Ｘ方向）にずらされて積層されている。
電極パッド１５は、半導体チップ１０に設けられた半導体素子のいずれかに電気的に接続されている。電極パッド１５には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＣｒＮ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。
柱状電極３０は、半導体チップ１０の電極パッド１５に接続され、複数の半導体チップ１０の積層方向（Ｚ方向）に延伸している。接着層２０は、電極パッド１５の一部を露出するように部分的に除去されており、柱状電極３０が電極パッド１５に接続可能となっている。あるいは、接着層２０は、下段半導体チップ１０の第２面Ｆ１０ｂに貼付されており、上段半導体チップ１０の電極パッド１５に重複しないように設けられる。柱状電極３０の上端は、例えば、ワイヤボンディング法によって電極パッド１５に接続されている。柱状電極３０の下端は、樹脂層９１の下面に達しており、その下面において露出されている。柱状電極３０の下端は、配線基板１００の電極パッド（図示せず）に接続される。柱状電極３０の材料には、例えば、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ等の導電性金属、または少なくともこれらのうちの一種類を含む合金が用いられる。
金属バンプ１６０は、配線基板１００の電極パッド（図示せず）上に設けられる。金属バンプ１６０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
電極パッド１７０は、樹脂層９１の下面に設けられる。電極パッド１７０は、柱状電極３０と電気的に接続される。電極パッド１７０は、柱状電極３０と金属バンプ１６０とを電気的に接続する。尚、電極パッド１７０と柱状電極３０との接続の詳細については、図２を参照して、後で説明する。
樹脂層９０は、積層体Ｓ１、柱状電極３０、金属バンプ１６０等を被覆（封止）している。
樹脂層９０には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。
樹脂層９０は、樹脂層９１、９２を有する。
樹脂層９１は、配線基板１００と対向する面Ｆ９１を有する。樹脂層９１は、積層体Ｓ１および柱状電極３０を被覆する。樹脂層９１の下面である面Ｆ９１には、柱状電極３０の下端と接続される電極パッド１７０が設けられている。
樹脂層９２は、樹脂層９１と配線基板１００との間を充填するように設けられ、また、樹脂層９１を被覆するように設けられる。
樹脂層９１と樹脂層９２との間で、材料や特性が同じでもよい。また、樹脂層９１と樹脂層９２との間で、材料または特性が異なっていてもよい。樹脂層９１と樹脂層９２との間で、例えば、硬化収縮率、弾性率、線膨張係数、および、ガラス転移点（Ｔｇ）の少なくとも１つが異なる。樹脂層９１、樹脂層９２はいわゆるモールド樹脂を用いてもよい。モールド樹脂は樹脂層の中に、無機絶縁物のフィラーが混合されている。樹脂層９１と樹脂層９２とにおいて、フィラーと樹脂との混合率、フィラーの材質、フィラーの形状、フィラーの径等が異なっていてもよい。
半導体チップ２００は、第１面Ｆ２００ａと、第１面Ｆ２００ａとは反対側の第２面Ｆ２００ｂとを有する。トランジスタやキャパシタ等の半導体素子（図示せず）は、各半導体チップ２００の第１面Ｆ２００ａ上に形成されている。半導体チップ２００の第１面Ｆ２００ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ２００は、例えば、メモリチップ（半導体チップ１０）を制御するコントローラチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。
半導体チップ２００は、配線基板１００上に設けられている。半導体チップ２００は、第１面Ｆ２００ａに金属バンプ２１０を有する。
金属バンプ２１０は、半導体チップ２００の電極パッド（図示せず）に接続される。金属バンプ２１０は、配線基板１００の電極パッド（図示せず）に接続される。
アンダーフィル２２０は、半導体チップ２００と配線基板１００との間を充填するように設けられ、金属バンプ２１０の周囲を被覆し保護する。
接着剤２３０は、樹脂層９１と半導体チップ２００との間に設けられる。
配線基板１００は、配線層と絶縁層とを含む多層基板である。絶縁層は、例えば、例えば、プリプレグである。絶縁層は、例えば、ガラスクロス等の繊維状補強材とエポキシ等の熱硬化性樹脂との複合材料である。
金属バンプ１５０は、配線基板１００の下に設けられており、配線基板１００の配線層に電気的に接続される。金属バンプ１５０は、外部装置（図示せず）との接続に用いられる。金属バンプ１５０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
次に、電極パッド１７０と柱状電極３０との接続の詳細について説明する。また、以下では、－Ｚ方向を上方向としている。
図２は、第１実施形態による電極パッド１７０および柱状電極３０の構成の一例を示す図である。図２の左側は、図１に示す破線枠Ｄ内の電極パッド１７０およびその周辺を拡大した断面図である。尚、図２の断面図は、図１から上下が反転して示されている。図２の右側は、－Ｚ方向から見た電極パッド１７０の周辺を示す上面図である。尚、図２の上面図では、電極パッド１７０および金属層１７１、１７２は省略されている。また、図２の断面図は、図２の上面図のＡ－Ａ線の断面に対応する断面図である。
柱状電極（ワイヤ）３０は、面Ｆ９１の周辺において、面Ｆ９１に略垂直な方向（Ｚ方向）に樹脂層９１を貫通する。面Ｆ９１に略垂直な方向から見た柱状電極３０の外周部は、面Ｆ９１から露出する。また、柱状電極３０は、上端部に、凹部３３を有する。すなわち、柱状電極３０は、面Ｆ９１に略垂直な方向から見た柱状電極３０の中心部に、面Ｆ９１から窪む凹部３３を有する。凹部３３の深さは、例えば、約５μｍである。尚、柱状電極３０の外周部は、後で説明する金属層３２に対応する。また、柱状電極３０の中心部は、後で説明する柱状電極部材３１に対応する。
柱状電極３０は、柱状電極部材３１と、金属層３２と、を有する。柱状電極３０の凹部３３は、金属層３２である側面部と、柱状電極部材３１である底部と、を有する。
柱状電極部材（ワイヤ部材）３１は、樹脂層９１の内部に端部３１１を有する。すなわち、柱状電極部材３１は、樹脂層９１の内部で終端する。柱状電極部材３１の材料には、例えば、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ等の導電性金属、または少なくともこれらのうちの一種類を含む合金が用いられる。以下では、柱状電極部材３１の材料としてＣｕが用いられる場合について説明する。
電極パッド１７０は、柱状電極部材３１と電気的に接続されるように、凹部３３の内部に延伸する。従って、柱状電極部材３１と電極パッド１７０との境界は、樹脂層９１の内部に位置している。電極パッド１７０の材料には、例えば、Ｎｉ、Ｃｕ等が用いられる。以下では、電極パッド１７０の材料としてＮｉが用いられる場合について説明する。
金属層（第１金属層）３２は、柱状電極部材３１の外周を被覆する。尚、柱状電極部材３１の外周は、柱状電極部材３１の延伸方向（Ｚ方向）から見た外周である。金属層３２は、面Ｆ９１から露出するまで、－Ｚ方向に延伸する。金属層３２は、柱状電極部材３１を酸化等から保護する。これにより、柱状電極部材３１を取り扱いしやすくすることができる。金属層３２の材料には、例えば、Ｐｄ、Ａｕ、Ａｇ、Ｐｔ等の貴金属が用いられる。以下では、金属層３２の材料としてＰｄが用いられる場合について説明する。
ここで、上記のように、電極パッド１７０は、柱状電極部材３１が窪むことにより設けられる凹部３３の内部に延伸する。これにより、アンカー効果によって、電極パッド１７０の強度を向上させることができる。この結果、電極パッド１７０の接続信頼性を向上させることができる。また、後で説明するように、凹部３３を形成して、柱状電極部材３１の研削条痕および加工影響領域が除去されることによっても、電極パッド１７０の強度を向上させることができる。
しかし、凹部３３が設けられると、金属層３２が不安定になり、金属層３２が剥離して凹部３３内に倒れる可能性がある。
そこで、半導体装置１は、部材１８０をさらに備える。部材１８０は、金属層３２を固定するように設けられる。
部材１８０は、面Ｆ９１上に設けられる。部材１８０は、面Ｆ９１に略垂直な方向から見て、柱状電極３０の外周部の少なくとも一部と重なるように配置される。より詳細には、部材１８０は、面Ｆ９１に略垂直な方向から見て、面Ｆ９１から露出する金属層３２の少なくとも一部と重なるように配置される。図２の上面図に示す例では、部材１８０は、例えば、略環状に配置される。
また、部材１８０は、面Ｆ９１に略垂直な方向から見て、柱状電極３０の少なくとも一部と重ならないように配置される。すなわち、部材１８０は、柱状電極３０を完全には塞がないように配置される。
部材１８０の材料には、例えば、Ｎｉ、Ｃｏ、Ａｕ、Ａｇ、Ｐｄ、Ｒｈ、Ｐｔ、Ｉｎ、Ｓｎ等の金属、または、それらのうち２種以上の合金が用いられる。部材１８０の材料は、図３Ｃを参照して後で説明する工程において、柱状電極部材３１のエッチングにより除去されないように、柱状電極部材３１の材料とは異なっていることが好ましい。以下では、部材１８０の材料としてＮｉである場合について説明する。
尚、部材１８０の材料には、例えば、ＰＩ（Polyimide）等の有機物が用いられてもよい。例えば、感光性のＰＩを用いて、リソグラフィにより部材１８０を形成することができる。
電極パッド１７０は、面Ｆ９１上で部材１８０を被覆するように設けられる。
半導体装置１は、電極パッド１７０を被覆する少なくとも１層の金属層（第２金属層）をさらに備える。より詳細には、半導体装置１は、金属層１７１、１７２をさらに備える。
金属層１７１、１７２の材料には、例えば、Ａｕ、Ｐｄ等の貴金属が用いられる。これにより、電極パッド１７０を保護することができる。以下では、金属層１７１の材料としてＰｄが用いられ、金属層１７２の材料としてＡｕが用いられる場合について説明する。
尚、金属層１７１、１７２の材料には、例えば、Ｉｎ、Ｓｎ等の低融点金属が用いられてもよい。これにより、電極パッド１７０を金属バンプ１６０と接続しやすくすることができる。
次に、電極パッド１７０および部材１８０の形成方法について説明する。
図３Ａ～３Ｅは、第１実施形態による半導体装置１の製造方法の一例を示す図である。図３Ａ～図３Ｅの左側は、図２の左側と同様に、断面図を示す。図３Ａ～図３Ｄの右側は、図２の右側と同様に、上面図を示す。
まず、図３Ａに示すように、柱状電極部材３１および金属層３２を有する柱状電極３０を形成し、柱状電極３０を被覆する樹脂層９１を形成し、柱状電極３０の上端部３４が面Ｆ９１から露出するように樹脂層９１を研磨する。樹脂層９１の研磨は、例えば、機械研磨により行われるが、ＣＭＰ（Chemical Mechanical Polishing）等により行われてもよい。
次に、図３Ｂに示すように、面Ｆ９１上に部材１８０を形成する。部材１８０は、面Ｆ９１に略垂直な方向から見て、面Ｆ９１から露出する金属層３２の少なくとも一部と重なるように形成される。部材１８０は、例えば、無電解めっき法により形成される。
部材１８０のＮｉは、例えば、金属層３２のＰｄを触媒とした無電解めっきにより析出される。その後、析出されたＮｉを自己触媒として、Ｎｉが析出される。これにより、面Ｆ９１に略垂直な方向から見て、部材１８０は、金属層３２の位置の全体に形成される。図３Ｂの上面図に示す例では、部材１８０は、例えば、略環状に形成される。
次に、図３Ｃに示すように、柱状電極部材３１の一部を除去して、凹部３３を形成する。より詳細には、面Ｆ９１側から柱状電極部材３１の一部を除去することにより、柱状電極３０の上端部３４に、金属層３２である側面と、柱状電極部材３１である底部と、を有する凹部３３を形成する。凹部３３は、例えば、エッチングにより形成される。凹部３３の底部は、柱状電極部材３１の端部３１１である。
次に、図３Ｄに示すように、凹部３３の底部、すなわち、柱状電極部材３１の端部３１１上に触媒Ｃを添加する。触媒Ｃは、端部３１１の上面に吸着されている。触媒Ｃは、例えば、Ｐｄ触媒である。
次に、図３Ｅに示すように、凹部３３の内部、および、部材１８０上に、柱状電極３０と電気的に接続される電極パッド１７０を形成する。また、電極パッド１７０を被覆する金属層１７１を形成し、金属層１７１を被覆する金属層１７２を形成する。電極パッド１７０および金属層１７１、１７２は、例えば、無電解めっきにより形成される。電極パッド１７０のＮｉは、部材１８０のＮｉを自己触媒として析出され、また、金属層３２および触媒ＣのＰｄを触媒として析出される。
次に、凹部３３の形成による電極パッド１７０の強度向上について説明する。
図３Ａに示す工程において、柱状電極３０の上端部３４の表面に、研削条痕による凹凸が形成される。電極パッド１７０を形成するための触媒Ｃは、研削条痕の凸部に吸着されやすい。この場合、電極パッド１７０の形成時に、研削条痕の凹部（柱状電極部材３１と電極パッド１７０との界面）に小さなボイドが大量に発生してしまう可能性がある。ボイドは、電極パッド１７０の接続信頼性の低下につながる。図３Ｃに示す工程において凹部３３を形成することにより、研削条痕による凹凸が除去されて、凹凸が比較的少ない端部３１１の表面が露出される。これにより、柱状電極部材３１と電極パッド１７０との界面の状態を改善することができ、電極パッド１７０の接続信頼性を向上させることができる。
また、図３Ａに示す工程において、柱状電極３０の上端部３４には、例えば、厚さ数μｍ程度の加工影響領域が形成される。加工影響領域は、結晶が小さくなり、または、結晶に歪みが生じている領域である。結晶の歪み等により、エッチングレートが大きくなる。従って、加工影響領域では、図３Ｃに示す柱状電極部材３１のエッチングが均一に行われず、柱状電極部材３１の表面に凹凸が発生しやすくなってしまう。この場合、柱状電極部材３１と電極パッド１７０との界面に小さなボイドが大量に発生してしまう可能性がある。ボイドは、電極パッド１７０の接続信頼性の低下につながる。従って、結晶の歪みの少ない領域までエッチングして凹部３３を形成することにより、加工影響領域を全て除去し、凹凸が比較的少ない端部３１１の表面が露出される。これにより、柱状電極部材３１と電極パッド１７０との界面の状態を改善することができ、電極パッド１７０の接続信頼性を向上させることができる。
凹部３３を形成することにより、アンカー効果に加えて、研削条痕および加工影響領域が除去され、電極パッド１７０の強度を向上させることができる。これにより、電極パッド１７０の接続信頼性を向上させることができる。
以上のように、第１実施形態によれば、部材１８０は、面Ｆ９１上に設けられ、面Ｆ９１に略垂直な方向から見て、面Ｆ９１から露出する金属層３２の少なくとも一部と重なるように配置される。部材１８０によって金属層３２を固定することができ、凹部３３の内部で金属層３２が剥離することを抑制することができる。これにより、電極パッド１７０の接続信頼性を向上させることができる。
また、第１実施形態では、電極パッド１７０は、柱状電極部材３１と電気的に接続されるように、凹部３３の内部に延伸する。アンカー効果、並びに、柱状電極部材３１の研削条痕および加工影響領域の除去によって、電極パッド１７０の強度を向上させることができる。これにより、電極パッド１７０の接続信頼性を向上させることができる。
また、図２に示す例では、１層の金属層３２が示されている。金属層３２は、少なくとも１層設けられてもよい。従って、２層以上の金属層３２が設けられていてもよい。
上記のように、樹脂層９１は、例えば、フィラーを含む有機物である。樹脂層９１の有機物は、例えば、モールド樹脂、エポキシ樹脂、または、ＰＩ等である。しかし、絶縁部材としての樹脂層９１は、例えば、ＳｉＯ２等の無機物であってもよい。また、樹脂層（絶縁部材）９１は、材料または特性の異なる複数の樹脂層（複数の絶縁部材）を有していてもよい。これにより、半導体装置１のパッケージの反りを抑制することができる。複数の絶縁部材は、例えば、硬化収縮率、弾性率、線膨張係数、および、ガラス転移点（Ｔｇ）の少なくとも１つが異なる。また、樹脂層９１はいわゆるモールド樹脂を用いてもよい。モールド樹脂は樹脂層の中に、無機絶縁物のフィラーが混合されている。樹脂層９１が有する複数の樹脂層において、フィラーと樹脂との混合率、フィラーの材質、フィラーの形状、フィラーの径等が異なっていてもよい。
（第２実施形態）
図４は、第２実施形態による半導体装置１の製造方法の一例を示す図である。第２実施形態は、第１実施形態と比較して、部材１８０の形成方法が異なっている。
柱状電極３０の上端部３４を露出させた後（図３Ａを参照）、図４に示すように、面Ｆ９１上に部材１８０を形成する。部材１８０は、例えば、インクジェット法により形成される。この場合、部材１８０は、１カ所ずつ形成されてもよく、複数箇所に対して一括で形成されてもよい。尚、部材１８０は、第１実施形態における無電解めっき法、または、第２実施形態におけるインクジェット法に限られず、例えば、印刷法等の他の方法により形成されてもよい。
その後、図３Ｃ～図３Ｅに示す工程と同様の工程が行われる。
尚、部材１８０は、必ずしも金属層３２の全体に（略環状に）重なるように配置されなくてもよい。部材１８０は、金属層３２の剥離を抑制可能なように、面Ｆ９１に略垂直な方向から見て、面Ｆ９１から露出する金属層３２の一部と重なるように配置されてもよい。
第２実施形態のように、部材１８０の形成方法が変更されてもよい。第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、３０ 柱状電極、３１ 柱状電極部材、３１１ 端部、３２ 金属層、３３ 凹部、３４ 上端部、９０ 樹脂層、９１ 樹脂層、Ｆ９１ 面、１７０ 電極パッド、１７１ 金属層、１７２ 金属層、１８０ 部材、Ｃ 触媒

Claims (11)

  1. 第１面を有する絶縁部材と、
    前記第１面に略垂直な方向に前記絶縁部材を貫通する柱状電極であって、柱状電極部材と、前記柱状電極部材の外周を被覆し、前記第１面から露出するまで延伸する少なくとも１層の第１金属層と、を有する柱状電極と、
    前記第１面上に設けられ、前記第１面に略垂直な方向から見て、前記第１面から露出する前記第１金属層の少なくとも一部と重なるように配置される部材と、
    前記第１面上で前記部材を被覆するように設けられ、前記柱状電極部材と電気的に接続される電極パッドと、
    を備える、半導体装置。
  2. 前記柱状電極は、上端部に、前記第１金属層である側面部と、前記柱状電極部材である底部と、を有する凹部を有し、
    前記電極パッドは、前記柱状電極部材と電気的に接続されるように、前記凹部の内部に延伸する、請求項１に記載の半導体装置。
  3. 前記部材は、前記第１面に略垂直な方向から見て、前記柱状電極の少なくとも一部と重ならないように配置される、請求項１または請求項２に記載の半導体装置。
  4. 前記部材の材料は、前記柱状電極部材の材料とは異なる、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記部材の材料には、金属または有機物が用いられる、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記部材の材料の金属は、Ｎｉ、Ｃｏ、Ａｕ、Ａｇ、Ｐｄ、Ｒｈ、Ｐｔ、Ｉｎ、Ｓｎを含み、
    前記部材の材料の有機物は、ＰＩ（Polyimide）を含む、請求項５に記載の半導体装置。
  7. 前記絶縁部材には、フィラーを含む有機物、または、無機物が用いられる、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記第１金属層の材料には、貴金属が用いられる、請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記電極パッドを被覆する少なくとも１層の第２金属層をさらに備える、請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 柱状電極部材と、前記柱状電極部材の外周を被覆する少なくとも１層の第１金属層と、を有する柱状電極を形成し、
    前記柱状電極を被覆する絶縁部材を形成し、
    前記絶縁部材を研磨して、前記絶縁部材を貫通する前記柱状電極の上端部を前記絶縁部材の第１面から露出させ、
    前記第１面に略垂直な方向から見て、前記第１面から露出する前記第１金属層の少なくとも一部と重なるように、前記第１面上に部材を形成し、
    前記第１面側から前記柱状電極部材の一部を除去することにより、前記柱状電極の上端部に、前記第１金属層である側面と、前記柱状電極部材である底部と、を有する凹部を形成し、
    前記凹部の内部、および、前記部材上に、前記柱状電極部材と電気的に接続される電極パッドを形成する、
    ことを具備する、半導体装置の製造方法。
  11. 無電解めっき法、印刷法、または、インクジェット法により、前記第１面上に前記部材を形成する、ことをさらに具備する、請求項１０に記載の半導体装置の製造方法。
JP2022041598A 2022-03-16 2022-03-16 半導体装置およびその製造方法 Pending JP2023136139A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022041598A JP2023136139A (ja) 2022-03-16 2022-03-16 半導体装置およびその製造方法
TW111128373A TWI835227B (zh) 2022-03-16 2022-07-28 半導體裝置及半導體裝置之製造方法
CN202210961867.8A CN116798977A (zh) 2022-03-16 2022-08-11 半导体装置及半导体装置的制造方法
US17/930,688 US20230411330A1 (en) 2022-03-16 2022-09-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022041598A JP2023136139A (ja) 2022-03-16 2022-03-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023136139A true JP2023136139A (ja) 2023-09-29

Family

ID=88044403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022041598A Pending JP2023136139A (ja) 2022-03-16 2022-03-16 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20230411330A1 (ja)
JP (1) JP2023136139A (ja)
CN (1) CN116798977A (ja)

Also Published As

Publication number Publication date
US20230411330A1 (en) 2023-12-21
TW202339274A (zh) 2023-10-01
CN116798977A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US8873244B2 (en) Package structure
JP4098578B2 (ja) ウェーハレベル積層チップパッケージ及びその製造方法
US8536691B2 (en) Semiconductor device and method for manufacturing the same
US20100225000A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
TWI792384B (zh) 半導體裝置及其製造方法
JP7150632B2 (ja) 半導体装置の製造方法
TWI797669B (zh) 半導體裝置以及半導體裝置的製造方法
JP2023136139A (ja) 半導体装置およびその製造方法
TWI835227B (zh) 半導體裝置及半導體裝置之製造方法
TWI790670B (zh) 半導體裝置
US20230260966A1 (en) Semiconductor device and method for manufacturing same
US11469184B2 (en) Semiconductor device and manufacturing method of the same
US20230063204A1 (en) Method for manufacturing semiconductor device
JP5055895B2 (ja) 印刷用マスク、印刷用マスクの使用方法及び半導体装置の製造方法
CN114649312A (zh) 半导体装置及其制造方法
JP2022182532A (ja) 半導体装置およびその製造方法
CN113823603A (zh) 半导体装置及其制造方法
JP2011165838A (ja) 半導体装置およびその製造方法
JP2011171350A (ja) 半導体装置およびその製造方法