JP2011165838A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011165838A
JP2011165838A JP2010026142A JP2010026142A JP2011165838A JP 2011165838 A JP2011165838 A JP 2011165838A JP 2010026142 A JP2010026142 A JP 2010026142A JP 2010026142 A JP2010026142 A JP 2010026142A JP 2011165838 A JP2011165838 A JP 2011165838A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
external connection
sealing member
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010026142A
Other languages
English (en)
Inventor
Tomoyuki Kosugi
智之 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010026142A priority Critical patent/JP2011165838A/ja
Publication of JP2011165838A publication Critical patent/JP2011165838A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】封止膜の収縮応力による半導体ウエハの反りを低減する。
【解決手段】複数の接続パッド3を有する半導体ウエハ1に複数の外部接続用電極17を形成し、外部接続用電極17間に封止樹脂層21を形成する。封止樹脂層21中に外部接続用電極17を貫通する開口部23を有するシート状の封止部材を配置し、封止樹脂層21を硬化する。
【選択図】 図3

Description

この発明は、半導体装置およびその製造方法に関する。
CSP(Chip Size Package)といわれる半導体装置を製造する方法として、例えば、次のような製造方法が知られている。複数の半導体形成領域内のそれぞれに集積回路が形成された半導体ウエハを準備し、集積回路に接続された接続パッドに電気的に接続される複数の外部接続用電極を形成する。次に、半導体ウエハ上における外部接続用電極の間にエポキシ樹脂等からなる封止膜を形成する。
封止膜は、いったん、外部接続用電極の上面を覆うように外部接続用電極の高さよりも厚く半導体基板上の全面に塗布される。次に、封止膜の上部を研削して柱状の外部接続用電極の上面を露出する。露出された外部接続用電極の上面に半田ボールを搭載し、リフロー処理により外部接続用電極に接合する。この後、半導体ウエハをダイシングして、半導体装置形成領域毎に分離して複数の半導体装置を同時に得る(例えば、特許文献1参照)。
上記おいて、封止膜は、半導体装置の半田ボールを回路基板の接続端子にボンディングする際、半導体装置と回路基板の熱膨張係数の差に起因して外部接続用電極に作用する応力集中を緩和する。また、外部環境から半導体装置を保護する。
特開2008−218731号公報
上記のような半導体装置において、半導体装置の薄型化のため半導体基板を薄くすると、封止膜を熱硬化した後の収縮応力により、半導体基板に反りが発生する。半導体基板の反りが大きくなると、外部接続用電極上に半田ボールを搭載する際の位置決め、外部接続用電極上面への半田ボールの載置、あるいは半導体基板裏面へのマーキング等、以降の作業が困難となる。このため、半導体基板の厚さが薄い場合でも半導体基板の反りが大きくならない方法の開発が求められている。
請求項1に記載の発明に係る半導体装置は、複数の接続パッドを有する半導体基板と、前記接続パッドに電気的に接続された複数の外部接続用電極と、前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材および前記封止部材の前記開口部内に充填され前記各外部接続用電極の周囲を被覆する未硬化の封止樹脂層を硬化させた封止樹脂層を含む封止膜と、を具備することを特徴とする。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の半導体装置において、前記封止樹脂層は、前記未硬化の封止樹脂層中に、前記封止部材を配置した後、前記未硬化の封止樹脂層を硬化してなるものであることを特徴とする。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の半導体装置において、前記封止部材は、前記封止樹脂層と同一の材料からなることを特徴とする。
請求項4に記載の発明に係る半導体装置は、請求項1乃至3のいずれか1項に記載の半導体装置において、前記封止部材および前記封止樹脂層は熱硬化性樹脂により形成されていることを特徴とする。
請求項5に記載の発明に係る半導体装置は、請求項1乃至4のいずれか1項に記載の半導体装置において、前記封止樹脂層中にシリカが分散されていることを特徴とする。
請求項6に記載の発明に係る半導体装置は、請求項1乃至5のいずれか1項に記載の半導体装置において、前記封止部材の周側面の一部は前記半導体基板の周側面の内側に位置し、前記半導体基板の周側面の内側に位置する前記封止部材の周側面の一部は前記封止樹脂層により被覆されていることを特徴とする。
請求項7に記載の発明に係る半導体装置は、請求項1乃至6のいずれか1項に記載の半導体装置において、前記封止部材は前記外部接続用電極が形成されていない前記半導体基板上の領域にも開口部を有することを特徴とする。
請求項8に記載の発明に係る半導体装置は、請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止部材は、前記外部接続用電極を貫通する複数の開口部を連結する連結開口部を有することを特徴とする。
請求項9に記載の発明に係る半導体装置は、請求項1乃至8のいずれか1項に記載の半導体装置において、前記封止部材は、前記外部接続用電極を貫通する開口部とは平面サイズが異なる別の開口部を有することを特徴とする。
請求項10に記載の発明に係る半導体装置は、請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止部材の上面は、前記外部接続用電極の上面と同一面かあるいは、数μm以下の範囲で前記外部接続用電極の上面より高いことを特徴とする。
請求項11に記載の発明に係る半導体装置は、請求項1乃至10のいずれか1項に記載の半導体装置において、前記半導体基板と前記外部接続用電極間に、前記接続パッドの一部を露出する開口部を有する絶縁膜を有し、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線上に形成されていることを特徴とする。
請求項12に記載の発明に係る半導体装置の製造方法は、複数の接続パッドおよび前記接続パッドに接続された複数の外部接続用電極を有する半導体基板上に、未硬化の封止樹脂層を形成し、前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材を、前記未硬化の封止樹脂層中に配置した後、前記未硬化の封止樹脂層を硬化する工程を含むことを特徴とする。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の半導体装置の製造方法において、前記半導体基板上に未硬化の封止樹脂層を形成する工程は、印刷法またはディスペンサ法のいずれかの方法によることを特徴とする。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項12乃至13のいずれか1項に記載の半導体装置の製造方法において、前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材を、前記未硬化の封止樹脂層中に配置する工程における前記封止部材の厚さは、前記外部接続用電極の高さよりも厚いことを特徴とする。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項12乃至14に記載の半導体装置の製造方法において、前記未硬化の封止樹脂層を形成し、予め硬化された封止樹脂層を、未硬化の封止樹脂層中に配置する工程は、前記予め硬化された封止部材の上面および前記未硬化の封止樹脂層の上面を前記外部接続用電極の上面より高い位置に形成する工程、前記未硬化の封止樹脂層を硬化する工程、および前記封止部材および硬化された前記封止樹脂層の上部を研削する工程を含むことを特徴とする。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項12乃至15に記載の半導体装置の製造方法において、前記接続パッドに接続された複数の外部接続用電極を有する配線基板は前記接続パッドと前記外部接続用電極を接続する配線を有し、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の半導体装置の製造方法において、前記封止樹脂層を前記配線の上面を覆って形成する工程を含むことを特徴とする。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項12乃至17のいずれか1項に記載の半導体装置の製造方法において、前記封止部材の周側面の一部は前記半導体基板の周側面の内側に位置し、前記半導体基板の周側面の内側に位置する前記封止部材の周側面の一部は前記封止樹脂層により被覆されていることを特徴とする。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項12乃至18のいずれか1項に記載の半導体装置の製造方法において、前記封止部材は前記外部接続用電極が形成されていない前記半導体基板上の領域にも開口部を有することを特徴とする。
封止膜にシート状の封止部材が含まれているため、封止膜の収縮応力を小さくすることができ、半導体基板の反りを低減することができる。
この発明の半導体装置をダイシングにより切断する前の半導体ウエハの平面図。 図1に図示された半導体装置形成領域の拡大平面図。 図2のIII−III線切断拡大断面図。 (a)は図3に図示された封止部材の平面図、(b)は封止部材の断面図。 本発明の半導体装置の製造方法に係り、最初の工程を説明するための拡大断面図。 図5に続く工程を説明するための拡大断面図。 図6に続く工程を説明するための拡大断面図。 図7に続く工程を説明するための拡大断面図。 図8に続く工程を説明するための拡大断面図。 図9に続く工程を説明するための拡大断面図。 図10に続く工程を説明するための拡大断面図。 図11に続く工程を説明するための拡大断面図。 図12に続く工程を説明するための拡大断面図。 図13に続く工程を説明するための拡大断面図。 図14に続く工程を説明するための拡大断面図。 図15に続く工程を説明するための拡大断面図。 図16に続く工程を説明するための拡大断面図。 本発明の封止部材の変形例1を示す拡大平面図。 本発明の封止部材の変形例2を示す拡大平面図。 本発明の封止部材の変形例3を示す拡大平面図。
以下、この発明の半導体装置について説明をする。
図1はこの発明の半導体装置をダイシングにより切断する前の半導体ウエハの平面図であり、図2は、図1に図示された半導体装置形成領域Aの一実施形態を示す拡大平面図であり、図3は図2のIII−III線切断拡大断面図である。半導体装置10は、半導体ウエハ1上に行方向および列方向に、マトリクス状に配列されて形成される。半導体装置10は、後述する最終工程、すなわち、半田ボールを形成した後、半導体ウエハ1をダイシングライン2で切断することにより、同時に多数個が得られる。
図2は、図1に二点鎖線で図示された半導体装置形成領域A、すなわち、一対の行方向のダイシングライン2と一対の列方向のダイシングライン2により囲まれた領域内の拡大平面図を示す。半導体装置形成領域A内には、四つの側辺の各側辺に沿って接続パッド3が配列され、接続パッド3が配列された領域の内側には多数の外部接続用電極17が配列されている。外部接続用電極17は、通常は、半導体装置形成領域Aの周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。
外部接続用電極17と接続パッド3とは配線15により接続されている各配線15の外部接続用電極17に対応する部分には、外部接続用電極17の直径とほぼ同一サイズか、僅かに大きいサイズのパッド部15a(図3参照)が形成されており、各外部接続用電極17は、配線15のパッド部15a上に形成される。
以下、図3を参照して半導体装置10の詳細について説明をする。
半導体装置10は、例えば、シリコン基板などの半導体基板11を有する。半導体基板の11の厚さは、例えば、150〜400μm程度である。半導体基板11の主面(上面)側には、集積回路11aが形成されている。半導体基板11の主面上には、集積回路11aに接続された複数の接続パッド3が形成されている。接続パッド3は、例えば、アルミニウム系金属で形成されている。また、半導体基板11の主面上には、接続パッド3の中央部を露出する開口部4aを有する第1の絶縁膜4が形成されている。第1の絶縁膜4は、酸化シリコン、窒化シリコンなどの無機材料で形成されており、その周側面は、半導体基板11の周側面から少し引っ込んだ位置にある。
第1の絶縁膜4上に、第2の絶縁膜12が形成されている。第2の絶縁膜12は、ポリイミド系樹脂、PBO(Poly-Phenylene-Benzobisoxazole;ポリパラフェニレンベンゾビスオキサゾール)系樹脂等の有機樹脂材料によって形成されている。第2の絶縁膜12にも、接続パッド3の中央部を露出する開口部12aが形成されている。第2の絶縁膜12の開口部12aは、第1の絶縁膜4の開口部4aより小さいサイズに形成され、第1の絶縁膜4の開口部4a近傍を覆っている。但し、第2の絶縁膜12の開口部12aは、第1の絶縁膜4の開口部4aより大きくするか、または同一寸法とすることもできる。第2の絶縁膜12の周側面は、第1の絶縁膜4の周側面と同一の位置にあり、第1の絶縁膜4の周側面と共に半導体基板11の周側面から少し引っ込んでいる。
第2の絶縁膜12上には、一端側が第2の絶縁膜12の開口部12aを介して接続パッド3に接続された配線15が形成されている。配線15は、第1の配線13と第1の配線13上に形成された第2の配線14の二層構造を有する。第1の配線13および第2の配線14は、例えば、銅系金属により形成することができる。配線15は、二層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン(Ti)、タングステン(W)またはチタンとタングステンの合金などからなる金属層を1層以上介在させる。
配線15のパッド部15a上には外部接続用電極17が形成されている。外部接続用電極17は平坦な上面17aを有し、例えば、直径150〜300μm、高さ60〜120μmの円柱形状を有し、銅系金属等の導電性金属で形成されている。第2の絶縁膜12上における外部接続用電極17の外周側面の周囲領域、換言すれば、外部接続用電極17の間には、封止膜20が形成されている。
封止膜20は、シート状の封止部材22と封止樹脂層21とから構成される。シート状の封止部材22は、例えば、エポキシ系樹脂またはポリイミド系樹脂等の熱硬化型樹脂で形成されている。詳細は後述するが、封止部材22は、予め、型に成形用樹脂を注入して作製するモールド法、例えば、圧縮成形等により形成される。封止部材22の上面の高さ22aは外部接続用電極17の上面17aと同一面か、または外部接続用電極17の上面17aより数μm以下の範囲で高い位置となっている。図4(a)に封止部材22の拡大平面図を、また、図4(b)に封止部材22の拡大断面図を示す。
封止部材22は外部接続用電極17に対応して外部接続用電極17を嵌入する複数の開口部23を有している。開口部23は、外部接続用電極17の配列に対応してマトリクス上に配列されている。封止部材22には、図2を参照して、外部接続用電極23が形成されていない半導体基板11の領域にも開口部23aが形成されている。
封止樹脂層21は、半導体基板11の主面と配線15の上面との間、および第2の絶縁膜12の上面と配線15の上面との間に充填された下層部21aと、封止部材22の各開口部23内に充填された上層部21bとを含む。封止樹脂層21は、例えば、エポキシ系樹脂またはポリイミド系樹脂等の熱硬化型樹脂等により形成されており、上面21cは封止部材22の上面22aと同一面となっている。封止樹脂層21は、図示はしないが、シリカ等の無機材料からなるフィラーが含まれている。
封止部材22と封止樹脂層21は、限定する意味ではないが、両部材の融合による結合強度面から同一の材料であることが望ましい。このため、封止樹脂層21にシリカ等の無機材料からなるフィラーが分散されている場合には、封止部材22にも、同一の材料のフィラーを分散してもよい。
封止部材22は、予め、モールド法等により硬化された成形体であるので、硬化過程における収縮は封止樹脂層21のみに生じる。従って、封止膜20の収縮応力を小さいものとすることができる。封止膜20の周側面は、すなわち、封止部材22の周側面、および封止樹脂層21の周側面は、半導体基板11の周側面と同一位置にあり、封止樹脂層21の下層部21aは、第1の絶縁膜4および第2の絶縁膜12の周囲における半導体基板11上にも形成され、第1の絶縁膜4の周側面および第2の絶縁膜12の周側面を覆っている。
外部接続用電極17の上面17aの中央部には半田ボール29が形成されている。半田ボール29は、外部接続用電極17の外形(直径)より少し大きい外形(直径)を有する。外部接続用電極17の直径が150〜250μmの場合、半田ボール29の直径は、最大部分において、200〜300μm程度である。
次に、図5〜図17を参照して図1および図2に図示される本発明の半導体装置10の製造方法の一実施形態を説明する。
先ず、図5に図示されるように、完成された半導体装置10の半導体基板11の厚さより厚い、例えば、厚さ500μm以上の半導体ウエハ1を準備する。半導体ウエハ1には、各半導体装置形成領域A内に集積回路11aと、この集積回路11aに接続された接続パッド3と、接続パッド3の中央部を露出する開口部4aを有し、半導体ウエハ1の主面を覆う第1の絶縁膜4が形成されている。接続パッド3は、例えば、アルミニウム系金属により形成されている。
第1の絶縁膜4は酸化シリコンまたは窒化シリコン等の無機材料からなるもので、半導体上ウエハ1の全面に、CVD(Chemical Vapor Deposition)法により第1の絶縁膜4を成膜した後、第1の開口部4aを形成する。また、同時に、第1の絶縁膜4の周側面がダイシングライン2より少し引っ込んだ位置となるように周囲を除去する。第1の絶縁膜4の第1の開口部4a内および第1の絶縁膜4の周側面の周囲を除去するパターニングは、一般に知られたフォトリソグラフィ技術により行うことができる。
次に、図6に図示されるように、第1の絶縁膜4上に第2の絶縁膜12を形成する。ポリイミド系樹脂またはPBO系樹脂等の有機樹脂を、第1の絶縁膜4上および接続パッド3上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法等、適宜な方法を用いることができる。有機樹脂をべた状に塗布した後、フォトリソグラフィ技術によって、接続パッド2の中央部を露出する開口部12aを形成すると共に、第2の絶縁膜12の周側面がダイシングライン2より少し引っ込んだ位置となるように周囲を除去する。この場合、第2の絶縁膜12の開口部12aは、第1の絶縁膜4の開口部4aよりも小さいサイズに形成する。
次に、図7に図示されるように、第1の配線13を形成するための金属膜13Aおよび第2の配線14を形成する。第2の絶縁膜12上全面および第2の絶縁膜12の開口部12aから露出する接続パッド3上にスパッタ法または無電解めっき法により、例えば、銅系金属からなる金属膜13Aを形成する。金属膜13Aは、ダイシングライン2およびその近傍に対応する半導体ウエハ1上にも形成される。この金属膜13A上にフォトレジスト膜41を塗布し、このフォトレジスト膜41に、フォトリソグラフィ技術により、形成しようとする第2の配線14の形状の開口41aを形成する。そして、金属膜13Aを電流路として電解めっきを行い、開口41a内における金属膜13A上に第2の配線14を形成する。この状態を図7に図示する。この後、フォトレジスト膜41を剥離する。
次に、金属膜13A上および第2の配線14上にドライフォトレジストフィルムからなるフォトレジスト膜42を形成する。このフォトレジスト膜42は、その上面が、形成する外部接続用電極17の上面より高い位置となるように、外部接続用電極17の高さより大きい厚さに形成する。そして、フォトリソグラフィ技術により、フォトレジスト膜42に形成しようとする外部接続用電極17の形状の開口42aを形成するに。図8には、フォトレジスト膜42に外部接続用電極17の開口42aが形成された状態が図示されている。
次に、金属膜13Aを電流路として電解めっきを行い、フォトレジスト膜42の開口42a内における第2の配線14上に外部接続用電極17を形成する。この状態を図9に図示する。次に、フォトレジスト膜42を剥離し、第2の配線14をマスクとして、金属膜13Aをエッチングする。これにより第2の配線14と同一パターンを有する第1の配線13が形成される。つまり、第1の配線13上に第2の配線14が積層された配線15が形成される。この状態を図10に図示する。
次に、封止膜20を形成する。封止膜20は、封止部材22および封止樹脂層21が一体化されて形成されているものである。半導体ウエハ1の主面上、第2の絶縁膜12上、配線15上に封止樹脂層21を塗布する。封止樹脂層21としては、限定するものではないが、エポキシ系樹脂またはポリイミド系樹脂等の熱硬化型樹脂にシリカ等の無機材料からなるフィラーが含まれているものが望ましい。印刷法、特に、スクリーン印刷法、ディスペンサ法等により、半導体ウエハ1の主面上および第2の絶縁膜12上における外部接続用電極17の間に封止樹脂層21を充填する。未硬化の封止樹脂層21の厚さは、外部接続用電極17の高さとほぼ同じか、または、多少、薄い程度でよい。多少、厚く形成しても構わない。
また、予め、熱硬化型樹脂を成形材料として、硬化温度以上の温度で成形され、シート状の封止部材22を準備し、外部接続用電極17の間に封止樹脂層21が充填された半導体ウエハ1の上方に配置する。封止部材22は開口部23が形成され、その厚さは外部接続用電極17の高さよりも厚く形成されている。この状態を図11に示す。
そして、封止部材22の開口部23の中心を外部接続用電極17の中心に一致するように位置決めして、封止部材22を加圧し、図12に図示するように、封止樹脂層21中に降下する。これにより、封止部材22の下面は配線15の上面に当接する。また、封止樹脂層21の上層部21bの一部は、封止部材22の開口部23から封止部材22の上面22a上に溢れる。この状態を図12に示す。
次に、封止膜20の封止樹脂層21を熱硬化性樹脂の硬化温度以上に加熱して硬化する。封止樹脂層21は、硬化過程において大きく収縮するため、この封止樹脂層21の収縮応力により半導体ウエハ1に反りが生じる。封止樹脂層21が常温硬化型である場合には、加熱する必要はないが、硬化過程において大きく収縮することは同じであり、やはり、半導体ウエハ1に反りが生じる。しかし、本発明においては、封止膜20は、予め成形により硬化された封止部材22を含んでいるため、封止樹脂層21の収縮応力は小さい。このため、その分、半導体ウエハ1の反りを小さくすることができる。
封止樹脂層21は、硬化により封止部材22と結合して一体化する。封止樹脂層21と封止部材22の結合強度を大きくするため、封止樹脂層21と封止部材22は同一の材料で形成することが望ましい。
封止膜20を硬化した後は、図13に図示するように、封止樹脂層21および封止部材22の上部を研削して、外部接続用電極17の上面17aを露出させる。この状態では、封止部材22の上面22aおよび封止樹脂層21の上面21cは、外部接続用電極17の上面17aと同一面となっている。
外部接続用電極17は、電解めっきにより形成するため、それぞれ、高さが異なり、また、各外部接続用電極17の上面17aにはかなり大きな凹凸が形成されている。従って、外部接続用電極17の上面17aを露出する工程では、封止部材22および封止樹脂層21と共に外部接続用電極17の上部側を研削する。外部接続用電極17は銅系金属などの軟質の金属で形成されているので、外部接続用電極17の上面17aを研削する工程において、図13には図示されていないが、外部接続用電極17の上面17aの周囲にバリのようなダレができる。このダレを有する外部接続用電極17の上面17a上に半田ボールを搭載してリフロー処理をすると、半田ボールが異形となり、外部端子に半田付けした場合、十分な接合強度を得ることができない。
このため、次に、外部接続用電極17の上面17aをエッチングしてダレと共に外部接続用電極17の上部側を除去する。この工程により、外部接続用電極17の上面17aは封止部材22の上面22aおよび封止樹脂層21の上面21cより数μm程度以下の範囲で低くなる。なお、外部接続用電極17の上面17aを研削しない場合、例えば、封止膜20を外部接続用電極17の高さよりも低く形成する、あるいはモールド法により封止膜20の上面を外部接続用電極17の上面17aと実質的に同一面に形成する場合等は、ダレを除去するための外部接続用電極17の上面17aをエッチングする工程は不要である。
次に、外部接続用電極17の上面17a上にフラックス層を印刷法等により形成する(図示せず)。そして、このフラックス層上に半田ボール29を搭載し、リフロー炉に収容してリフロー処理を行う。このリフロー処理により、半田ボール29が外部接続用電極17の上面17aに接合される。この状態を図14に示す。上記におけるフラックス層の形成に替えて、金またはニッケルなどの半田にぬれ性を示す金属層を形成する表面処理を行うようにしてもよい。
次に、図15に示すように、半田ボール29の高さよりも厚い接着テープ43を封止膜20の上面20aに貼り付ける。接着テープ43は、例えば、紫外線硬化型接着剤を用い、半田ボール29の最上部を含む全体を覆うように貼り付ける。接着テープ43の厚さは、例えば、半田ボール29の高さより20μm程度以上厚いものが望ましい。
そして、接着テープ43を支持部材として、半導体ウエハ1の裏面を研削する。研削は、最終の半導体基板11の厚さ、例えば、150〜400μm程度となるまで行う。図16は、半導体ウエハ1の裏面の研削が終了した状態を示す。
次に、研削された半導体ウエハ1の裏面をダイシングテープ44に貼り付ける。そして、接着テープ43に紫外線を照射して接着テープ43硬化させ、接着テープ43をピーリング法により剥離する。この状態を図17に示す。
そして、封止部材22、封止樹脂層21および半導体ウエハ20をダイシングライン2で切断することにより、図1に図示された半導体装置10を複数個、同時に得ることができる。
上述した如く、本発明の半導体装置は、封止膜20に、シート状に形成された封止部材が含まれているため、封止樹脂層21を硬化する際の封止樹脂層21の収縮応力を小さくすることができ、半導体ウエハ1の反りを小さくすることができる。また、封止部材22と封止樹脂層21とを同一の材料により形成することにより封止部材22と封止樹脂層21の結合強度を大きくすることができる。さらに、この場合、外部接続用電極17の上面17aを露出するため封止部材22と封止樹脂層21の上面を研削する作業も容易である。
(封止部材の変形例1)
図18は、図4(a)に図示された封止部材の変形例1を示す平面図である。同図において、二点鎖線は半導体基板11の周側面であり、ダイシングライン2に対応する。この変形例1の特徴は、封止部材22の周側面24が、4箇所の角部25を除いて半導体基板11の周側面よりも内側に位置する点である。
変形例1に示す封止部材22は、半導体ウエハ1に対応する平面サイズに成形されるが、成形された状態では、隣接する封止部材22Aとは、相互に角部25のみで連結され、周側面24間は開口が形成されている。そして、半導体ウエハ1上に形成された封止樹脂層21中に配置した状態で、ダイシングライン2に沿って、角部25を切断することにより、相互に分離される。変形例1に示す封止部材22では、周側面24を封止樹脂層21で被覆することが可能となるので、封止部材22と封止樹脂層21の結合強度が向上する。
(封止部材の変形例2)
図19は、図4(a)に図示された封止部材の変形例2を示す平面図である。この変形例2の特徴は、封止部材22が、開口部23とは異なる平面形状および平面サイズの開口部26を有することである。すなわち、封止部材22の中央部には、平面形状がほぼ矩形で、サイズが開口部23よりも大きい開口部26が形成されている。
大きな形状の開口部26をすることにより、封止樹脂層21中に封止部材22を下降する工程の効率を向上することができる。開口部26の平面サイズを余り大きくすると、半導体ウエハ1の反りが大きくなるので、この点に留意して、各半導体装置の外部接続用電極17の大きさ、数量、配置に応じて形状、サイズを変化させることができる。
(封止部材の変形例3)
図20は、図4(a)に図示された封止部材の変形例3を示す平面図である。この変形例3の特徴は、封止部材22の開口部を、1行のすべての開口部23が連結部27で連結された連結開口部28とした点である。また、封止部材22の角部を斜めにカットして傾斜側面29とした点である。
1行毎に開口部23が連結された連結開口部28とすることにより、変形例2と同様、封止樹脂層21中に封止部材22を下降する工程の効率を向上することができる。また、角部を傾斜側面29とすることにより、角部に衝撃があった場合の封止部材22の破損や剥離を防止することができる。角部の傾斜側面は、成形時に形成しておく。
開口部23の連結は、1行単位とすることに限られるものではない。各行毎に、複数の連結開口部28が形成されるように、もっと少ない数の開口部23のみを連結するようにしてもよい。また、隣接する列の開口部23と連結するようにしてもよい。また、斜めに位置する開口部23同士を連結する、すなわち、半導体基板の周側面に対して連結開口部が傾斜する方向に延出されるようにしてもよい。
上述した封止部材22の変形例1〜3を相互に組み合わせた封止部材とすることもできる。
なお、上記実施形態では、封止部材21を配線15に当接する構造としたが、封止部材22は、配線15と離間するようにしてもよい。また、封止部材22の厚さを外部接続用電極17とほぼ同じ厚さとしたが、封止部材22の厚さを外部接続用電極17の高さより薄くし、上面22a上を封止樹脂層21が覆う構造としてもよい。
また、上記実施形態では、半導体ウエハ1を切断して個々の半導体装置を得る前に、各半導体装置形成領域A内における外部接続用電極17上に半田ボール29を形成するものであった。しかし、半田ボール29は、半導体装置10がボンディングされる回路基板の接続端子上に形成しておいてもよい。
また、外部接続用電極17は、接続パッド3に接続された配線15上に形成する構造であった。しかし、外部接続用電極17を、直接、接続パッド3上に形成するようにしてもよい。
第1の絶縁膜4および第2の絶縁膜12を単層とすることもできる。単層とする場合、酸化シリコン等の無機材料からなる液状の樹脂、またはポリイミド系樹脂、PBO樹脂などの有機樹脂のいずれかを用いて、スピンコート法、スクリーン印刷法などにより形成する。
配線15は、第1の配線13および第2の配線14の二層積層構造の他、三層積層構造とすることができることは記載したが、スパッタ法あるいは無電解めっき法等により単層として形成することもできる。
その他、本発明の半導体装置は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、複数の接続パッドを有する半導体基板と、接続パッドに電気的に接続された複数の外部接続用電極と、半導体基板上に設けられ、少なくとも各外部接続用電極を貫通する開口部を有するシート状の封止部材および封止部材の前記開口部内に充填され各外部接続用電極の周囲を被覆する封止樹脂層を含む封止膜と、を具備するものであればよい。
また、本発明の半導体装置の製造方法は、複数の接続パッドおよび接続パッドの一部を露出する開口部を有する絶縁膜が形成された半導体基板を準備する工程と、絶縁膜の開口部を介して接続パッドに接続された複数の外部接続用電極を形成する工程と、半導体基板上に、少なくとも各外部接続用電極を貫通する開口部を有するシート状の封止部材および封止部材の前記開口部内に充填され各外部接続用電極の周囲を被覆する封止樹脂層を含む封止膜を形成する工程と、を含む方法であればよい。
1 半導体ウエハ
2 ダイシングライン
3 接続パッド
4 第1の絶縁膜
10 半導体装置
11 半導体基板
12 第2の絶縁膜
15 配線
17 外部接続用電極
20 封止膜
21 封止樹脂層
22 封止部材
29 半田ボール

Claims (19)

  1. 複数の接続パッドを有する半導体基板と、
    前記接続パッドに電気的に接続された複数の外部接続用電極と、
    前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材および前記封止部材の前記開口部内に充填され前記各外部接続用電極の周囲を被覆する未硬化の封止樹脂層を硬化させた封止樹脂層を含む封止膜と、
    を具備することを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、前記封止樹脂層は、前記未硬化の封止樹脂層中に、前記封止部材を配置した後、前記未硬化の封止樹脂層を硬化してなるものであることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、前記封止部材は、前記封止樹脂層と同一の材料からなることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置において、前記封止部材および前記封止樹脂層は熱硬化性樹脂により形成されていることを特徴とする半導体装置。
  5. 請求項1乃至4のいずれか1項に記載の半導体装置において、前記封止樹脂層中にシリカが分散されていることを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか1項に記載の半導体装置において、前記封止部材の周側面の一部は前記半導体基板の周側面の内側に位置し、前記半導体基板の周側面の内側に位置する前記封止部材の周側面の一部は前記封止樹脂層により被覆されていることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか1項に記載の半導体装置において、前記封止部材は前記外部接続用電極が形成されていない前記半導体基板上の領域にも開口部を有することを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止部材は、前記外部接続用電極を貫通する複数の開口部を連結する連結開口部を有することを特徴とする半導体装置。
  9. 請求項1乃至8のいずれか1項に記載の半導体装置において、前記封止部材は、前記外部接続用電極を貫通する開口部とは平面サイズが異なる別の開口部を有することを特徴とする半導体装置。
  10. 請求項1乃至7のいずれか1項に記載の半導体装置において、前記封止部材の上面は、前記外部接続用電極の上面と同一面かあるいは、数μm以下の範囲で前記外部接続用電極の上面より高いことを特徴とする半導体装置。
  11. 請求項1乃至10のいずれか1項に記載の半導体装置において、前記半導体基板と前記外部接続用電極間に、前記接続パッドの一部を露出する開口部を有する絶縁膜を有し、前記絶縁膜上に前記接続パッドに接続された配線が形成され、前記外部接続用電極は前記配線上に形成されていることを特徴とする半導体装置。
  12. 複数の接続パッドおよび前記接続パッドに接続された複数の外部接続用電極を有する半導体基板上に、未硬化の封止樹脂層を形成し、前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材を、前記未硬化の封止樹脂層中に配置した後、前記未硬化の封止樹脂層を硬化する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項12に記載の半導体装置の製造方法において、前記半導体基板上に未硬化の封止樹脂層を形成する工程は、印刷法またはディスペンサ法のいずれかの方法によることを特徴とする半導体装置の製造方法。
  14. 請求項12乃至13のいずれか1項に記載の半導体装置の製造方法において、前記各外部接続用電極を貫通する開口部を有する予め硬化された封止部材を、前記未硬化の封止樹脂層中に配置する工程における前記封止部材の厚さは、前記外部接続用電極の高さよりも厚いことを特徴とする半導体装置の製造方法。
  15. 請求項12乃至14に記載の半導体装置の製造方法において、前記未硬化の封止樹脂層を形成し、予め硬化された封止樹脂層を、未硬化の封止樹脂層中に配置する工程は、前記予め硬化された封止部材の上面および前記未硬化の封止樹脂層の上面を前記外部接続用電極の上面より高い位置に形成する工程、前記未硬化の封止樹脂層を硬化する工程、および前記封止部材および硬化された前記封止樹脂層の上部を研削する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項12乃至15に記載の半導体装置の製造方法において、前記接続パッドに接続された複数の外部接続用電極を有する配線基板は前記接続パッドと前記外部接続用電極を接続する配線を有し、前記外部接続用電極は前記配線のパッド部上に形成することを特徴とする半導体装置の製造方法。
  17. 請求項16に記載の半導体装置の製造方法において、前記封止樹脂層を前記配線の上面を覆って形成する工程を含むことを特徴とする半導体装置の製造方法。
  18. 請求項12乃至17のいずれか1項に記載の半導体装置の製造方法において、前記封止部材の周側面の一部は前記半導体基板の周側面の内側に位置し、前記半導体基板の周側面の内側に位置する前記封止部材の周側面の一部は前記封止樹脂層により被覆されていることを特徴とする半導体装置の製造方法。
  19. 請求項12乃至18のいずれか1項に記載の半導体装置の製造方法において、前記封止部材は前記外部接続用電極が形成されていない前記半導体基板上の領域にも開口部を有することを特徴とする半導体装置の製造方法。
JP2010026142A 2010-02-09 2010-02-09 半導体装置およびその製造方法 Pending JP2011165838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010026142A JP2011165838A (ja) 2010-02-09 2010-02-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026142A JP2011165838A (ja) 2010-02-09 2010-02-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011165838A true JP2011165838A (ja) 2011-08-25

Family

ID=44596179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026142A Pending JP2011165838A (ja) 2010-02-09 2010-02-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011165838A (ja)

Similar Documents

Publication Publication Date Title
TWI597788B (zh) 半導體裝置及其製造方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
JP5014853B2 (ja) 半導体装置の製造方法
US8063490B2 (en) Semiconductor device including semiconductor constituent
US20060108666A1 (en) Semiconductor device and method of fabricating the same
JP4379102B2 (ja) 半導体装置の製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
JP7111457B2 (ja) 半導体装置及びその製造方法
JP5296636B2 (ja) 半導体パッケージの製造方法
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
JP2008159948A (ja) 半導体装置
JP2016115711A (ja) 半導体パッケージ及びその製造方法
JP2014167973A (ja) 半導体装置およびその製造方法
JP5633096B2 (ja) 半導体パッケージ
JP5606243B2 (ja) 半導体装置の製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
US20100052161A1 (en) Semiconductor wafer with adhesive protection layer
JP2011165838A (ja) 半導体装置およびその製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法
JP4297154B2 (ja) 半導体装置の製造方法
JP5006026B2 (ja) 半導体装置
JP2011171350A (ja) 半導体装置およびその製造方法
JP4337860B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115