CN103325745B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103325745B
CN103325745B CN201210320295.1A CN201210320295A CN103325745B CN 103325745 B CN103325745 B CN 103325745B CN 201210320295 A CN201210320295 A CN 201210320295A CN 103325745 B CN103325745 B CN 103325745B
Authority
CN
China
Prior art keywords
aforementioned
semiconductor device
electric conductor
semiconductor packages
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210320295.1A
Other languages
English (en)
Other versions
CN103325745A (zh
Inventor
南中理
小玉义宗
片村幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012184085A external-priority patent/JP2013225638A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325745A publication Critical patent/CN103325745A/zh
Application granted granted Critical
Publication of CN103325745B publication Critical patent/CN103325745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供在层叠多个半导体封装的情况下有助于上下间的连接不良及位置偏离的防止的半导体装置。树脂封装的半导体装置具备：半导体芯片（13），其搭载于布线介质（11）上；多个连接用导电体（12），其设置于布线介质（11）上，供与外部设备的连接；以及被覆部件（15），其设置为被覆布线介质（11）、前述半导体芯片（13）及连接用导电体（12），并且具有使各连接用导电体（12）的上部露出的多个凹部（110）。被覆部件（15）的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的构造。

Description

半导体装置
本申请享有以日本专利申请2012－68379号（申请日：2012年3月23日）为基础申请的优先权。本申请通过参照该基准申请来包含基础申请的全部内容。
技术领域
本发明的实施方式涉及树脂封装的半导体装置。
背景技术
近年，通过层叠多个树脂封装的半导体封装（半导体装置）来制作层叠封装（packageonpackage，PoP）的技术受到关注。在制作该PoP的情况下，如下进行。
作为第1半导体封装，在布线基板上设置用于与半导体芯片外部连接的连接用导电体，在树脂封装之后，以使连接用导电体的上表面露出的方式在树脂设置圆形的凹部。将第2半导体封装的下表面的焊球与第1半导体封装的上表面的凹部对齐而搭载于第1封装上。然后，通过使焊球回流，来完成PoP。
但是，这种装置中存在以下问题。即，若半导体封装的凹部的开口小，则在将第2半导体封装层叠于第1半导体封装并通过回流炉时，从连接用导电体与焊球的周边产生的气体无法从焊球的下方排出，有时会产生连接用导电体与焊球的接合不良。
若为了使从连接用导电体与焊球的周边产生的气体排出而增大凹部的开口，则有时焊球的位置会因制造设备的振动等而偏离，第1及第2半导体封装在相互偏离的状态下连接。特别是，在多级层叠的情况下，半导体封装的相互位置偏离会成为问题。
这样，在制作PoP的情况下，难以解决连接用导电体与焊球的接合不良及上级与下级半导体封装的位置偏离两方面的问题。
发明内容
本发明所要解决的课题在于提供在层叠多个的情况下可有助于上下间的连接不良及位置偏离的防止的半导体装置。
实施方式的半导体装置具备：半导体芯片，其搭载于布线介质上；多个连接用导电体，其设置于前述布线介质上，供与外部的连接；被覆部件，其设置为被覆前述布线介质、前述半导体芯片及前述连接用导电体，并且具有使前述各连接用导电体的上部露出的多个凹部。并且，前述被覆部件的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的形状。
附图说明
图1是表示第1实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图2是表示使用图1的半导体封装制造PoP的工序的剖面图。
图3用于说明第1实施方式的变形例，是表示用于使连接用导电体露出的凹部的形状的俯视图。
图4用于说明第1实施方式的变形例，是表示用于使连接用导电体露出的凹部的形状的剖面图。
图5是表示第2实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图6是表示使用图5的半导体封装构成PoP的例子的剖面图。
图7是表示第3实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图8是表示使用图7的半导体封装构成PoP的例子的剖面图。
图9用于说明第3实施方式的变形例，是表示用于使连接用导电体露出的凹部的形状的剖面图。
图10是表示第4实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图11是表示使用图10的半导体封装制造PoP的工序的剖面图。
图12是表示第5实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图13是表示使用图12的半导体封装构成PoP的例子的剖面图。
图14是表示第5实施方式的变形例的俯视图和剖面图。
图15是表示使用图14的半导体封装构成PoP的例子的剖面图。
图16是表示第5实施方式的另一变形例的俯视图和剖面图。
图17是表示使用图16的半导体封装构成PoP的例子的剖面图。
图18用于说明第5实施方式的又一变形例，是表示用于使连接用导电体露出的凹部的形状的剖面图。
图19是表示第6实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图20是表示图19的半导体封装的制造工序的剖面图。
图21是表示层叠图19的半导体封装的状态的剖面图。
图22是表示第7实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图23是表示使用图22的半导体封装制造PoP的工序的剖面图。
图24是表示将图23的PoP安装于安装基板的工序的剖面图。
图25是表示第7实施方式的半导体封装的变形例的俯视图。
图26是表示第8实施方式所涉及的半导体封装的概略结构的俯视图及剖面图。
图27是表示使用图26的半导体封装制造PoP的工序的剖面图。
图28是表示将图27的PoP安装于安装基板的工序的剖面图。
符号说明
10、20、30、40、50、60第1半导体封装，80、90第2半导体封装，11布线介质，12、26连接用导电体，13半导体芯片，14引线，15封装件（被覆部件），16、22连接端子，17再布线介质，100、500POP构造的半导体装置，110、120、140、150、160、170凹部，131除去部，132除去部侧面，180切口构造，200安装基板，210、230沟，300填充材料。
具体实施方式
以下，参照附图说明实施方式的半导体装置。
（第1实施方式）
图1用于说明第1实施方式所涉及的半导体封装的概略结构，图1（a）是俯视图，图1（b）是（a）的A-A’剖面图。
本实施方式的半导体封装10包括布线介质11、连接用导电体12、半导体芯片13、引线14、封装件（被覆部件）15及连接端子16等。
在布线介质11上的周边部接合连接用导电体12，在布线介质11上的中央部搭载有一个或多个半导体芯片13。布线介质11与半导体芯片13由引线14连接，布线介质11与连接用导电体12及半导体芯片13电连接。作为布线介质11，例如能够使用印刷布线基板、挠性布线基板等。连接用导电体12例如使用焊料和/或锡和/或铜等，形状可以是球形状、方形状、圆柱状、圆筒状、棱柱状、棱筒状等任意的形状。
布线介质11的一个面、连接用导电体12及半导体芯片13由树脂制的封装件15封装。在布线介质11的另一面接合连接端子16，能够将半导体封装10与外部电路电连接。作为连接端子16，例如能够使用焊球。
通过将半导体封装10的配置有连接用导电体12的部分的封装件15的上部除去而形成凹部110，能够使连接用导电体12的一部分或全部露出。作为封装件15的除去方法，例如可以使用激光加工、干蚀刻、湿蚀刻或切削加工等。
另一方面，在本实施方式的半导体封装（第1半导体封装）10上搭载的另一半导体封装（第2半导体封装）80如图2（a）所示，相当于在半导体封装10的结构中没有连接用导电体12及凹部110的结构，在下表面形成有连接端子86。连接端子86例如是焊球，设置为位置与半导体封装10的连接用导电体12对齐。
如图2（a）所示，以半导体封装10的连接用导电体12与半导体封装80的连接端子86的位置对齐的方式，将半导体封装80搭载于半导体封装10上，将连接端子86插入凹部110内。然后，例如通过回流炉，由此使连接端子86回流。由此，如图2（b）所示，连接用导电体12与连接端子86接合而成为一体的连接部87，将半导体封装10与半导体封装80连接，完成PoP构造。
在本实施方式中，由于将半导体封装10的凹部110的开口形状如图1所示设为四边形（正方形），所以通过使四边形的一边的长度比半导体封装80的连接端子86的直径稍微长，能够由凹部110的侧壁面规定连接端子86的位置。因此，能够防止半导体封装10与半导体封装80相互偏离地连接。
此外，由于凹部110的开口形状为四边形，所以凹部110具有从中心到侧壁面的距离短的部分和从中心到侧壁的距离长的部分。即，即使在将封装80的连接端子86插入到了凹部110内的状态下，在凹部110的侧壁的角部与连接端子86之间也必然出现间隙。因此，在将连接用导电体12与连接端子86以高温熔融接合时，从连接用导电体12与连接端子86的周边产生的气体从连接端子86的下方通过凹部110的侧壁角部的间隙而向上方排出。由此，能够防止连接用导电体12与连接端子86的接合不良。另外，由于封装件15有吸湿性，所以在使连接端子86高温熔融时不可避免从封装件15产生气体。
凹部110的形状不限于四边形，而也可以如图3（a）~（e）所示，是三角形、多边形、十字形、星形、花形等在封装件15与连接端子86之间出现使气体排出的间隙并且抑制连接端子86的位置偏离的形状。
为了防止连接端子86的位置偏离，优选凹部110的侧壁与连接端子86的空隙小，但是若空隙小则在将连接端子86插入凹部110时需要高的精度，难以插入。因此，如图4（a）~（c）所示，也可以使凹部110的开口尺寸上部比连接端子86的外形大，下部与连接端子86的形状配合而变小。另外，图4（a）~（c）所示的尺寸（mm）是一例。
在图4（a）、（b）中将凹部110的侧壁面设为阶梯状，在图4（c）中使凹部110的侧壁面倾斜。这都是使凹部110的在图4中设为上方向的情况下的上部的尺寸上部比连接端子86的外形大、下部与连接端子86的形状配合而变小的例子。由于凹部110的上部的尺寸相对于连接端子86的外形变大，所以容易将连接端子86插入凹部110。并且，由于凹部110的下部的尺寸与连接端子86的形状配合而变小，所以能够防止连接端子86的位置偏离。
半导体封装的层叠级数不仅可以是图2所示的2级，而也可以多级层叠为3级、4级、其以上。此外，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件，可以将半导体封装与半导体封装以外的部件层叠而构成模块部件。
这样，根据本实施方式，将为了使半导体封装10的连接用导电体12的一部分露出而在封装件15设置的凹部110的开口形状不设为圆形，而设为四边形或图3所示的形状。因此，即使不增大凹部110的开口尺寸，也能够在连接端子86与凹部110的侧壁面之间始终出现间隙。因而，在层叠多个的情况下，能够防止上下封装间的连接不良，并且能够防止位置偏离。
（第2实施方式）
图5（a）、（b）用于说明第2实施方式所涉及的半导体封装的概略结构，图5（a）是俯视图，图5（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面说明的第1实施方式不同之处是设置于封装件15的凹部的形状。即，在本实施方式中，将半导体封装20的配置有连接用导电体12的部分的封装件15的上部沿连接用导电体12的排列开口为沟状，如图6所示，设定半导体封装（第1半导体封装）20的凹部120与另一半导体封装（第2半导体封装）80的连接端子86相嵌合的构造。
由于将凹部120设为连续的沟状，所以连接端子86的周围的一方向开放。因而，由于在回流时从连接用导电体12与连接端子86的周边产生的气体从开放部分排出，所以能够防止导电体12与连接端子86的连接不良。
此外，由于由凹部120的侧壁面确定半导体封装80的连接端子86的位置，所以能够防止半导体封装20与半导体封装80的相互的位置偏离。即，能够由凹部120的沿X方向的侧壁面规定半导体封装80的Y方向的位置，由凹部120的沿Y方向的侧壁面规定半导体封装80的X方向的位置。
此外，凹部120的剖面形状（在沿Y方向的部分为在X方向剖切的剖面形状，在沿X方向的部分为在Y方向剖切的剖面形状）也可以如第1实施方式中所述，上部比连接端子86的外形大而容易将连接端子86插入凹部120内，下部与连接端子86的形状配合变小而防止连接端子86的位置偏离。半导体封装的层叠级数不仅可以是2级，而也可以多级层叠。进而，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件。
这样的结构，也能够通过凹部120的形状进行上下封装的定位和气体排出，得到与前面的第1实施方式同样的效果。
（第3实施方式）
图7（a）、（b）用于说明第3实施方式所涉及的半导体封装的概略结构，图7（a）是俯视图，图7（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面的第1实施方式不同之处是设置于封装件的凹部的形状。即，在本实施方式中，将比半导体封装30的配置有连接用导电体12的部分靠外侧的外周部的封装件15的上部除去，如图8所示，设为半导体封装（第1半导体封装）30的除去部131与半导体封装（第2半导体封装）80的连接端子86嵌合的构造。
由于除去部131成为比半导体封装30的上表面降低的构造，所以连接端子86的周围（封装外侧方向）开放。从连接用导电体12与连接端子86的周边产生的气体可排出，能够防止导电体12与连接端子86的连接不良。
此外，由于由除去部131的侧面132确定半导体封装80的连接端子86的位置，所以能够防止半导体封装30与半导体封装80的相互的位置偏离。
进而，也可以如图9（a）~（c）所示，将除去部131其侧面上部设为与连接端子86分离的形状而容易将连接端子86插入除去部131，将侧面下部设为与连接端子86的形状配合而接近连接端子86的形状，来防止连接端子86的位置偏离。另外，图9（a）~（c）所示的尺寸为一例。
在图9（a）、（b）中，将除去部131的侧面设为阶梯状，在图9（c）中使除去部131的侧面倾斜，使得侧面上部与连接端子86分离，侧面下部与连接端子86的形状配合而接近连接端子86。由于除去部131的上部与连接端子86分离，所以容易将连接端子86插入除去部131。并且，由于除去部131的下部与连接端子86的形状配合而接近连接端子86，所以能够防止连接端子86的位置偏离。
半导体封装的层叠级数不仅可以是2级，而也可以多级层叠。此外，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件。
这样的结构，也能够通过除去部131的形成进行上下封装的定位和气体排出，得到与前面的第1实施方式同样的效果。此外，在本实施方式中，由于将除去部131设为与外周侧面连通的形状，所以还具有在封装侧面涂敷填充材料时，能够经由除去部131将填充材料填充于封装30、80之间的优点。
（第4实施方式）
图10（a）、（b）用于说明第4实施方式所涉及的半导体封装的概略结构，图10（a）是俯视图，图10（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面的第1实施方式不同之处在于将连接用导电体不配置在周边部而配置在中央部。
在布线介质11搭载一个或多个半导体芯片13，将接合有连接用导电体12的再布线介质17搭载于最上级的半导体芯片上。布线介质11、半导体芯片13与再布线介质17由引线14连接，布线介质11、连接用导电体12、半导体芯片13与再布线介质17电连接。作为布线介质11，例如能够使用印刷布线基板、挠性布线基板等。连接用导电体12例如使用焊料和/或锡和/或铜等，形状可以是球形状、方形状、圆柱状、圆筒状、棱柱状、棱筒状等任意的形状。此外，作为再布线介质17，例如能够使用在印刷布线基板、半导体芯片等上形成的再布线层。
布线介质11的一个面、连接用导电体12、再布线介质17及半导体芯片13由封装件15封装。在布线介质11的下部接合连接端子16，成为能够将半导体封装与外部电路电连接的结构。作为连接端子16，例如使用焊球。
通过将半导体封装40的配置有连接用导电体12的部分的封装件15的上部除去而形成凹部140，能够使连接用导电体12的一部分或全部露出。作为封装件15的除去方法，例如有激光加工、干蚀刻、湿蚀刻或切削加工等。
另一方面，在本实施方式的半导体封装（第1半导体封装）40上搭载的另一半导体封装（第2半导体封装）90如图11（a）所示，相当于在半导体封装40的结构中没有连接用导电体12、再布线介质17及凹部140的结构，在下表面形成有连接端子96。连接端子96例如是焊球，设置为位置与半导体封装40的连接用导电体12对齐。
如图11（a）所示，以半导体封装40的连接用导电体12与半导体封装90的连接端子96的位置对齐的方式，将半导体封装90搭载于半导体封装40上。此后，若例如通过回流炉，则如图11（b）所示，连接用导电体12与连接端子96接合而成为一体的连接部97，将半导体封装40与半导体封装90连接，完成PoP构造。
在本实施方式中，由于将半导体封装40的凹部140的开口形状如图10所示设为四边形，所以在凹部140的角部，在封装件15与连接端子96之间出现间隙。因而，在将连接用导电体12与连接端子96以高温熔融接合时，从连接用导电体12与连接端子96的周边产生的气体从连接端子96的下方通过凹部140的角部的间隙而向上方排出，能够防止连接用导电体12与连接端子96的接合不良。
此外，由于由凹部140的侧面确定连接端子96的位置，所以能够防止半导体封装40与半导体封装90相互偏离地连接。
凹部140的形状不仅可以是四边形，而也可以如前述图3所示，是三角形、多边形、十字形、星形、花形等在封装件15与连接端子96之间出现使气体排出的间隙并且抑制连接端子96的位置偏离的形状。
这样，根据本实施方式，能够通过凹部140的形状进行上下封装的定位和气体排出，得到与前面的第1实施方式同样的效果。
（第5实施方式）
图12（a）、（b）用于说明第5实施方式所涉及的半导体封装的概略结构，图12（a）是俯视图，图12（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面的第4实施方式不同之处在于不是单个地设置凹部，而是连续地设置。即，凹部150以包括全部连接用导电体12的方式开口。并且，如图13所示，成为半导体封装50的凹部150与半导体封装90的连接端子96嵌合的构造。
在此情况下，由于半导体封装90的连接端子96的周围开放，所以在回流时产生的气体容易从开放部分排出，能够防止导电体12与连接端子96的连接不良。此外，能够由凹部150的沿X方向的侧壁面规定半导体封装90的Y方向的位置，由凹部150的沿Y方向的侧壁面规定半导体封装90的X方向的位置。
图14（a）、（b）是使凹部160按每一定数量的连接用导电体12进行开口的例子，如图15所示，成为半导体封装50’的凹部160与半导体封装90的连接端子96嵌合的构造。
图16（a）、（b）是使凹部170按每个连接用导电体12进行开口的部分与按每某数量的连接用导电体12进行开口的部分混合存在的例子，如图17所示，成为半导体封装50”的凹部170与连接端子96嵌合的构造。
也可以如第1实施方式中所述，为了容易将连接端子96插入凹部150、160、170并且防止连接端子96的位置偏离，使凹部150、160、170的开口尺寸上部比连接端子96的外形大，下部与连接端子96的形状配合而变小。在图18（a）、（b）中，将凹部150的侧面设为阶梯状，在图18（c）中使凹部150的侧面倾斜，都是使凹部150的开口尺寸上部比连接端子96的外形大、下部与连接端子96的形状配合而变小的例子。由于凹部150的上部的开口尺寸比连接端子96的外形大，所以容易将连接端子96插入凹部150。并且，由于凹部150的下部与连接端子96的形状配合而变小，所以能够防止连接端子96的位置偏离。
半导体封装的层叠级数不仅可以是2级，而也可以多级层叠。此外，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件。
这样，根据本实施方式，通过研究凹部150、160、170的形状，能够进行上下封装的定位和气体排出，从而得到与前面的第1实施方式同样的效果。
（第6实施方式）
图19（a）、（b）用于说明第6实施方式所涉及的半导体封装的概略结构，图19（a）是俯视图，图19（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式的半导体封装60，除去在前述图10中所示的半导体封装40的连接端子16，在连接用导电体12的部分形成有连接端子26。
如图20（a）所示，按每个连接用导电体12除去封装件15的上部而形成凹部140。接着，如图20（b）所示，在凹部140的连接用导电体12上搭载连接用导电体22。作为连接用导电体22，例如使用焊球。并且，例如通过回流炉，将连接用导电体12与连接用导电体22熔融接合，如图19那样形成连接端子26。
在本实施方式中，由于将半导体封装60的凹部140的开口形状设为四边形，所以在凹部140的角部，在封装件15与连接用导电体26之间出现间隙。从而，在将连接用导电体12与连接用导电体22以高温熔融接合时，从连接用导电体12与连接用导电体22的周边产生的气体从连接用导电体22的下方通过凹部140的角部的间隙而向上方排出，能够防止连接用导电体12与连接用导电体22的接合不良。
此外，由于由凹部140的侧壁面确定连接用导电体22的位置，所以能够防止连接用导电体12与连接用导电体22相互偏离地接合。进而，凹部140的形状不仅可以是四边形，而也可以如前述图3（a）~（e）所示，是三角形、多边形、十字形、星形、花形等在封装件15与连接用导电体22之间出现使气体排出的间隙并且抑制连接用导电体22的位置偏离的形状。
此外，也可以如第1实施方式中所述，为了容易将连接用导电体22插入凹部140并且防止连接用导电体22的位置偏离，如前述图4（a）~（c）所示，使凹部140的开口尺寸上部比连接用导电体22的外形大，下部与连接用导电体22配合而变小。
此外，半导体封装60既可以单体使用，也可以如图21（a）、（b）所示进行层叠。图21（a）是将图19的半导体封装60层叠的例子。图21（b）是将图19的半导体封装60上下反转，在布线介质11上接合连接端子16，并且将前述图20（b）的半导体封装60’上下反转地进行层叠的例子。
这样，根据本实施方式，能够制作具有在上表面侧突出的连接端子26的半导体封装。并且，在此情况下，通过研究凹部140的形状，在形成连接端子26时，能够防止位置偏离和/或连接不良的产生。此外，还具有容易制作将之层叠而成的层叠封装的优点。
（第7实施方式）
图22（a）、（b）用于说明第7实施方式所涉及的半导体封装的概略结构，图22（a）是俯视图，图22（b）是（a）的A-A’剖面图。另外，对于与图1（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面说明的第1实施方式不同之处在于将在封装件15设置的凹部110与封装件15的侧面连结。即，凹部110通过与凹部110相同深度的沟210开口至封装件15的侧面。
另一方面，在本实施方式的半导体封装（第1半导体封装）10上搭载的另一半导体封装（第2半导体封装）80与第1实施方式中使用的半导体封装相同。
如图23（a）所示，以半导体封装10的连接用导电体12与半导体封装80的连接端子86的位置对齐的方式，将半导体封装80搭载于半导体封装10上，并将连接端子86插入凹部110内。然后，例如通过回流炉，由此使连接端子86回流。由此，如图23（b）所示，连接用导电体12与连接端子86接合而成为一体的连接部87，将半导体封装10与半导体封装80连接，完成PoP构造。在此，为了从部件的小型化的要求出发将层叠状态下的高度尺寸设为最小，半导体封装10与半导体封装80之间成为没有间隙（或极小，以下相同）的状态。
在此，在PoP构造的半导体装置中，为了使抗冲击、振动及热循环应力的可靠性提高，有时在半导体装置的接合部填充填充材料。在这样的情况下，若在半导体封装间没有间隙，则有时会产生即使在半导体装置的周围涂敷填充材料，在封装间也无法填充填充材料的问题。相对于此，在本实施方式中，通过设计沟来解决该问题。
在本实施方式中，如图24（a）所示，将PoP构造的半导体装置100安装在安装基板200上，如图24（b）所示，将填充材料300涂敷在半导体装置100的周围。使填充材料300填充于半导体封装10与安装基板200的连接部及半导体封装10与半导体封装80的连接部的周围并固化。
在此，在本实施方式中，由于半导体封装10的凹部110通过沟210与外周侧面连通，所以填充材料300从半导体封装10的外部通过沟210填充于半导体封装10与半导体封装80的连接部的周围。由此，即使半导体封装10与半导体封装80没有间隙地层叠，也能够用填充材料300填充连接部的周围，可以兼顾半导体装置100的可靠性提高和薄厚度化两方面。
半导体装置100的层叠级数，不仅可以是图23所示的2级，而也可以多级层叠为3级、4级、其以上。此外，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件，可以将半导体封装与半导体封装以外的部件层叠而构成模块部件。
另外，在本实施方式中，由于具有与封装件15的侧面连通的沟，所以即使凹部的形状不是四边形，也可以实现气体排出。从而，也可以如图25所示，设计将凹部与沟一体化的切口构造180。在此情况下，当然也能够进行定位及气体排出，在安装于安装基板时可以高效地填充填充材料。
这样，在本实施方式中，当然可以得到与前面的第1实施方式同样的效果，并且即使将半导体封装彼此没有间隙地层叠，填充材料300也可以从外周侧面通过沟210填充至半导体封装彼此的连接部，可以兼顾可靠性的提高和半导体装置的薄厚度化两方面。此外，由于凹部110设为与外周侧面连通的形状，所以能够将填充材料300切实地填充至半导体封装的中央部，半导体封装彼此的连接部的位置的限制变少。因此，还具有提高半导体封装的设计自由度的优点。
（第8实施方式）
图26（a）、（b）用于说明第8实施方式所涉及的半导体封装的概略结构，图26（a）是俯视图，图26（b）是（a）的A-A’剖面图。另外，对于与图12（a）、（b）相同的部分附加相同符号，并省略其详细的说明。
本实施方式与前面说明的第5实施方式不同之处在于将在封装件15设置的凹部150的一部分通过沟230与封装件15的侧面连结。即，凹部150通过在封装件15的表面部以与凹部150相同深度设置的4个沟230开口至封装件15的4个侧面。
另一方面，在本实施方式的半导体封装（第1半导体封装）50上搭载的另一半导体封装（第2半导体封装）90与第4实施方式中使用的半导体封装相同。
如图27（a）所示，以半导体封装50的连接用导电体12与半导体封装90的连接端子96的位置对齐的方式，将半导体封装90搭载于半导体封装50上。然后，若例如通过回流炉，则如图27（b）所示，连接用导电体12与连接端子96接合而成为一体的连接部97，将半导体封装50与半导体封装90连接，完成PoP构造。在此，为了将层叠状态下的高度尺寸设为最小，半导体封装50与半导体封装90之间成为没有间隙的状态。
然后，如图28（a）所示，将PoP构造的半导体装置500安装在安装基板200上，如图28（b）所示，将填充材料300涂敷在半导体装置500的周围。使填充材料300填充于半导体封装50与安装基板200的连接部及半导体封装50与半导体封装90的连接部的周围并固化。
在此，在本实施方式中，由于半导体封装50的凹部150通过沟230与外周侧面连通，所以填充材料300从半导体封装50的外部通过沟230填充于半导体封装50与半导体封装90的连接部的周围。由此，即使半导体封装50与半导体封装90没有间隙地层叠，也能够用填充材料300填充连接部的周围，可以兼顾半导体装置500的可靠性提高和薄厚度化两方面。
另外，半导体装置的层叠级数不仅可以是2级，而也可以多级层叠。进而，所层叠的不仅可以是半导体封装，而也可以是半导体封装以外的部件。此外，本实施方式不限于前述图12的结构，而也可以应用于前述图5所示的结构。即，也可以设置用于将图5的凹部120的一部分开口至封装件15的外周侧面的沟。
这样，在本实施方式中，当然可以得到与前面的第5实施方式同样的效果，并且即使半导体封装彼此没有间隙地层叠，填充材料300也可以从外周侧面通过沟230填充至半导体封装彼此的连接部，可以兼顾可靠性的提高和半导体装置的薄厚度化两方面。此外，由于凹部150设为与外周侧面连通的形状，所以能够将填充材料300切实地填充至半导体封装的中央部，半导体封装彼此的连接部的位置的限制变少。因此，还具有提高半导体封装的设计自由度的优点。
（变形例）
另外，本发明并不限定于上述的各实施方式。
在被覆部件设置的每个连接用导电体的凹部的开口形状并不限定于四边形和/或前述图3所示的形状，而只要是具有用于规定位置的从中心到侧壁的距离短的部分和用于气体排出的从中心到侧壁的距离长的部分的构造即可。
进而，作为凹部的形成方法，也可以不是在被覆部件的形成后通过激光加工和/或蚀刻等除去一部分，而是在被覆部件的形成时通过在除了凹部之外的区域填充被覆部件来形成最初便具有凹部的被覆部件。
此外，不一定层叠多个半导体封装，而也可以在半导体封装上层叠半导体以外的部件。
虽然说明了本发明的几种实施方式，但这些实施方式是作为例子而提示的，而并非要限定发明的范围。这些实施方式能够以其他各种形式实施，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围和/或主旨，同样包含于权利要求所记载的发明及其均等范围。

Claims (10)

1.一种半导体装置，其特征在于，具备：
半导体芯片，其搭载于布线介质上；
多个连接用导电体，其设置于前述布线介质上，供与外部的连接；以及
被覆部件，其设置为被覆前述布线介质、前述半导体芯片及前述连接用导电体，并且具有使前述各连接用导电体的上部露出的多个凹部，
其中，前述被覆部件的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的形状；
前述被覆部件的凹部其上部形成得比前述连接用导电体的外形大，下部与前述连接用导电体的形状配合而形成得小。
2.一种半导体装置，其特征在于，具备：
半导体芯片，其搭载于布线介质上；
多个连接用导电体，其设置于前述布线介质上，供与外部的连接；以及
被覆部件，其设置为被覆前述布线介质、前述半导体芯片及前述连接用导电体，并且具有使前述各连接用导电体的上部露出的多个凹部，
其中，前述被覆部件的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的形状。
3.根据权利要求1或2所述的半导体装置，其特征在于：
在前述被覆部件的表面部，还形成有使前述各凹部分别连通至前述被覆部件的侧面的沟。
4.一种半导体装置，其特征在于，具备：
第1半导体装置，其具有权利要求3所述的结构；
第2半导体装置，其层叠于前述第1半导体装置上；
安装基板，其安装层叠有前述第2半导体装置的前述第1半导体装置；以及
填充材料，其形成于前述第1半导体装置的侧面，并且填充于前述第1及第2半导体装置的连接部。
5.根据权利要求2所述的半导体装置，其特征在于，
前述凹部包括以使前述各连接用导电体的上部露出的方式使周边部降低的台阶。
6.一种半导体装置，其特征在于，具备：
第1半导体装置，其具有权利要求5所述的结构；
第2半导体装置，其层叠于前述第1半导体装置上；
安装基板，其安装层叠有前述第2半导体装置的前述第1半导体装置；以及
填充材料，其形成于前述第1半导体装置的侧面，并且填充于前述第1及第2半导体装置的连接部。
7.一种半导体装置，其特征在于，具备：
半导体芯片，其搭载于布线介质上；
多个连接用导电体，其在前述布线介质上沿该介质的周边设置，供与外部的连接；以及
被覆部件，其设置为被覆前述布线介质、前述半导体芯片及前述连接用导电体，并且具有以使前述各连接用导电体的上部露出的方式沿前述布线介质的周边连续地设置的凹部。
8.一种半导体装置，其特征在于，具备：
半导体芯片，其搭载于布线介质上；
多个连接用导电体，其设置于前述半导体芯片上或隔着另外的布线介质设置于前述半导体芯片上，供与外部的连接；以及
被覆部件，其设置为被覆前述布线介质、前述半导体芯片及前述连接用导电体，并且具有以使前述各连接用导电体的上部露出的方式跨多个连接用导电体设置的凹部。
9.根据权利要求7或8所述的半导体装置，其特征在于：
在前述被覆部件的表面部，还形成有使前述凹部的一部分连通至前述被覆部件的侧面的沟。
10.一种半导体装置，其特征在于，具备：
第1半导体装置，其具有权利要求9所述的结构；
第2半导体装置，其层叠于前述第1半导体装置上；
安装基板，其安装层叠有前述第2半导体装置的前述第1半导体装置；以及
填充材料，其形成于前述第1半导体装置的侧面，并且填充于前述第1及第2半导体装置的连接部。
CN201210320295.1A 2012-03-23 2012-08-31 半导体装置 Active CN103325745B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012068379 2012-03-23
JP068379/2012 2012-03-23
JP184085/2012 2012-08-23
JP2012184085A JP2013225638A (ja) 2012-03-23 2012-08-23 半導体装置

Publications (2)

Publication Number Publication Date
CN103325745A CN103325745A (zh) 2013-09-25
CN103325745B true CN103325745B (zh) 2016-03-16

Family

ID=49194414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210320295.1A Active CN103325745B (zh) 2012-03-23 2012-08-31 半导体装置

Country Status (1)

Country Link
CN (1) CN103325745B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510746A (zh) * 2002-12-20 2004-07-07 ������������ʽ���� 电路装置及其制造方法
CN101106116A (zh) * 2006-07-14 2008-01-16 冲电气工业株式会社 半导体装置及其制造方法
CN101807559A (zh) * 2009-02-17 2010-08-18 日月光半导体制造股份有限公司 堆栈式多封装构造装置、半导体封装构造及其制造方法
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
JP2011166096A (ja) * 2009-03-06 2011-08-25 Panasonic Corp 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510746A (zh) * 2002-12-20 2004-07-07 ������������ʽ���� 电路装置及其制造方法
CN101106116A (zh) * 2006-07-14 2008-01-16 冲电气工业株式会社 半导体装置及其制造方法
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
CN101807559A (zh) * 2009-02-17 2010-08-18 日月光半导体制造股份有限公司 堆栈式多封装构造装置、半导体封装构造及其制造方法
JP2011166096A (ja) * 2009-03-06 2011-08-25 Panasonic Corp 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体

Also Published As

Publication number Publication date
CN103325745A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
US9691731B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US9615456B2 (en) Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
CN102117798B (zh) 堆叠封装
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US8618659B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
CN108091615A (zh) 半导体封装件
CN103367178A (zh) 堆叠半导体封装
CN101211901A (zh) 包含电子元件的基板
CN106992170A (zh) 具有嵌入式电子装置的多个平面的封装装置
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN101150119A (zh) 堆叠半导体封装及其制造方法
CN103456697A (zh) 用于封装件的隔离环及其形成方法
CN103354949B (zh) 引脚连接装置
CN104733334A (zh) 具有无过孔衬底的集成电路封装系统及其制造方法
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
CN103635999A (zh) 半导体装置
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
CN103325745B (zh) 半导体装置
CN102398886A (zh) 具微机电元件的封装结构及其制法
TWI495053B (zh) Semiconductor device
CN114464611A (zh) 半导体封装
CN103400826A (zh) 半导体封装及其制造方法
JP7354513B2 (ja) 電子回路装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220112

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right