JP2011166096A - 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体 - Google Patents

表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体 Download PDF

Info

Publication number
JP2011166096A
JP2011166096A JP2010046800A JP2010046800A JP2011166096A JP 2011166096 A JP2011166096 A JP 2011166096A JP 2010046800 A JP2010046800 A JP 2010046800A JP 2010046800 A JP2010046800 A JP 2010046800A JP 2011166096 A JP2011166096 A JP 2011166096A
Authority
JP
Japan
Prior art keywords
mounting
surface mount
mount device
bga package
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010046800A
Other languages
English (en)
Inventor
Seiji Tokii
誠治 時井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010046800A priority Critical patent/JP2011166096A/ja
Publication of JP2011166096A publication Critical patent/JP2011166096A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】樹脂補強等の後工程補強を行うことなく、上層の表面実装デバイスと下層の表面実装デバイスとの接続強度を向上させた実装構造体を提供する。
【解決手段】混合POP型のBGAパッケージを、プリント基板に直接実装される第1BGAパッケージ21と、第1BGAパッケージ21の表面の面内方向に配列・実装された、1段の及び/又は多段に積層された複数の第2BGAパッケージ22、23とにより構成する。上下に隣接する2つのBGAパッケージにおいて、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に、上層のBGAパッケージが有する複数の半田ボールにそれぞれ対応する複数のパッドを形成し、複数のパッドを、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設ける。
【選択図】図11

Description

本発明は、整列配置された複数の実装用半田ボールを有するボールグリッドアレイ(BGA(Ball Grid Array))パッケージ等の表面実装デバイス、及び、表面実装デバイスを実装するのに好適なプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体に関する。
近年、半導体パッケージとしては、高集積化、高性能化に伴って、クワッドフラットパッケージ(QFP(Quad Flat Package))に代表されるリード接続型の半導体パッケージやBGAパッケージ等が用いられるようになってきた。BGAパッケージは、その裏面に格子状に配置された半田ボールによって電気接続用端子が形成されるため、多ピンでありながら小型化が可能であるという長所を有している。
図15は、従来技術における表面実装デバイスの実装構造体を示す断面図である。
図15において、43は表面実装デバイスとしてのBGAパッケージであり、BGAパッケージ43は、その裏面に、整列配置された複数の実装用半田ボール44を有している。また、45はプリント基板であり、プリント基板45は、その表面に、複数の実装用半田ボール44にそれぞれ対応する複数の実装用パッド46を有している。また、プリント基板45の表面には、実装用パッド46が露出するように実装用パッド46よりも大きい開口部を有するレジスト47が配置されている。そして、BGAパッケージ43は、実装用半田ボール44の溶融によってプリント基板45上の実装用パッド46に接合されることにより、プリント基板45に実装されている。
ところで、BGAパッケージ等の表面実装デバイスの実装構造体における電気的接続の信頼性は、実装用半田ボールと実装用パッドとの接続面積とレジストの形状とにより左右される。そこで、従来、表面実装デバイスの実装構造体における電気的接続の信頼性を向上させるために、実装用パッドが埋設され、当該実装用パッドの表面に、実装用半田ボール受け用の湾曲した凹部が形成されたプリント基板が提案されている(例えば、特許文献1、2参照)。また、表面実装デバイスの実装構造体の環境試験時や稼動時の熱ストレスに伴って電気接続用端子群に作用する機械的ストレスを実装用半田ボールの塑性変形によって確実に吸収し、表面実装デバイスの実装構造体における電気的接続の信頼性を向上させるために、BGAパッケージ等の表面実装デバイスの四隅又はプリント基板における表面実装デバイスの実装部位の四隅のいずれか一方に、加熱によるリフロー処理時に溶融する実装用半田ボールの押し潰れ量を規制するストッパを設けるようにした構成が提案されている(例えば、特許文献3参照)。
また、最近の携帯電話やノートパソコン、PDA(personal digital assistant)等のモバイル機器においては、落下衝撃等に対する信頼性の要求が高くなっている。しかし、BGAパッケージ等の表面実装デバイスの実装構造体においては、衝撃が直接、半田接合部に伝わるため、リードによる応力緩和機能を有するリード接続型の半導体パッケージの実装構造体と比較して電気的接続の信頼性が劣る。そこで、電気的接続の信頼性を向上させるために様々な補強が行われている。中でも、図15に示すような、BGAパッケージ43とプリント基板45との間に熱硬化性樹脂48を注入して補強する、いわゆるアンダーフィル樹脂補強やサイドフィル樹脂補強が行われるケースが多い。尚、図15中、49は接着パッドである。
しかし、このようなアンダーフィル樹脂補強やサイドフィル樹脂補強を行うと、実装構造体の生産のリードタイムが長くなると共に、BGAパッケージ等の表面実装デバイスのリペア作業も困難になる。そして、特に、図14に示すような複数のBGAパッケージ39、40の積層体からなるPOP(Package on Package)型のBGAパッケージ36の場合には、プリント基板35の表面から最上層のBGAパッケージ40までの距離が大きくなるため、樹脂補強自体が困難になってしまう。すなわち、従来のPOP型のBGAパッケージの場合には、実装段数が制約されるという問題点がある。尚、図14において、37は実装用パッド、38は実装用半田ボール、41は半田ボール、42はパッドであり、34は実装構造体を示している。
そこで、実装構造体の生産のリードタイムを短縮すると共に、表面実装デバイスのリペア作業を容易にするために、表面実装デバイスの裏面の端子ボール(電気接続用端子)を、プリント基板のメッキ処理された貫通孔(スルーホール)に挿入すると共に、貫通孔内に設けられた突起によって端子ボールを貫通孔の内壁面に押し付けることにより、良好な電気導通を得るようにした実装構造体が提案されている(例えば、特許文献4参照)。この構成において表面実装デバイスのリペア作業が容易になるのは、表面実装デバイスの裏面の端子ボールがプリント基板に半田付け接続されていないからである。
特開2002−141646号公報 特開2003−133711号公報 特開平9−298253号公報 特開2001−168229号公報
しかし、特許文献1、2で提案されているプリント基板を用いた場合には、実装用半田ボールが全周囲で半田付け接続されていないため、表面実装デバイスとプリント基板との十分な接続強度が得られず、従来と同様の樹脂補強等の2次的な補強手段が必要になる。
また、特許文献3で提案されている表面実装デバイスの実装構造体においても、実装用半田ボールが全周囲で半田付け接続されていないため、表面実装デバイスとプリント基板との十分な接続強度が得られず、従来と同様のサイドフィル樹脂補強等の2次的な補強手段が必要になる。
また、特許文献4で提案されている表面実装デバイスの実装構造体では、表面実装デバイスの裏面の端子ボール(電気接続用端子)がプリント基板に半田付け接続されていないため、耐落下衝撃、複合振動衝撃等に対して、表面実装デバイスとプリント基板との接続強度及び接続信頼性を十分に確保することができないという問題点がある。
本発明は、従来技術における前記課題を解決するためになされたものであり、樹脂補強等の後工程補強を行うことなく、表面実装デバイスとプリント基板との接続強度、並びに、上層の表面実装デバイスと下層の表面実装デバイスとの接続強度を格段に向上させることができる、表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体を提供することを目的とする。
前記目的を達成するため、本発明に係るプリント基板の構成は、複数の実装用パッドを有し、表面実装デバイスに整列配置された、前記複数の実装用パッドにそれぞれ対応する複数の実装用半田ボールを介して前記表面実装デバイスが実装されるプリント基板であって、前記複数の実装用パッドが、前記プリント基板の表面に形成された複数の凹所の各底部にそれぞれ設けられていることを特徴とする。
このプリント基板の構成によれば、表面実装デバイスの裏面の実装用半田ボールを、当該プリント基板に埋め込んだ状態で、全周囲で半田付け接続することができるので、樹脂補強等の後工程補強を行うことなく、表面実装デバイスとの接続強度を格段に向上させることが可能となる。また、このように樹脂補強等の後工程補強を行う必要がないので、表面実装デバイスの実装構造体の生産のリードタイムを短縮することが可能になると共に、樹脂補強が行われる場合に比較して表面実装デバイスのリペア作業が容易になる。
前記本発明のプリント基板の構成においては、前記凹所が、前記表面実装デバイスの実装時に前記実装用半田ボールがほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、凹所の高さが実装用半田ボールの厚み程度となるので、従来の表面実装デバイスの実装構造体と比べて全体の厚みがほとんど変わることのない表面実装デバイスの実装構造体を実現することが可能になる。
また、前記本発明のプリント基板の構成においては、前記凹所の内壁面に導電層が設けられているのが好ましい。
また、前記本発明のプリント基板の構成においては、前記複数の実装用パッドを有する第1基板と、前記第1基板に積層された、前記複数の実装用パッドにそれぞれ対応する複数の貫通孔を有する第2基板とを備え、前記第1基板の表面と前記第2基板の前記貫通孔とにより前記凹所が形成されているのが好ましい。この好ましい例によれば、タッピングドリル等による貫通孔の形成と、紫外線硬化型接着剤等による第1基板と第2基板との接着とにより、複数の凹所の各底部にそれぞれ実装用パッドが設けられたプリント基板を簡単に得ることができる。
本発明に係る表面実装デバイスの実装構造体の構成は、複数の実装用パッドを有するプリント基板と、整列配置された、前記複数の実装用パッドにそれぞれ対応する複数の実装用半田ボールを有し、前記複数の実装用半田ボールを介して前記プリント基板に実装された表面実装デバイスとを備えた表面実装デバイスの実装構造体であって、前記複数の実装用パッドが、前記プリント基板の表面に形成された複数の凹所の各底部にそれぞれ設けられていることを特徴とする。
この表面実装デバイスの実装構造体の構成によれば、表面実装デバイスの裏面の実装用半田ボールが、プリント基板に埋め込まれた状態で、全周囲で半田付け接続されるので、樹脂補強等の後工程補強を行うことなく、表面実装デバイスとプリント基板との接続強度を格段に向上させることのできる表面実装デバイスの実装構造体を実現することができる。また、このように樹脂補強等の後工程補強を行う必要がないので、生産のリードタイムを短縮することができると共に、樹脂補強が行われる場合に比較して表面実装デバイスのリペア作業が容易になる。
前記本発明の表面実装デバイスの実装構造体の構成においては、前記凹所が、前記表面実装デバイスの実装時に前記実装用半田ボールがほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、凹所の高さが実装用半田ボールの厚み程度となるので、従来の表面実装デバイスの実装構造体と比べて全体の厚みがほとんど変わることのない表面実装デバイスの実装構造体を実現することができる。
また、前記本発明の表面実装デバイスの実装構造体の構成においては、前記凹所の内壁面に導電層が設けられているのが好ましい。
また、前記本発明の表面実装デバイスの実装構造体の構成においては、前記プリント基板が、前記複数の実装用パッドを有する第1基板と、前記第1基板に積層された、前記複数の実装用パッドにそれぞれ対応する複数の貫通孔を有する第2基板とを備え、前記第1基板の表面と前記第2基板の前記貫通孔とにより前記凹所が形成されているのが好ましい。
また、前記本発明の表面実装デバイスの実装構造体の構成においては、前記表面実装デバイスがボールグリッドアレイパッケージであるのが好ましい。
本発明に係る表面実装デバイスの第1の構成は、整列配置された複数の実装用半田ボールを有し、前記複数の実装用半田ボールにそれぞれ対応する複数の実装用パッドを有するプリント基板に前記複数の実装用半田ボールを介して実装される表面実装デバイスであって、前記表面実装デバイスは、複数の表面実装デバイスの積層体からなり、上下に隣接する2つの表面実装デバイスにおいて、下層の表面実装デバイスの、上層の表面実装デバイスと対向する側の面に、前記上層の表面実装デバイスが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、前記複数のパッドが、前記下層の表面実装デバイスの、前記上層の表面実装デバイスと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていることを特徴とする。
この表面実装デバイスの第1の構成によれば、上下に隣接する2つの表面実装デバイスにおいて、上層の表面実装デバイスの裏面の半田ボールが、下層の表面実装デバイスに埋め込まれた状態で、全周囲で半田付け接続されるので、プリント基板への実装後に樹脂補強等の後工程補強を行うことなく、上層の表面実装デバイスと下層の表面実装デバイスとの接続強度を格段に向上させることのできるPOP型の表面実装デバイスを実現することができる。また、このようにPOP型の表面実装デバイスの接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、当該表面実装デバイスを用いた実装構造体の生産のリードタイムを短縮することが可能になると共に、樹脂補強が行われる場合に比較して各表面実装デバイスのリペア作業が容易になる。
本発明に係る表面実装デバイスの第2の構成は、整列配置された複数の実装用半田ボールを有し、前記複数の実装用半田ボールにそれぞれ対応する複数の実装用パッドを有するプリント基板に前記複数の実装用半田ボールを介して実装される表面実装デバイスであって、前記表面実装デバイスは、前記プリント基板に直接実装される第1表面実装デバイスと、前記第1表面実装デバイスの表面の面内方向に配列・実装された、1段の及び/又は多段に積層された複数種類の第2表面実装デバイスとからなり、上下に隣接する2つの表面実装デバイスにおいて、下層の表面実装デバイスの、上層の表面実装デバイスと対向する側の面に、前記上層の表面実装デバイスが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、前記複数のパッドが、前記下層の表面実装デバイスの、前記上層の表面実装デバイスと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていることを特徴とする。
この表面実装デバイスの第2の構成によれば、上下に隣接する2つの表面実装デバイスにおいて、上層の表面実装デバイスの裏面の半田ボールが、下層の表面実装デバイスに埋め込まれた状態で、全周囲で半田付け接続されるので、プリント基板への実装後に樹脂補強等の後工程補強を行うことなく、上層の表面実装デバイスと下層の表面実装デバイスとの接続強度を格段に向上させることのできる、例えば、3段積みと2段積みの混合POP型の表面実装デバイスを実現することができる。また、このように、混合POP型の表面実装デバイスの接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、当該混合POP型の表面実装デバイスを用いた実装構造体の生産のリードタイムを短縮することが可能になると共に、樹脂補強が行われる場合に比較して各表面実装デバイスのリペア作業が容易になる。
前記本発明の表面実装デバイスの第1又は第2の構成においては、前記第2凹所が、前記上層の表面実装デバイスの前記下層の表面実装デバイスへの積層時に前記半田ボールがほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、第2凹所の高さが半田ボールの厚み程度となるので、従来の(混合)POP型の表面実装デバイスと比べて全体の厚みがほとんど変わることのない(混合)POP型の表面実装デバイスを実現することができる。
また、前記本発明の表面実装デバイスの第1又は第2の構成においては、前記第2凹所の内壁面に導電層が設けられているのが好ましい。
また、前記本発明の表面実装デバイスの実装構造体の構成においては、前記表面実装デバイスとして、前記本発明の表面実装デバイスの第1又は第2の構成を用いるのが好ましい。
本発明によれば、樹脂補強等の後工程補強を行うことなく、表面実装デバイスとプリント基板との接続強度、並びに、上層の表面実装デバイスと下層の表面実装デバイスとの接続強度を格段に向上させることができる。
本発明の実施の形態1における表面実装デバイスの実装構造体の実装前の状態を示す断面図 本発明の実施の形態1における表面実装デバイスの実装構造体の実装後の状態を示す断面図 (a)は、本発明の実施の形態1における表面実装デバイスの実装構造体に用いられる他のプリント基板を構成する第1基板と第2基板を示す分解断面図、(b)は、本発明の実施の形態1における表面実装デバイスの実装構造体に用いられる他のプリント基板を示す断面図 本発明の実施の形態2のPOP型の表面実装デバイスの積層前の状態を示す断面図 本発明の実施の形態2のPOP型の表面実装デバイスの積層後の状態を示す断面図 本発明の実施の形態2のPOP型の表面実装デバイスの実装構造体を示す断面図 本発明の実施の形態2における表面実装デバイスの実装構造体に補強対策を施した状態を示す断面図 本発明の実施の形態2における表面実装デバイスの実装構造体に放熱対策を施した状態を示す断面図 本発明の実施の形態2における表面実装デバイスの実装構造体に補強対策と放熱対策を同時に施した状態を示す断面図 本発明の実施の形態3の混合POP型の表面実装デバイスの積層後の状態を示す平面図 本発明の実施の形態3の混合POP型の表面実装デバイスの積層前の状態を示す断面図 本発明の実施の形態3の混合POP型の表面実装デバイスの積層後の状態を示す断面図 本発明の実施の形態3の混合POP型の表面実装デバイスの実装構造体を示す断面図 従来のPOP型の表面実装デバイスの実装構造体を示す断面図 従来技術における表面実装デバイスの実装構造体を示す断面図
以下、実施の形態を用いて本発明をさらに具体的に説明する。
[実施の形態1]
本実施の形態においては、プリント基板に特徴を有する、表面実装デバイスの実装構造体について説明する。
(表面実装デバイスの実装構造体)
図1は、本発明の実施の形態1における表面実装デバイスの実装構造体の実装前の状態を示す断面図、図2は、本発明の実施の形態1における表面実装デバイスの実装構造体の実装後の状態を示す断面図である。
図1、図2に示すように、本実施の形態の表面実装デバイスの実装構造体(以下、単に「実装構造体」ともいう)1は、単層のプリント基板2と、プリント基板2に実装された表面実装デバイスとしてのBGAパッケージ3とを備えている。
プリント基板2は、複数の実装用パッド4を有している。BGAパッケージ3は、その裏面に、整列配置された、複数の実装用パッド4にそれぞれ対応する複数の実装用半田ボール5を有している。
本実施の形態において、複数の実装用パッド4は、プリント基板2の表面に形成された複数の凹所6の各底部にそれぞれ設けられている。ここで、凹所6の内壁面には、例えば銅メッキ処理を施すことにより、導電層(図示せず)が設けられている。
そして、図2に示すように、BGAパッケージ3は、その裏面の複数の実装用半田ボール5がプリント基板2の表面の複数の凹所6のそれぞれに挿入され、実装用半田ボール5の溶融によって実装用パッド4及び導電層に接合されることにより、プリント基板2に実装されている。尚、図2においては、便宜上、実装用半田ボール5と凹所6の内壁面との間にスペースが生じているように描かれているが、実際には、実装用半田ボール5が溶融するため、実装用半田ボール5と凹所6の内壁面との間にスペースが生じることはほとんどない。
以上のような構成の実装構造体1によれば、BGAパッケージ3の裏面の実装用半田ボール5が、プリント基板2に埋め込まれた状態で、全周囲で半田付け接続されるので、樹脂補強等の後工程補強を行うことなく、BGAパッケージ3とプリント基板2との接続強度を格段に向上させることのできる実装構造体を実現することができる。また、このように樹脂補強等の後工程補強を行う必要がないので、生産のリードタイムを短縮することができると共に、樹脂補強が行われる場合に比較してBGAパッケージ3のリペア作業が容易になる。
本実施の形態の実装構造体1において、凹所6は、BGAパッケージ3の実装時に実装用半田ボール5がほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、凹所6の高さが実装用半田ボール5の厚み程度となるので、従来の表面実装デバイスの実装構造体と比べて全体の厚みがほとんど変わることのない表面実装デバイスの実装構造体を実現することができる。
(表面実装デバイスの実装構造体の製造方法)
次に、本実施の形態の表面実装デバイスの実装構造体の製造方法について、図1、図2を参照しながら説明する。
まず、その表面に形成された複数の凹所6の各底部にそれぞれ実装用パッド4が設けられたプリント基板2を準備する。ここで、凹所6は、フォトレジストをマスクとして用いたリアクティブイオンエッチング(RIE)等により形成され、実装用パッド4は、真空蒸着法、スクリーン印刷法等により形成される。
次に、実装用パッド4にクリーム半田又はフラックス(図示せず)を塗布する。
次に、クリーム半田上又はフラックスが塗布された実装用パッド4上に実装用半田ボール5を介して表面実装デバイスとしてのBGAパッケージ3を載置する。
尚、BGAパッケージ3を載置する際には、BGAパッケージ3の実装用半田ボール5にクリーム半田の転写又はフラックスの転写を行うことも適用でき、この転写は実装用パッド4にクリーム半田又はフラックスを塗布する工程と同等の工程として行ってもよい。
最後に、加熱によるリフロー処理により、プリント基板2を、クリーム半田が溶ける温度まで加熱する。これにより、BGAパッケージ3は、実装用半田ボール5、クリーム半田の溶融によって実装用パッド4及び導電層に接合され、プリント基板2に実装される。
尚、本実施の形態においては、単層のプリント基板2が用いられているが、プリント基板としては、バイアホール等を有する多層基板を用いてもよい。
また、表面実装デバイスとしては、実施の形態2で後述する従来及び本発明のPOP型の表面実装デバイスを用いてもよい。
また、本実施の形態においては、プリント基板2に直接、凹所6が形成されているが、図3に示すような構成によって凹所を形成するようにしてもよい。
図3(a)は、本発明の実施の形態1における表面実装デバイスの実装構造体に用いられる他のプリント基板を構成する第1基板と第2基板を示す分解断面図、図3(b)は、本発明の実施の形態1における表面実装デバイスの実装構造体に用いられる他のプリント基板を示す断面図である。
図3(a)に示すように、本実施の形態における他のプリント基板7は、単層の第1基板8と、第1基板8に積層される単層の第2基板9とを備えている。第1基板8は、その表面に、BGAパッケージ3の複数の実装用半田ボール5(図1、図2参照)にそれぞれ対応する複数の実装用パッド10を有している。また、第2基板9は、複数の実装用パッド10にそれぞれ対応する複数の貫通孔11を有している。ここで、貫通孔11の内壁面には、例えば銅メッキ処理を施すことにより、導電層(図示せず)が設けられている。そして、図3(b)に示すように、第1基板8と第2基板9は、例えば紫外線硬化型接着剤等を用いて接着され、第1基板8の表面と第2基板9の貫通孔11とにより、図1、図2に示す凹所6と同様の、内壁面に導電層が設けられた凹所12が形成されている。
以上のような構成によれば、タッピングドリル等による貫通孔11の形成と、紫外線硬化型接着剤等による第1基板8と第2基板9との接着とにより、複数の凹所12の各底部にそれぞれ実装用パッド10が設けられたプリント基板7を簡単に得ることができる。
そして、このプリント基板7を用いることにより、上記と同様の効果を奏する表面実装デバイスの実装構造体を実現することができる。
このプリント基板7においても、凹所12は、BGAパッケージ等の表面実装デバイスの実装時に実装用半田ボール5(図1、図2参照)がほぼ埋没する高さを有するのが好ましい。
また、図3に示す構成においては、単層の第1基板8と単層の第2基板9とが用いられているが、第1及び第2基板8、9としては多層基板を用いてもよい。
[実施の形態2]
図14に示すような従来のPOP型のBGAパッケージ36(表面実装デバイス)では、半田ボール41が全周囲で半田付け接続されていないため、上層のBGAパッケージ40と下層のBGAパッケージ39との十分な接続強度が得られず、プリント基板35への実装後に樹脂補強等の2次的な補強手段が必要になる。その結果、POP型のBGAパッケージ36を用いた実装構造体の生産のリードタイムが長くなると共に、各BGAパッケージ39、40のリペア作業が困難になる。特に、3つ以上のBGAパッケージの積層体からなるPOP型のBGAパッケージの場合には、プリント基板35の表面から最上層のBGAパッケージまでの距離が大きくなるため、樹脂補強自体が困難になってしまう。
本実施の形態においては、従来のPOP型の表面実装デバイスが有する上記のような課題を解決することのできる、積層構造に特徴を有するPOP型の表面実装デバイスについて説明する。
図4は、本発明の実施の形態2のPOP型の表面実装デバイスの積層前の状態を示す断面図、図5は、本発明の実施の形態2のPOP型の表面実装デバイスの積層後の状態を示す断面図である。
図4、図5に示すように、本実施の形態のPOP型の表面実装デバイスとしてのBGAパッケージ13は、下層のBGAパッケージ14と、下層のBGAパッケージ14に積層される上層のBGAパッケージ15との積層体からなっている。下層のBGAパッケージ14は、例えばCPUであり、上層のBGAパッケージ15は、例えばメモリである。
下層のBGAパッケージ14は、その裏面に、整列配置された複数の実装用半田ボール16を有している。また、下層のBGAパッケージ14は、その表面(上層のBGAパッケージ15と対向する側の面)に、上層のBGAパッケージ15が有する複数の半田ボール17にそれぞれ対応する複数のパッド18を有している。
本実施の形態において、複数のパッド18は、下層のBGAパッケージ14の表面に形成された複数の第2凹所19の各底部にそれぞれ設けられている。ここで、第2凹所19の内壁面には、例えば銅メッキ処理を施すことにより、導電層(図示せず)が設けられている。
そして、図5に示すように、上層のBGAパッケージ15は、その裏面の複数の半田ボール17が下層のBGAパッケージ14の表面の複数の第2凹所19のそれぞれに挿入され、半田ボール17の溶融によってパッド18及び導電層に接合されることにより、下層のBGAパッケージ14に積層されている。
以上のような構成のPOP型のBGAパッケージ13によれば、上層のBGAパッケージ15の裏面の半田ボール17が、下層のBGAパッケージ14に埋め込まれた状態で、全周囲で半田付け接続されるので、プリント基板への実装後に樹脂補強等の後工程補強を行うことなく、上層のBGAパッケージ15と下層のBGAパッケージ14との接続強度を格段に向上させることのできるPOP型のBGAパッケージを実現することができる。また、このように、本実施の形態のPOP型の表面実装デバイスとしてのBGAパッケージ13は、上層のBGAパッケージ15と下層のBGAパッケージ14との接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、従来のPOP型の表面実装デバイスと異なり、実装段数が制約されることはない。また、このように、本実施の形態のPOP型の表面実装デバイスとしてのBGAパッケージ13は、上層のBGAパッケージ15と下層のBGAパッケージ14との接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、当該POP型のBGAパッケージを用いた実装構造体の生産のリードタイムを短縮することが可能になると共に、樹脂補強が行われる場合に比較して各BGAパッケージ14、15のリペア作業が容易になる。
本実施の形態のPOP型のBGAパッケージ13において、第2凹所19は、上層のBGAパッケージ15の下層のBGAパッケージ14への積層時に半田ボール17がほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、第2凹所19の高さが半田ボール17の厚み程度となるので、従来のPOP型の表面実装デバイスと比べて全体の厚みがほとんど変わることのないPOP型の表面実装デバイスを実現することができる。
本実施の形態のPOP型のBGAパッケージ13は、図14に示す従来のPOP型の表面実装デバイスの実装構造体に用いられているプリント基板35に実装してもよいが、樹脂補強等を完全に無くすためには、図6に示すように、上記実施の形態1で示した本発明のプリント基板2又は7に実装するのが好ましい。
尚、本実施の形態においては、下層のBGAパッケージ14と、下層のBGAパッケージ14に積層される上層のBGAパッケージ15との積層体からなるPOP型のBGAパッケージ13を例に挙げて説明したが、積層体中のBGAパッケージの数は特に限定されるものではない。3つ以上のBGAパッケージの積層体からなるPOP型のBGAパッケージの場合には、上下に隣接する2つのBGAパッケージにおいて、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に、上層のBGAパッケージが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、複数のパッドが、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていればよい。
本実施の形態の応用例としては、例えば、メモリ等の多段実装が考えられるが、積層体中のBGAパッケージの数が多くなりすぎると、落下衝撃等に対する信頼性が確保できなくなるおそれがある。また、積層体中のBGAパッケージの数が多くなりすぎると、発生する熱量も大きくなる。このため、補強対策や放熱対策が必要となる。以下、補強対策や放熱対策の具体例について、図7〜図9を参照しながら説明する。図7は、本発明の実施の形態2における表面実装デバイスの実装構造体に補強対策を施した状態を示す断面図、図8は、当該表面実装デバイスの実装構造体に放熱対策を施した状態を示す断面図、図9は、当該表面実装デバイスの実装構造体に補強対策と放熱対策を同時に施した状態を示す断面図である。
(補強対策)
図7に示すPOP型のBGAパッケージ13aは、6段に積層されたBGAパッケージ14a〜14e、15aからなっている。最下層のBGAパッケージ14aは、その裏面に、整列配置された複数の実装用半田ボール16を有している。また、BGAパッケージ14a〜14eは、その表面(その上に積層されるBGAパッケージと対向する側の面)に、その上に積層されるBGAパッケージが有する複数の半田ボール17にそれぞれ対応する複数のパッド18を有している。複数のパッド18は、BGAパッケージ14a〜14eのそれぞれの表面に形成された複数の第2凹所19の各底部にそれぞれ設けられている。ここで、第2凹所19の内壁面には、例えば銅メッキ処理を施すことにより、導電層(図示せず)が設けられている。
上下に隣接する2つのBGAパッケージにおいて、上層のBGAパッケージは、その裏面の複数の半田ボール17が下層のBGAパッケージの表面の複数の第2凹所19のそれぞれに挿入され、半田ボール17の溶融によってパッド18及び導電層に接合されることにより、下層のBGAパッケージに積層されている。
そして、このPOP型のBGAパッケージ13aは、上記実施の形態1で示した本発明のプリント基板2に実装されている。
POP型のBGAパッケージ13aは、プリント基板2に取付けられた一対の補強部材50によって補強されている。補強部材50は、一枚の長方形状の金属板の両端部を互いに逆方向に直角に折り曲げて形成されており、その一端部(下端の折り曲げ部)を、POP型のBGAパッケージ13aの周囲に配置された取付用パターン51上に半田によって固定することにより、プリント基板2に取付けられている。そして、補強部材50の他端部(上端の折り曲げ部)は、接着材52によって最上層のBGAパッケージ15aの表面に固定されている。
以上により、POP型のBGAパッケージ13aに対して補強対策が施され、落下衝撃等に対する信頼性が確保される。
(放熱対策)
図8に示すPOP型のBGAパッケージ13aは、図7に示すものと同じである。従って、同じ構成部材については同一の参照符号を付し、その詳細な説明は省略する。
図8に示すように、最上層のBGAパッケージ15aの表面には、シリコーングリスである放熱グリス53を介してシリコーンゴムによって構成された放熱シート54が取り付けられている。これにより、BGAパッケージ13aで発生した熱は、放熱グリス53によって放熱シート54へ放熱される。
以上により、POP型のBGAパッケージ13aに対して放熱対策が施され、熱的信頼性が確保される。
(補強対策/放熱対策)
図9に示すPOP型のBGAパッケージ13aには、図7に示した補強対策と図8に示した放熱対策が同時に施されている。尚、図9に示すPOP型のBGAパッケージ13aは、図7に示すものと同じであり、従って、同じ構成部材については同一の参照符号を付し、その詳細な説明は省略する。
ここでは、接着材52として熱伝導性樹脂が用いられている。これにより、BGAパッケージ13aで発生した熱は、放熱グリス53によって放熱シート54へ放熱されると共に、接着材52としての熱伝導樹脂、及び、金属板からなる補強部材50、取付用パターン51を経由してプリント基板2のパターンに放熱される。従って、図9に示すように構成することにより、落下衝撃等に対する信頼性が確保されると共に、熱的信頼性が格段に向上する。
[実施の形態3]
本実施の形態においては、積層構造に特徴を有する混合POP型の表面実装デバイスについて説明する。
図10は、本発明の実施の形態3の混合POP型の表面実装デバイスの積層後の状態を示す平面図、図11は、本発明の実施の形態3の混合POP型の表面実装デバイスの積層前の状態を示す断面図、図12は、本発明の実施の形態3の混合POP型の表面実装デバイスの積層後の状態を示す断面図である。
図10〜図12に示すように、本実施の形態の混合POP型の表面実装デバイスとしてのBGAパッケージ20は、プリント基板に直接実装される第1表面実装デバイスとしての第1BGAパッケージ21と、第1BGAパッケージ21の表面の面内方向に配列・実装された、複数種類の第2表面実装デバイスとしての第2BGAパッケージ22、23とからなっている。
第2BGAパッケージ22は、第1BGAパッケージ21に直接実装された1段のBGAパッケージである。第2BGAパッケージ23は、第1BGAパッケージ21に直接実装されたBGAパッケージ23aと、BGAパッケージ23a上に実装されたBGAパッケージ23bとからなる、多段に積層されたBGAパッケージである。第1BGAパッケージ21は、例えばCPUであり、第2BGAパッケージ22は、例えばCPU周辺コントローラであり、BGAパッケージ23aは、例えばメモリコントローラであり、BGAパッケージ23bは、例えばメモリである。
第1BGAパッケージ21は、その裏面に、整列配置された複数の実装用半田ボール24を有している。また、第1BGAパッケージ21は、その表面(第2BGAパッケージ22、BGAパッケージ23aと対向する側の面)に、第2BGAパッケージ22が有する複数の半田ボール25にそれぞれ対応する複数のパッド27と、BGAパッケージ23aが有する複数の半田ボール26にそれぞれ対応する複数のパッド28とを有している。また、BGAパッケージ23aは、その表面(BGAパッケージ23bと対向する側の面)に、BGAパッケージ23bが有する複数の半田ボール29にそれぞれ対応する複数のパッド30を有している。
本実施の形態において、複数のパッド27は、第1BGAパッケージ21の表面に形成された複数の第2凹所31の各底部にそれぞれ設けられており、複数のパッド28は、第1BGAパッケージ21の表面に形成された複数の第2凹所32の各底部にそれぞれ設けられている。また、複数のパッド30は、BGAパッケージ23aの表面に形成された複数の第2凹所33の各底部にそれぞれ設けられている。ここで、第2凹所31、32、33の内壁面には、例えば銅メッキ処理を施すことにより、導電層(図示せず)が設けられている。
そして、図12に示すように、第2BGAパッケージ22は、その裏面の複数の半田ボール25が第1BGAパッケージ21の表面の複数の第2凹所31のそれぞれに挿入され、半田ボール25の溶融によってパッド27及び導電層に接合されることにより、第1BGAパッケージ21に積層されている。また、BGAパッケージ23aは、その裏面の複数の半田ボール26が第1BGAパッケージ21の表面の複数の第2凹所32のそれぞれに挿入され、半田ボール26の溶融によってパッド28及び導電層に接合されることにより、第1BGAパッケージ21に積層されている。また、BGAパッケージ23bは、その裏面の複数の半田ボール29がBGAパッケージ23aの表面の複数の第2凹所33のそれぞれに挿入され、半田ボール29の溶融によってパッド30及び導電層に接合されることにより、BGAパッケージ23aに積層されている。
以上のような構成の混合POP型のBGAパッケージ20によれば、第2BGAパッケージ22及びBGAパッケージ23aの裏面の半田ボール25、26が、第1BGAパッケージ21に埋め込まれた状態で、全周囲で半田付け接続され、BGAパッケージ23bの裏面の半田ボール29が、BGAパッケージ23aに埋め込まれた状態で、全周囲で半田付け接続されるので、プリント基板への実装後に樹脂補強等の後工程補強を行うことなく、第1BGAパッケージ21と第2BGAパッケージ22及びBGAパッケージ23aとの接続強度、並びに、BGAパッケージ23aとBGAパッケージ23bとの接続強度を格段に向上させることのできる、3段積みと2段積みの混合POP型のBGAパッケージを実現することができる。また、このように、本実施の形態の混合POP型の表面実装デバイスとしてのBGAパッケージ20は、第1BGAパッケージ21と第2BGAパッケージ22及びBGAパッケージ23aとの接続強度、並びに、BGAパッケージ23aとBGAパッケージ23bとの接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、従来の混合POP型の表面実装デバイスと異なり、実装段数が制約されることはない。また、このように、本実施の形態の混合POP型の表面実装デバイスとしてのBGAパッケージ20は、第1BGAパッケージ21と第2BGAパッケージ22及びBGAパッケージ23aとの接続強度、並びに、BGAパッケージ23aとBGAパッケージ23bとの接続強度を確保するための樹脂補強等の後工程補強を行う必要がないので、当該混合POP型のBGAパッケージ20を用いた実装構造体の生産のリードタイムを短縮することが可能になると共に、樹脂補強が行われる場合に比較して各BGAパッケージ21、22、23a、23bのリペア作業が容易になる。
本実施の形態の混合POP型のBGAパッケージ20において、第2凹所31、32は、第2BGAパッケージ22及びBGAパッケージ23aの第1BGAパッケージ21への積層時に半田ボール25、26がほぼ埋没する高さを有するのが好ましく、第2凹所33は、BGAパッケージ23bのBGAパッケージ23aへの積層時に半田ボール29がほぼ埋没する高さを有するのが好ましい。この好ましい例によれば、第2凹所31、32、33の高さがそれぞれ半田ボール25、26、29の厚み程度となるので、従来の混合POP型の表面実装デバイスと比べて全体の厚みがほとんど変わることのない混合POP型の表面実装デバイスを実現することができる。
本実施の形態の混合POP型のBGAパッケージ20は、図14に示す従来のPOP型の表面実装デバイスの実装構造体に用いられているプリント基板35に実装してもよいが、樹脂補強等を完全に無くすためには、図13に示すように、上記実施の形態1で示した本発明のプリント基板2又は7に実装するのが好ましい。
尚、本実施の形態においては、第1BGAパッケージ21と、第1BGAパッケージ21の表面の面内方向に配列・実装された、2種類の第2BGAパッケージ22、23とからなる混合POP型のBGAパッケージ20を例に挙げて説明したが、第1BGAパッケージ21の表面の面内方向に配列・実装される第2BGAパッケージの数は特に限定されるものではない。
また、本実施の形態においては、第2BGAパッケージ22が、第1BGAパッケージ21に直接実装された1段のBGAパッケージであり、第2BGAパッケージ23が、第1BGAパッケージ21に直接実装されたBGAパッケージ23aと、BGAパッケージ23a上に実装されたBGAパッケージ23bとからなる、2段に積層されたBGAパッケージである場合を例に挙げて説明したが、各第2BGAパッケージの段数は特に限定されるものではない。3段以上のBGAパッケージの積層体からなる第2BGAパッケージの場合には、上下に隣接する2つのBGAパッケージにおいて、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に、上層のBGAパッケージが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、複数のパッドが、下層のBGAパッケージの、上層のBGAパッケージと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていればよい。
以上のように、本発明によれば、樹脂補強等の後工程補強を行うことなく、表面実装デバイスとプリント基板との接続強度を格段に向上させることができ、従って、本発明は、落下衝撃等に対する堅牢性の要求が高くなっている携帯電話等のモバイル機器に組み込まれる表面実装デバイスの実装構造体として有用である。
1 実装構造体
2、7 プリント基板
3、13、13a、14a〜14e、15a、20、23a、23b BGAパッケージ
4、10 実装用パッド
5、16、24 実装用半田ボール
6、12 凹所
8 第1基板
9 第2基板
11 貫通孔
14 下層のBGAパッケージ
15 上層のBGAパッケージ
17、25、26、29 半田ボール
18、27、28、30 パッド
19、31、32、33 第2凹所
21 第1BGAパッケージ
22、23 第2BGAパッケージ
50 補強部材
51 取付用パターン
52 接着材
53 放熱グリス
54 放熱シート

Claims (14)

  1. 複数の実装用パッドを有し、
    表面実装デバイスに整列配置された、前記複数の実装用パッドにそれぞれ対応する複数の実装用半田ボールを介して前記表面実装デバイスが実装されるプリント基板であって、
    前記複数の実装用パッドが、前記プリント基板の表面に形成された複数の凹所の各底部にそれぞれ設けられていることを特徴とするプリント基板。
  2. 前記凹所が、前記表面実装デバイスの実装時に前記実装用半田ボールがほぼ埋没する高さを有する、請求項1に記載のプリント基板。
  3. 前記凹所の内壁面に導電層が設けられている、請求項1又は2に記載のプリント基板。
  4. 前記複数の実装用パッドを有する第1基板と、前記第1基板に積層された、前記複数の実装用パッドにそれぞれ対応する複数の貫通孔を有する第2基板とを備え、前記第1基板の表面と前記第2基板の前記貫通孔とにより前記凹所が形成されている、請求項1〜3のいずれか1項に記載のプリント基板。
  5. 複数の実装用パッドを有するプリント基板と、
    整列配置された、前記複数の実装用パッドにそれぞれ対応する複数の実装用半田ボールを有し、前記複数の実装用半田ボールを介して前記プリント基板に実装された表面実装デバイスとを備えた表面実装デバイスの実装構造体であって、
    前記複数の実装用パッドが、前記プリント基板の表面に形成された複数の凹所の各底部にそれぞれ設けられていることを特徴とする表面実装デバイスの実装構造体。
  6. 前記凹所が、前記表面実装デバイスの実装時に前記実装用半田ボールがほぼ埋没する高さを有する、請求項5に記載の表面実装デバイスの実装構造体。
  7. 前記凹所の内壁面に導電層が設けられている、請求項5又は6に記載の表面実装デバイスの実装構造体。
  8. 前記プリント基板が、前記複数の実装用パッドを有する第1基板と、前記第1基板に積層された、前記複数の実装用パッドにそれぞれ対応する複数の貫通孔を有する第2基板とを備え、前記第1基板の表面と前記第2基板の前記貫通孔とにより前記凹所が形成されている、請求項5〜7のいずれか1項に記載の表面実装デバイスの実装構造体。
  9. 前記表面実装デバイスがボールグリッドアレイパッケージである、請求項5〜8のいずれか1項に記載の表面実装デバイスの実装構造体。
  10. 整列配置された複数の実装用半田ボールを有し、前記複数の実装用半田ボールにそれぞれ対応する複数の実装用パッドを有するプリント基板に前記複数の実装用半田ボールを介して実装される表面実装デバイスであって、
    前記表面実装デバイスは、複数の表面実装デバイスの積層体からなり、
    上下に隣接する2つの表面実装デバイスにおいて、下層の表面実装デバイスの、上層の表面実装デバイスと対向する側の面に、前記上層の表面実装デバイスが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、前記複数のパッドが、前記下層の表面実装デバイスの、前記上層の表面実装デバイスと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていることを特徴とする表面実装デバイス。
  11. 整列配置された複数の実装用半田ボールを有し、前記複数の実装用半田ボールにそれぞれ対応する複数の実装用パッドを有するプリント基板に前記複数の実装用半田ボールを介して実装される表面実装デバイスであって、
    前記表面実装デバイスは、
    前記プリント基板に直接実装される第1表面実装デバイスと、
    前記第1表面実装デバイスの表面の面内方向に配列・実装された、1段の及び/又は多段に積層された複数種類の第2表面実装デバイスとからなり、
    上下に隣接する2つの表面実装デバイスにおいて、下層の表面実装デバイスの、上層の表面実装デバイスと対向する側の面に、前記上層の表面実装デバイスが有する複数の半田ボールにそれぞれ対応する複数のパッドが形成され、前記複数のパッドが、前記下層の表面実装デバイスの、前記上層の表面実装デバイスと対向する側の面に形成された複数の第2凹所の各底部にそれぞれ設けられていることを特徴とする表面実装デバイス。
  12. 前記第2凹所が、前記上層の表面実装デバイスの前記下層の表面実装デバイスへの積層時に前記半田ボールがほぼ埋没する高さを有する、請求項10又は11に記載の表面実装デバイス。
  13. 前記第2凹所の内壁面に導電層が設けられている、請求項10〜12のいずれか1項に記載の表面実装デバイス。
  14. 前記表面実装デバイスとして、請求項10〜13のいずれか1項に記載の表面実装デバイスを用いた、請求項5〜9のいずれか1項に記載の表面実装デバイスの実装構造体。
JP2010046800A 2009-03-06 2010-03-03 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体 Pending JP2011166096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046800A JP2011166096A (ja) 2009-03-06 2010-03-03 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009053767 2009-03-06
JP2009053767 2009-03-06
JP2010004127 2010-01-12
JP2010004127 2010-01-12
JP2010046800A JP2011166096A (ja) 2009-03-06 2010-03-03 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体

Publications (1)

Publication Number Publication Date
JP2011166096A true JP2011166096A (ja) 2011-08-25

Family

ID=44596381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046800A Pending JP2011166096A (ja) 2009-03-06 2010-03-03 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体

Country Status (1)

Country Link
JP (1) JP2011166096A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102858096A (zh) * 2012-09-12 2013-01-02 梁锦贤 一种pop封装器件smt预加工方法及装置
CN103325745A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置
US9478523B2 (en) 2014-11-14 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH10313170A (ja) * 1997-05-09 1998-11-24 Hitachi Aic Inc 配線基板
JP2003243815A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp Bga型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器
JP2008021916A (ja) * 2006-07-14 2008-01-31 Mitsubishi Electric Corp 電子部品装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH10313170A (ja) * 1997-05-09 1998-11-24 Hitachi Aic Inc 配線基板
JP2003243815A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp Bga型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器
JP2008021916A (ja) * 2006-07-14 2008-01-31 Mitsubishi Electric Corp 電子部品装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325745A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置
CN103325745B (zh) * 2012-03-23 2016-03-16 株式会社东芝 半导体装置
CN102858096A (zh) * 2012-09-12 2013-01-02 梁锦贤 一种pop封装器件smt预加工方法及装置
US9478523B2 (en) 2014-11-14 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Similar Documents

Publication Publication Date Title
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
JP2007324354A (ja) 半導体装置
JP2013239660A (ja) 半導体装置及びその製造方法
CN104103531A (zh) 封装结构及其制作方法
WO2014017119A1 (en) Circuit board, electronic device, and method of manufacturing circuit board
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2015090894A (ja) プリント配線板
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
JP2008010690A (ja) スティフナ付き基板およびその製造方法
JP4191204B2 (ja) 半導体装置およびその製造方法
US10314166B2 (en) Printed wiring board
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
JP2007251225A (ja) 半導体パッケージ及び積層型半導体パッケージ
JP2004214403A (ja) 積層型半導体装置
JP2007188920A (ja) 積層型モジュールおよびその製造方法
JP2010171407A5 (ja)
KR101451887B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
KR101259754B1 (ko) 적층 칩 반도체 패키지 및 그 제조방법
JP2012054417A (ja) 電子部品の実装構造体及びその製造方法
JP2007318183A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022