JP4191204B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4191204B2
JP4191204B2 JP2006133663A JP2006133663A JP4191204B2 JP 4191204 B2 JP4191204 B2 JP 4191204B2 JP 2006133663 A JP2006133663 A JP 2006133663A JP 2006133663 A JP2006133663 A JP 2006133663A JP 4191204 B2 JP4191204 B2 JP 4191204B2
Authority
JP
Japan
Prior art keywords
package
semiconductor device
mother board
lower package
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006133663A
Other languages
English (en)
Other versions
JP2007305846A (ja
Inventor
浩二 細川
祐二 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006133663A priority Critical patent/JP4191204B2/ja
Priority to US11/801,069 priority patent/US20070262437A1/en
Publication of JP2007305846A publication Critical patent/JP2007305846A/ja
Application granted granted Critical
Publication of JP4191204B2 publication Critical patent/JP4191204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、複数のパッケージが母基板上に実装された半導体装置に関する。
近年、大容量・省スペースのメモリモジュール等の半導体装置の需要が高く、積層パッケージの形態を有する薄型の半導体装置の開発が望まれている。積層パッケージとしては、チップ積層型や、パッケージ積層型のパッケージがある。とりわけ、積層時に良品パッケージを選んで組み合わせることによってチップ（半導体チップ）に起因する歩留のロスを抑えることができるパッケージ積層型の半導体装置の開発が望まれている。
例えば、パッケージ積層型の半導体装置として二段のパッケージを積層したものは、母基板と、母基板のランド上に下側端子を介して接続された下段パッケージと、下段パッケージのランド上に上下接続端子を介して接続された上段パッケージとを有している。下段パッケージおよび上段パッケージはそれぞれ、インターポーザと、インターポーザ上にマウント材を介して搭載されたチップとを有している。下段パッケージおよび上段パッケージにおいてはそれぞれ、インターポーザ上のチップが封止樹脂によって封止される場合もある。
このような構成の半導体装置には、上下接続端子の実装温度サイクル耐性に課題がある。実装温度サイクルとは、母基板にパッケージを実装した状態の温度サイクル試験のことを指す。実装温度サイクルは、半導体装置の経時信頼性を顧客保証する上で、重要な項目である。
パッケージは、無機物質と有機物質の複合体であるため、温度サイクルの温度変化に対して各部に応力および変形が生じる。特に接続端子部に生ずる応力は、端子に塑性変形（塑性ひずみ）を生じさせ、この温度変化の繰り返しにより塑性ひずみが蓄積される。この塑性ひずみに応じて端子の破断が進行し、最終的には端子の断線に至る。
下段パッケージおよび上段パッケージの個々の反りが大きい場合の上下接続端子に着目する。上下接続端子に生じる応力は、半導体装置の反り変形量と相関がある。また、塑性ひずみの量は、上下接続端子に生じる応力と相関がある。反り変形の量は半導体装置の縁部で大きいため、上下接続端子の塑性ひずみの量は、半導体装置の縁部で大きくなる。即ち、半導体装置の縁部の上下接続端子は、破断の進行が速く、実装温度サイクル寿命が短くなる。
特許文献１には、パッケージに反り変形が生じた場合であっても、パッケージが母基板に確実に実装されるように、母基板とパッケージ（インターポーザ）の縁部との間にスペーサを設けた半導体装置が開示されている。特許文献１では、実装時に下段パッケージの端子と母基板との距離を一定に保てるような高さ調整機構のついた支持体を基板に設けている。この支持体の高さ調整機構により、パッケージの反り変形ばらつきがあっても、確実な実装性を実現している。
特許第３１６８９８７号公報
しかし、文献１の構成では、支持体の高さ調整機能のため、支持体と下段パッケージのインターポーザとの接触部がインターポーザの端に限定されており、上下接続端子部の反り変形を十分に抑制できない。この結果、上下接続端子の実装温度サイクル寿命が短くなる。
それ故、本発明の課題は、複数のパッケージが母基板上に実装された半導体装置において、上下接続端子の実装温度サイクル性を向上できる半導体装置を提供することである。
本発明によれば、母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部と前記母基板との間が、固定的に接合されることなく接触していることを特徴とする半導体装置が得られる。尚、前記縁部の下面が、固定的に接合されることなく前記母基板に接触していてもよい。
本発明によればまた、前記半導体装置の製造方法において、前記半導体装置は、前記母基板と前記下段パッケージとを接続する下側端子を有し、実装前の前記下段パッケージの反り変形量に対し、実装前の前記下側端子の高さが同等もしくは高く、かつ、実装後の該下側端子の高さが同等もしくは低くなるように、実装前の該下側端子の高さを設計することを特徴とする半導体装置の製造方法が得られる。
本発明によれば、母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、前記母基板は、その前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に対応する位置に、凸部を備えており、前記下段パッケージの前記縁部が、固定的に接合されることなく前記凸部に接触している半導体装置が得られる。尚、前記縁部の下面が、固定的に接合されることなく前記凸部に接触していてもよい。
また、本発明によれば、母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、前記母基板の前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に対応する位置に固定的に接合された支持体を有し、前記下段パッケージの前記縁部が、固定的に接合されることなく前記支持体に接触している半導体装置が得られる。尚、前記縁部の下面が、固定的に接合されることなく前記支持体に接触していてもよい。
さらに、本発明によれば、母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に固定的に接合された支持体を有し、前記支持体が、固定的に接合されることなく前記母基板に接触している半導体装置が得られる。尚、前記支持体の下面が、固定的に接合されることなく前記母基板に接触していてもよい。
本発明による半導体装置は、上下接続端子の実装温度サイクル性を向上できる。
本発明による半導体装置は、母基板と、母基板上に積層された下段パッケージと、下段パッケージ上に積層された上段パッケージとを有している。
特に、下段パッケージの縁部は、母基板に直接接触している。尚、本発明における下段パッケージの縁部とは、下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所のことを云うものとする。
この構造により、下段パッケージおよびこれに積層された上段パッケージの温度変化による反り変形が拘束され、下段パッケージと上段パッケージとの間に形成された上下接続端子に生じる応力およびひずみが低減され、ひいては、実装温度サイクル寿命が向上される。
以下、図面を参照して、本発明による半導体装置について詳細に説明する。
［実施例１］
［構成］
図１を参照すると、本発明の実施例１による半導体装置は、母基板３と、母基板３上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
特に、下段パッケージ２の縁部５０は、母基板３に直接接触している。縁部５０は、下段パッケージ２の周縁領域のうちの前記上下接続端子がオーバーラップする箇所である。
下段パッケージ２および上段パッケージ１はそれぞれ、インターポーザ６と、インターポーザ６上にマウント材５を介して搭載されたチップ４とを有する半導体パッケージである。
インターポーザ６としては、樹脂テープや樹脂基板が用いられる。マウント材５としては、樹脂ペースト、ダイアタッチフィルム、エラストマ、アンダーフィル等のうちからインターポーザ６にチップ４を搭載する方法に適した材料が、選択される。
図示はしないが、母基板３上には、ランドを含む回路パターンが形成されている。下段パッケージ２のインターポーザ６の上下にはそれぞれ、ランドが形成されている。上下のランド間は、ビアホール等によって電気的に接続されている。上段パッケージ１のインターポーザ６の下にも、ランドが形成されている。
下段パッケージ２のチップ４は、下側端子２１およびインターポーザ６に形成されたビアホール（図示せず）を介して、母基板３上のランドに電気的に接続されている。上段パッケージ１のチップ４は、上下接続端子１１およびインターポーザ６に形成されたビアホール（図示せず）を介して、下段パッケージ２のインターポーザ６上のランドに電気的に接続されている。即ち、上段パッケージ１のチップ４は、下側端子２１、下段パッケージ２のインターポーザ６に形成されたビアホール、上下接続端子１１、および上段パッケージ１のインターポーザ６に形成されたビアホールを介して、母基板３上のランドに電気的に接続されている。
上下接続端子１１および下側端子２１としては、はんだボールが用いられる。
上下接続端子１１は、例えば図２（ａ）および（ｂ）に示されるように、上段パッケージ１のインターポーザ６の下面におけるチップ４とオーバーラップしない領域に形成されたランド上に配置されている。下側端子２１は、例えば図３（ａ）および（ｂ）に示されるように、下段パッケージ２のインターポーザ６の下面における中央部に格子状に形成されたランド上に配置されている。尚、下側端子２１は、必ずしもチップ４とオーバーラップした領域に配置されなくてもよい。
下段パッケージ２および上段パッケージ１はそれぞれ、図４（ａ）および（ｂ）に示されるように、インターポーザ６と、インターポーザ６上にマウント材５を介して搭載されたチップ４と、インターポーザ６と共にチップ４を覆う封止樹脂７とを有する半導体パッケージであってもよい。
図１のならびに〜図３（ａ）および（ｂ）に示されるように、本半導体装置において、下段パッケージ２の縁部５０は、母基板３に直接接触している。尚、縁部５０は、母基板３に、固定的な接合ではなく、接触している。また、本発明における縁部とは、図２（ａ）および（ｂ）ならびに図３（ａ）および（ｂ）に示された四隅に限定されるものではない。下段パッケージの長手方向等の反り変形方向の両端辺部をも含む。
［作用効果］
次に、実施例１の半導体装置の実装温度サイクル寿命が向上する作用効果について、説明する。
まず、実装温度サイクル試験について説明する。
本実施例の実装温度サイクル試験は、図５に示されるように高温状態および低温状態がそれぞれ所定時間交互に保持された環境下に半導体装置をさらす負荷試験である。具体的には、高温側保持温度Ｂを１００℃、低温側保持温度Ｃを−２５℃、各保持時間を１０分に設定した。
次に、図１に示された半導体装置に使用される下段パッケージ２および上段パッケージ１の温度に対する反り変形について説明する。
図６（ａ）〜（ｃ）に、下段パッケージ２単体の温度に対する反り変形例を示す。下段パッケージ２は、高温時ａから常温時ｂを経て低温時ｃに至るにつれ、チップ上向き凸方向に反り変形の量が増加する。この反り変形は、温度変化に対してチップ４よりも線膨張係数が大きいインターポーザ６が相対的に大きく熱収縮するために生じる。図示はしないが、上段パッケージ１の反り変形例も、図６（ａ）〜（ｃ）に示された下段パッケージ２と同様の変化をする。尚、パッケージを構成する材料物性、厚さ、製造熱履歴に応じて違いが生じるものの、インターポーザとチップとから構成されるパッケージは、温度に対して図６（ａ）〜（ｃ）に示された反り変形を示すことが多い。
次に、図１に示した本実施例の半導体装置の温度に対する反り変形について説明する。
図７（ａ）〜（ｃ）に、本半導体装置の温度に対する反り変形例を示す。本半導体装置は、高温時ａから常温時ｂを経て低温時ｃに至るにつれ、チップ上向き凸方向に反り変形の量が増加する。この反り変形は、下段パッケージ２および上段パッケージ１各単体の反り変形方向が、これらが積層された状態であっても再現されるためである。尚、上下接続端子１１および下側端子２１によって接続されることで、上段パッケージ１と下段パッケージ２間と母基板３の間で機械的な相互作用が生じるため、半導体装置における下段パッケージ２および上段パッケージ１それぞれの反り変形の形状や量は、パッケージ単体の反り変形の形状や量と必ずしも一致はしない。
図７（ａ）〜（ｃ）から明らかなように、本半導体装置は、常温時ｂ乃至低温時ｃにおいて、縁部５０が母基板３に接触するため、常温時ｂから低温時ｃに至るにつれて生じる反り変形の増加が制限される。
次に、比較例としての、端部が母基板に接触しない半導体装置の温度に対する反り変形について説明する。
図８（ａ）〜（ｃ）に、比較例としての、縁部５０が母基板３に接触しない半導体装置の温度に対する反り変形例を示す。図７（ａ）〜（ｃ）に示された本実施例の半導体装置との違いは、比較例は常温時ｂから低温時ｃに至る段階においても依然として反り変形が増加する点である。
本実施例の半導体装置が比較例に比して実装温度サイクル寿命が向上することを説明する。
パッケージは無機物質と有機物質の複合体であるため、温度サイクルの温度変化に対して、パッケージに隣接する各部に、応力および変形が生じる。特に、接続端子部に生ずる応力は、端子に塑性ひずみを生じさせ、この温度変化の繰り返しによって塑性ひずみが蓄積される。この塑性ひずみに応じて端子の破断が進行し、最終的には端子の断線に至る。
下段パッケージおよび上段パッケージの個々の反りが大きい場合の上下接続端子に着目する。上下接続端子に生じる応力は、半導体装置の反り変形量と相関がある。また、塑性ひずみの量は、上下接続端子に生じる応力と相関がある。反り変形の絶対量は半導体装置の縁部で大きいため、上下接続端子の塑性ひずみの量は、半導体装置の縁部で大きくなる。即ち、半導体装置の縁部の上下接続端子は破断の進行が速く、実装温度サイクル寿命が短い。
図９は、高温側保持温度Ｂから低温側保持温度Ｃへの温度変化に対する上下接続端子の塑性ひずみの増加を示す模式グラフである。
縁部が母基板に接触しない図８に示された比較例の場合には、高温側保持温度Ｂから低温側保持温度Ｃまで、反り変形が継続して増加して増加量に応じて塑性ひずみＤが蓄積される。
一方、縁部が母基板に接触する図７に示された実施例１の場合には、高温側保持温度Ｂから縁部が母基板に接触する温度Ｇまでは、比較例と同様に反り変形が継続して増加して増加量に応じて塑性ひずみＦが蓄積される。その後、温度Ｇから低温側保持温度Ｃまでは、縁部が母基板に接触して反り変形が増加しないため、縁部上方等に位置する上下接続端子に生じる応力も増加しない。よって、塑性ひずみの蓄積勾配が緩やかになり、低温側保持温度Ｃでは、ひずみＥが蓄積されるに留まる。
ひずみＥ＜ひずみＤであることから、縁部が母基板に接触する実施例１の半導体装置は、縁部が母基板に接触しない比較例よりも、実装温度サイクル寿命に優れている。特に、下段パッケージの下側端子が同パッケージの中央部に偏在しており周辺部にない場合には、この効果が大きい。
［実施例２］
本発明の実施例２の半導体装置は、その各部の形状、寸法が規定された点が、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
図１０（ａ）は、本発明の実施例２の半導体装置における下段パッケージを示す。図１０（ｂ）は、実施例２の半導体装置を示す。
本発明の実施例２の半導体装置は、次のように設計されている。
即ち、図１０（ａ）に示された母基板上に実装する前の下段パッケージ２において、実装前の下側端子２１の高さＪと、実装時に母基板に供給される仮固定材の厚さαとの和を、常温時の下段パッケージ２単体の縁部５０の変形量Ｈ以上に、設計する。変形量Ｈの詳細な定義は、常温時の下段パッケージ２単体における下側端子２１のうちの最外側の下段端子のインターポーザＺ方向における位置２２と、下段パッケージ２の縁部５０のインターポーザＺ方向における位置５１との差の絶対値である。即ち、変形量Ｈは、常温時の下段パッケージ２の縁部５０の変形量に相当する。
Ｊ＋α ≧ Ｈ
さらに、図１０（ｂ）に示された下段パッケージおよび上段パッケージ１が実装された実装後の半導体装置において、実装後の下側端子２１の高さＫを、常温時の下段パッケージ２単体の縁部５０の変形量Ｈ以下に、設計する。
Ｋ ≦ Ｈ
次に、形状、寸法が上記のように規定された本発明の実施例２の半導体装置の製造方法を、図１１（ａ）〜（ｅ）を参照して説明する。
図１１（ａ）に示されるように、母基板３上に仮固定材を形成すべく、はんだペースト印刷プロセスが行われる。スキージ４０の動作によって印刷用メタルマスク４２を介してはんだペースト４１を母基板３上の下側端子２１と相対する箇所に、供給する。この工程においては、はんだペースト印刷プロセスを採用したが、他の方法であってもよい。また、はんだペースト４１に代えてフラックスが供給されてもよい。はんだペーストやフラックスは、端子の接合に必要な材料であるが、搭載されたパッケージを仮固定する機能も併せて有している。
図１１（ｂ）に示されるように、母基板３上に、下段パッケージ２が搭載される。母基板３の所定の位置には、はんだペースト４１から成る仮固定材が形成されている。図中、αは、仮固定材の厚さである。下段パッケージ２は、例えば光学的認識によって下側端子２１が仮固定材に位置合わせされるように、母基板３上に搭載される。
図１１（ｃ）に示されるように、下段パッケージ２上に、上段パッケージ１が搭載される。上段パッケージ１の上下接続端子１１の端面上には、フラックス転写装置等を用いて、フラックス４３が供給される。フラックスは、下段パッケージ２１上に供給されてもよい。また、フラックスに代えてはんだペーストが供給されてもよい。その後、上段パッケージ１は、例えば光学的認識によって上下接続端子１１が下段パッケージのインターポーザ上の所定箇所に位置合わせされるように、下段パッケージ２１上に搭載される。
図１１（ｄ）に示されるように、リフロープロセス工程が行われる。下段パッケージ２上に上段パッケージ１が搭載され半導体装置は、はんだの溶融温度以上に加熱され、図１１（ｅ）に示されるように、本発明の実施例２の半導体装置が完成した。
図１１（ｅ）において、下段パッケージ２と上段パッケージ１は、上下接続端子１１を介して、電気的に接続されている。下段パッケージ２は、下側端子２１を介して、母基板３に電気的に接続されている。
図１０（ａ）におけるＪ＋α≧Ｈを満たす下段パッケージ２は、図１１（ｃ）に示された工程において、下段パッケージ２のインターポーザ６の縁部５０が母基板３に接触することを回避できる。これにより、はんだペースト４１から成る仮固定材の効果が発揮される。この結果、図１１（ｂ）〜（ｄ）に示された一連の工程において、下段パッケージ２の位置ズレを防止できる。
また、図１０（ｂ）におけるＫ≦Ｈを満たす下段パッケージ２は、図１１（ｅ）完成状態において、下段パッケージ２のインターポーザ６の縁部５０が母基板３に直接接触する。このため、反り変形の増加が制限される。
したがって、例えば、Ｈ＝約２００μｍと見込まれ、かつ、α＝約１００μｍにする場合には、Ｊ≧約１００μｍ、Ｋ≦約２００μｍになるように、下側端子は設計される。
実施例２の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
［実施例３］
本発明の実施例３の半導体装置は、母基板の形状が、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
図１２を参照すると、本発明の実施例３の半導体装置は、母基板３１と、母基板３１上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
特に、母基板３１は、下段パッケージ２の縁部５０に対応する箇所に、凸部３１ａを備えている。凸部３１ａは、母基板３１の下側端子２１に対応する位置よりも高さが高い。下段パッケージ２の縁部５０は、母基板３の凸部３１ａに直接接触している。
実施例３の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
［実施例４］
本発明の実施例４の半導体装置は、母基板と下段パッケージの縁部との間にスペーサを有している点で、実施例１とは異なっている。したがって、以下では、実施例１と同一または同様の点については、詳細な説明を省略する。
図１３を参照すると、本発明の実施例４の半導体装置は、母基板３と、母基板３上に積層された下段パッケージ２と、下段パッケージ２上に積層された上段パッケージ１とを有している。
特に、母基板３と下段パッケージ２の縁部５０との間には、支持体としてのスペーサ６０が備えられている。
スペーサ６０は、母基板３の下段パッケージ２の縁部５０に対応する箇所、もしくは、下段パッケージ２の縁部５０に、接合されている。具体的に、スペーサ６０は、テープ、ソルダーレジスト（２重レジスト）、あるいは、はんだによって構成されている。あるいは、スペーサ６０は、母基板上に搭載されたチップコンデンサ等の電子素子によって兼用されてもよい。
母基板３に備えられたスペーサ６０の天面は、母基板３の下側端子２１に対応する位置よりも高さが高い。下段パッケージ２の縁部５０は、母基板３に接合されたスペーサ６０に接触している。もしくは、下段パッケージ２の縁部５０に接合されたスペーサ６０の下側面は、母基板３に接触している。
実施例４の半導体装置は実施例１と同様の作用効果を発揮し、実装温度サイクル寿命が向上する。
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。
本発明の実施例１による半導体装置を示す断面図である。 （ａ）および（ｂ）は、図１に示された半導体装置における上段パッケージを示す平面図および底面図である。 （ａ）および（ｂ）は、図１に示された半導体装置における下段パッケージを示す平面図および底面図である。 （ａ）は本発明の実施例１による半導体装置の変形例における上段パッケージを示す断面図であり、（ｂ）はこの変形例における下段パッケージを示す断面図である。 本発明の実施例１において実施された実相温度サイクル試験方法を説明するための図である。 （ａ）〜（ｃ）は、本発明の実施例１において実施された実相温度サイクル試験を説明するための、下段パッケージの反り変形例を示す断面図である。 （ａ）〜（ｃ）は、本発明の実施例１による半導体装置の反り変形例を示す断面図である。 （ａ）〜（ｃ）は、比較例としての半導体装置の反り変形例を示す断面図である。 本発明の実施例１による半導体装置および比較例としての半導体装置における各上下接続端子内に生ずる塑性ひずみを示す図である。 （ａ）は本発明の実施例２による半導体装置における積層される前の下段パッケージを示す断面図であり、（ｂ）は完成した実施例２による半導体装置を示す断面図である。 （ａ）〜（ｅ）は、本発明の実施例２による半導体装置の製造方法を説明するための図である。 本発明の実施例３による半導体装置を示す断面図である。 本発明の実施例４による半導体装置を示す断面図である。
符号の説明
１ 上段パッケージ
２ 下段パッケージ
３、３１ 母基板
４ チップ
５ マウント材
６ インターポーザ
７ 封止樹脂
１１ 上下接続端子
２１ 下側端子
２２ 常温時の下段パッケージ２単体における最外側の下段端子のＺ方向における位置
３１ａ 凸部
５０ 縁部
５１ 下段パッケージ２の縁部５０のＺ方向における位置
６０ スペーサ

Claims (9)

  1. 母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、
    前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部が、固定的に接合されることなく前記母基板に接触していることを特徴とする半導体装置。
  2. 前記縁部の下面が、固定的に接合されることなく前記母基板に接触している請求項１に記載の半導体装置。
  3. 母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、
    前記母基板は、その前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に対応する位置に、凸部を備えており、
    前記下段パッケージの前記縁部が、固定的に接合されることなく前記凸部に接触していることを特徴とする半導体装置。
  4. 前記縁部の下面が、固定的に接合されることなく前記凸部に接触している請求項３に記載の半導体装置。
  5. 母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、
    前記母基板の前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に対応する位置に固定的に接合された支持体を有し、
    前記下段パッケージの前記縁部が、固定的に接合されることなく前記支持体に接触していることを特徴とする半導体装置。
  6. 前記縁部の下面が、固定的に接合されることなく前記支持体に接触している請求項５に記載の半導体装置。
  7. 母基板と、前記母基板上に積層され、上に向かって凸形状の下段パッケージと、上下接続端子を介して前記下段パッケージ上に積層された上段パッケージとを有する半導体装置において、
    前記下段パッケージの周縁領域のうちの前記上下接続端子がオーバーラップする箇所である縁部に固定的に接合された支持体を有し、
    前記支持体が、固定的に接合されることなく前記母基板に接触していることを特徴とする半導体装置。
  8. 前記支持体の下面が、固定的に接合されることなく前記母基板に接触している請求項７に記載の半導体装置。
  9. 請求項１または２に記載の半導体装置の製造方法において、
    前記半導体装置は、前記母基板と前記下段パッケージとを接続する下側端子を有し、
    実装前の前記下段パッケージの反り変形量に対し、実装前の前記下側端子の高さが同等もしくは高く、かつ、実装後の該下側端子の高さが同等もしくは低くなるように、実装前の該下側端子の高さを設計することを特徴とする半導体装置の製造方法。
JP2006133663A 2006-05-12 2006-05-12 半導体装置およびその製造方法 Expired - Fee Related JP4191204B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006133663A JP4191204B2 (ja) 2006-05-12 2006-05-12 半導体装置およびその製造方法
US11/801,069 US20070262437A1 (en) 2006-05-12 2007-05-08 Semiconductor device with temperature cycle life improved

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133663A JP4191204B2 (ja) 2006-05-12 2006-05-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007305846A JP2007305846A (ja) 2007-11-22
JP4191204B2 true JP4191204B2 (ja) 2008-12-03

Family

ID=38684351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133663A Expired - Fee Related JP4191204B2 (ja) 2006-05-12 2006-05-12 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20070262437A1 (ja)
JP (1) JP4191204B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9224659B2 (en) * 2013-03-14 2015-12-29 Microchip Technology Incorporated Method and apparatus for semiconductor testing at low temperature
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914196B2 (en) * 1998-01-09 2005-07-05 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
JP3803596B2 (ja) * 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
KR100617116B1 (ko) * 2004-08-06 2006-08-31 엘지전자 주식회사 영상표시장치

Also Published As

Publication number Publication date
JP2007305846A (ja) 2007-11-22
US20070262437A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4620515B2 (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2008258522A (ja) 半導体装置の製造方法
US7247945B2 (en) Semiconductor apparatus
JP4191204B2 (ja) 半導体装置およびその製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP2007281374A (ja) 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法
JP2009252916A (ja) 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP4557757B2 (ja) 半導体装置
US20060001134A1 (en) Package structure
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US20100283145A1 (en) Stack structure with copper bumps
JP2010098129A (ja) 半導体装置およびその製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
US20090166862A1 (en) Semiconductor device and method of manufacturing the same
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
KR101673585B1 (ko) 다중 적층 패키지 및 이의 제조방법
JP2007067129A (ja) 半導体装置の実装構造
JP2009218390A (ja) 半導体装置およびその製造方法
US8507325B2 (en) Co-axial restraint for connectors within flip-chip packages

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees