JP2009252916A - 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法 - Google Patents

多層配線基板、半導体パッケージ、および半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2009252916A
JP2009252916A JP2008097815A JP2008097815A JP2009252916A JP 2009252916 A JP2009252916 A JP 2009252916A JP 2008097815 A JP2008097815 A JP 2008097815A JP 2008097815 A JP2008097815 A JP 2008097815A JP 2009252916 A JP2009252916 A JP 2009252916A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor package
multilayer wiring
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008097815A
Other languages
English (en)
Inventor
Yuichi Miyagawa
優一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008097815A priority Critical patent/JP2009252916A/ja
Priority to US12/382,546 priority patent/US7986035B2/en
Priority to CN2009101329693A priority patent/CN101552254B/zh
Publication of JP2009252916A publication Critical patent/JP2009252916A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体パッケージの反りを低減する。
【解決手段】半導体パッケージに含まれる多層配線基板１００は、上面および下面にそれぞれ配線層が設けられた第１の絶縁層１０４および第２の絶縁層１０６と、第１の絶縁層１０４および第２の絶縁層１０６の間に設けられたコア層１０２と、を含む。第１の絶縁層１０４と第２の絶縁層１０６とは、異なる材料により構成される。
【選択図】図１

Description

本発明は、多層配線基板、半導体パッケージ、および半導体パッケージの製造方法に関する。
近年、電子部品の小型化に伴い、配線層が多層化された多層配線基板が用いられるようになっている。多層配線基板は、上面および下面に配線層が形成された絶縁層を、絶縁材料により構成されたコア層の上下に当該コア層を挟んで貼り合わせることにより形成される。
特許文献１（特開平１０−２９４５６０号公報）には、配線層の配線部分の粗密差によって生じる基板の反りを抑制するために、配線部分の割合が高い配線層が設けられた絶縁層の厚さを、他のものよりも厚くした構成が記載されている。
特許文献２（特開２００４−２８１９２４号公報）には、面方向の収縮を抑制して変形を低減するために、物性の異なる２つの絶縁層を交互に積層させた構成が記載されている。
特許文献３（特開２００５−３８９０６号公報）には、最外層の絶縁材料の応力を所定範囲に設定して、反り量を所定以下にしたコア層を持たない０．５ｍｍ以下の薄型の配線板が記載されている。
特開平１０−２９４５６０号公報 特開２００４−２８１９２４号公報 特開２００５−３８９０６号公報
ところで、半導体パッケージは、基板上に半導体チップを搭載し、封止樹脂で封止して形成する。従来は、基板や半導体チップに比べて封止樹脂の厚さが充分厚かったので、半導体パッケージの反りを封止樹脂で制御することができ、半導体パッケージの反りはそれほど問題とならなかった。しかし、近年の微細化に伴い、封止樹脂の厚さが薄くなってきた。そのため、基板自体に反りがなくても、半導体パッケージに組み込んだときに、封止樹脂、半導体チップ、および基板それぞれの特性に応じて半導体パッケージに反りが生じるという問題が起こってきた。
後述するように、半導体パッケージは、半田ボール等を介してマザーボードに取り付けたり、他の半導体パッケージに積層させたりするが、そのような組み立ては、通常高温下で行われる。そのとき、各構成要素の特性に応じて、収縮率や伸張率が大幅に異なることにより、半導体パッケージに反りが生じて組み立てが行えないことがある。
しかし、上記特許文献１から３に記載の技術では、基板の反りを低減することにしか着目しておらず、半導体パッケージの反りを低減することができなかった。
本発明によれば、
多層配線基板と、前記多層配線基板上に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を含む半導体パッケージであって、
前記多層配線基板は、上面および下面にそれぞれ配線層が設けられた第１の絶縁層と第２の絶縁層と、前記第１の絶縁層および前記第２の絶縁層の間に設けられたコア層と、を含み、
前記第１の絶縁層は、前記第２の絶縁層と異なる材料により構成された半導体パッケージが提供される。
本発明によれば、
上面および下面にそれぞれ配線層が設けられた第１の絶縁層と第２の絶縁層と、
前記第１の絶縁層および前記第２の絶縁層の間に設けられたコア層と、
を含み、
前記第１の絶縁層は、前記第２の絶縁層と異なる材料により構成された多層配線基板が提供される。
本発明によれば、
上面および下面にそれぞれ配線層が設けられた２つの絶縁層と、当該絶縁層の間に設けられたコア層とを含む多層配線基板と、前記多層配線基板上に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を含む半導体パッケージの製造方法であって、
所望の所定温度において前記半導体パッケージに上または下に凸の反りが生じる場合に、前記所定温度において、前記多層配線基板に前記半導体パッケージに生じる反りと反対側に反りが生じるように、前記２つの絶縁層をそれぞれ異なる材料により構成する工程を含む半導体パッケージの製造方法が提供される。
このような構成とすると、半導体パッケージに生じ得る反りと反対の方向に反るような多層配線基板を用いることにより、半導体パッケージの反りを低減することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、半導体パッケージの反りを低減することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
半導体パッケージは、以下の手順で製造される。
図５は、半導体パッケージ４００を製造する手順を示す工程断面図である。
まず、多層配線基板３００上に半導体チップ１１０を搭載し（図５（ａ）、図５（ｂ））、半導体チップ１１０と多層配線基板３００とをボンディングワイヤ１１２等で電気的に接続する（図５（ｃ））。つづいて、半導体チップ１１０およびボンディングワイヤ１１２を封止樹脂１２０で埋め込む（図５（ｄ））。封止樹脂１２０は、たとえばエポキシ樹脂等により構成することができる。これにより、半導体パッケージ４００が形成される。その後、多層配線基板３００の裏面に半田ボール１３０を形成して、マザーボード等（不図示）に搭載する（図５（ｅ））。
また、このようにして形成した半導体パッケージをさらに他の半導体パッケージ上に搭載したパッケージオンパッケージ（ＰｏＰ）の構造とすることもできる。図６は、ＰｏＰ構造の半導体パッケージ４００を形成する手順を示す図である。ここでは、第１の半導体パッケージ４００ａと第２の半導体パッケージ４００ｂとをそれぞれ形成しておく。
第１の半導体パッケージ４００ａは、多層配線基板３００ａと、多層配線基板３００ａ上に搭載された第１の半導体チップ１１０ａと、第１の半導体チップ１１０ａと多層配線基板３００ａとを電気的に接続するボンディングワイヤ１１２ａと、第１の半導体チップ１１０ａおよびボンディングワイヤ１１２ａを封止する封止樹脂１２０ａと、多層配線基板３００ａの裏面に設けられた半田ボール１３０ａとを含む。
第２の半導体パッケージ４００ｂは、多層配線基板３００ｂと、多層配線基板３００ｂ上に搭載された第２の半導体チップ１１０ｂと、第２の半導体チップ１１０ｂを封止する封止樹脂１２０ｂと、多層配線基板３００ｂ表面に設けられたランド１４０と、多層配線基板３００ｂの裏面に設けられた半田ボール１３０ｂとを含む。
図６（ｂ）に示すように、第１の半導体パッケージ４００ａの半田ボール１３０ａと第２の半導体パッケージ４００ｂのランド１４０とを電気的に接続することにより、第１の半導体パッケージ４００ａと第２の半導体パッケージ４００ｂとの間の電気的接続を行い、パッケージオンパッケージ構造の半導体パッケージ４００を形成する。
しかし、半導体パッケージ４００をマザーボード等に搭載する場合や、半導体パッケージ同士を積層する場合の半田ボールでの接続は、たとえば２５０℃程度の高温で行われる。そのため、熱により、半導体パッケージ４００に反りが生じることがある。図７に示すように、半導体パッケージ４００に反りが生じていると、半導体パッケージ４００をマザーボード等に搭載することができなくなってしまう。図７（ａ）は、半導体パッケージ４００が上側に凸に反った形状、図７（ｂ）は、半導体パッケージ４００が下側に凸に反った形状を示す。
また、パッケージオンパッケージ構造の半導体パッケージ４００を形成するような場合も、第１の半導体パッケージ４００ａや第２の半導体パッケージ４００ｂに反りが生じていると、これらを積層することができなくなってしまう。
図８は、コア層３０２の上下に同じ材料により構成された絶縁層を設けた多層配線基板３００の構成の一例を示す図である。図８において、コア層３０２の上下には、同じ材料により構成されるとともに膜厚も略等しい絶縁層３０４ａが設けられている。
図８（ａ）は、多層配線基板３００が応力フリーとなる程度の高温における多層配線基板３００を示す。ここで、コア層３０２、および絶縁層３０４ａは、略等しい幅を有する。このとき、多層配線基板３００は、略平坦な形状を有する。
つづいて、たとえば多層配線基板３００を図８（ａ）の状態よりも温度が低い常温とすると、コア層３０２およびその上下の絶縁層３０４ａはそれぞれ収縮する。ここで、絶縁層３０４ａの方がコア層３０２よりも収縮率が大きいとする。この状態を図８（ｂ）に示す。このとき、コア層３０２には、コア層３０２の上下に設けられた絶縁層３０４ａにより収縮する力が働くが、コア層３０２の上下で同じ力が働くため、多層配線基板３００は、略平坦な形状を有する。
さらに、たとえば多層配線基板３００を図８（ａ）の状態よりも温度を高くすると、コア層３０２およびその上下の絶縁層３０４ａはそれぞれ伸びる。ここで、絶縁層３０４ａの方がコア層３０２よりも伸張率が大きいとする。この状態を図８（ｃ）に示す。このとき、コア層３０２には、コア層３０２の上下に設けられた絶縁層３０４ａにより伸張する力が働くが、コア層３０２の上下で同じ力が働くため、多層配線基板３００は、略平坦な形状を有する。
図９は、コア層３０２の上下に同じ材料により構成された絶縁層を設けた多層配線基板３００の構成の他の例を示す図である。図９において、コア層３０２の上下には、同じ材料により構成されるとともに膜厚も略等しい絶縁層３０４ｂが設けられている。
図９（ａ）は、多層配線基板３００が応力フリーとなる程度の高温における多層配線基板３００を示す。ここで、コア層３０２、および絶縁層３０４ｂは、略等しい幅を有する。このとき、多層配線基板３００は、略平坦な形状を有する。
つづいて、たとえば多層配線基板３００を図９（ａ）の状態よりも温度が低い常温とすると、コア層３０２およびその上下の絶縁層３０４ｂはそれぞれ収縮する。ここで、絶縁層３０４ｂの方がコア層３０２よりも収縮率が小さいとする。この状態を図９（ｂ）に示す。このとき、コア層３０２には、コア層３０２の上下に設けられた絶縁層３０４ｂにより伸張する力が働くが、コア層３０２の上下で同じ力が働くため、多層配線基板３００は、略平坦な形状を有する。
さらに、たとえば多層配線基板３００を図９（ａ）の状態よりも温度を高くすると、コア層３０２およびその上下の絶縁層３０４ｂはそれぞれ伸びる。ここで、絶縁層３０４ｂの方がコア層３０２よりも伸張率が小さいとする。この状態を図９（ｃ）に示す。このとき、コア層３０２には、コア層３０２の上下に設けられた絶縁層３０４ｂにより収縮する力が働くが、コア層３０２の上下で同じ力が働くため、多層配線基板３００は、略平坦な形状を有する。
図８および図９に示したように、コア層３０２の上下に、同じ材料により構成された絶縁層を設けた基板は、どのような状態においても、略平坦な形状を有する。
次に、上記のような多層配線基板３００を用いた半導体パッケージの構成を説明する。
図１０は、多層配線基板３００上に半導体チップ１１０および封止樹脂１２０を積層させた半導体パッケージ４００の構成の一例を模式的に示す図である。
図１０（ａ）は、半導体パッケージ４００が応力フリーとなる程度の高温における半導体パッケージ４００を示す。このとき、半導体パッケージ４００は、略平坦な形状を有する。
つづいて、たとえば半導体パッケージ４００を図１０（ａ）の状態よりも温度が低い常温とすると、多層配線基板３００、半導体チップ１１０、および封止樹脂１２０はそれぞれ収縮する。ここで、たとえば多層配線基板３００の方が封止樹脂１２０よりも収縮率が大きいとする。この状態を図１０（ｂ）に示す。このとき、半導体パッケージ４００には、多層配線基板３００側でより強い収縮力が働く。そのため、半導体パッケージ４００は、上側に凸の反りが生じる。
一方、このとき、たとえば封止樹脂１２０の方が多層配線基板３００よりも収縮率が大きいとする。この状態を図１０（ｃ）に示す。このとき、半導体パッケージ４００には、封止樹脂１２０側でより強い収縮力が働く。そのため、半導体パッケージ４００は、下側に凸の反りが生じる。
さらに、たとえば半導体パッケージ４００を図１０（ａ）の状態よりも温度を高くすると、多層配線基板３００、半導体チップ１１０、および封止樹脂１２０はそれぞれ伸張する。ここで、たとえば封止樹脂１２０の方が多層配線基板３００よりも伸張率が大きいとする。この状態を図１１（ａ）に示す。このとき、半導体パッケージ４００には、多層配線基板３００側で収縮力が働く。そのため、半導体パッケージ４００は、上側に凸の反りが生じる。
一方、このとき、たとえば多層配線基板３００の方が封止樹脂１２０よりも伸張率が大きいとする。この状態を図１１（ｂ）に示す。このとき、半導体パッケージ４００には、封止樹脂１２０側で収縮力が働く。そのため、半導体パッケージ４００は、上側に凸の反りが生じる。
以上のように、多層配線基板３００のコア層３０２の上下に同じ材料により構成された絶縁層を設けた構成だと、多層配線基板３００の絶縁層の材料を種々変化させても、高温時等に半導体パッケージ４００の反りを低減することができない。このような反りを低減するためには、たとえば半導体パッケージ４００の反りの状態に応じて、多層配線基板３００や封止樹脂１２０の膜厚等を調整すること等も考えられる。しかし、微細化のためには、各層の膜厚はできるだけ薄い方が好ましい。
そこで、本実施の形態においては、通常通り半導体パッケージを形成したときに、所望の所定温度において半導体パッケージに上または下に凸の反りが生じる場合に、その所定温度において、多層配線基板に半導体パッケージに生じる反りと反対側に反りが生じるように、多層配線基板の２つの絶縁層をそれぞれ異なる材料により構成するようにした。これにより、所望の所定温度条件下で、半導体パッケージの反りを低減することができる。
ここで、反りとは、図１４に示すように、基板やパッケージ等の対象物１５０の中心部の突出した方の底面と、端部底面との高さの差Δｈのことをいう。
図１は、本実施の形態における多層配線基板１００の構成を示す断面図である。
本実施の形態において、多層配線基板１００は、コア層１０２と、コア層１０２の上下にそれぞれ設けられた第１の絶縁層１０４および第２の絶縁層１０６とを含む。ここで、第１の絶縁層１０４と第２の絶縁層１０６とは、異なる材料により構成される。
第１の絶縁層１０４および第２の絶縁層１０６は、たとえばガラスクロスと樹脂とにより構成することができる。ガラスクロスの材料を変化させたり、ガラスクロスの枚数を増やすことにより、樹脂層内のガラスクロスの構成比率を大きくする等してプライ数を変化させたり、または樹脂中のフィラー含有率を変化させる等により、線膨張係数やガラス転移温度等の物性値が異なる、異なる材料とすることができる。本実施の形態において、第１の絶縁層１０４および第２の絶縁層１０６とは、たとえば、線膨張係数が１ｐｐｍ／℃以上異なるように構成される。また、第１の絶縁層１０４および第２の絶縁層１０６とは、たとえば、ガラス転移温度が５℃以上異なるように構成される。なお、本実施の形態において、第１の絶縁層１０４と第２の絶縁層１０６とは、略等しい膜厚を有するようにすることができる。
また、ここでは図示していないが、第１の絶縁層１０４および第２の絶縁層１０６の上面および下面には、それぞれ配線層が設けられている。ここで、第１の絶縁層１０４の上面および下面に設けられた配線層と、第２の絶縁層１０６の上面および下面に設けられた配線層における配線が各記絶縁層の平面積に占める存在比率の差は、略等しいものとすることができる。ここで、配線層における配線が各記絶縁層の平面積に占める存在比率とは、面内方向における絶縁層の面積に対する面内方向における配線の面積の比率のことである。この存在比率の差は、たとえば２０％以下とすることができる。コア層１０２は、たとえば絶縁層と同様のガラスクロスと樹脂とにより構成される。
図１（ａ）は、多層配線基板１００が応力フリーとなる程度の高温における多層配線基板１００を示す。ここで、コア層１０２、第１の絶縁層１０４、および第２の絶縁層１０６は、略等しい幅を有する。このとき、多層配線基板１００は、略平坦な形状を有する。
ここで、たとえば、図１（ａ）の状態よりも温度が低い常温とした場合に、第１の絶縁層１０４の方が第２の絶縁層１０６よりも収縮率が大きいとする。この場合、たとえば図１（ｂ）に示すように、第１の絶縁層１０４をコア層１０２上に配置し、第２の絶縁層１０６をコア層１０２下に配置することにより、常温時に下に凸の反りを有する多層配線基板１００ａを得ることができる。また、たとえば、図１（ｃ）に示すように、第２の絶縁層１０６をコア層１０２上に配置し、第１の絶縁層１０４をコア層１０２下に配置することにより、常温時に上に凸の反りを有する多層配線基板１００ｂを得ることができる。
同様に、たとえば、図１（ａ）の状態よりも温度を高くした場合に、第２の絶縁層１０６の方が第１の絶縁層１０４よりも伸張率が大きいとする。この場合、たとえば図２（ａ）に示すように、第１の絶縁層１０４をコア層１０２上に配置し、第２の絶縁層１０６をコア層１０２下に配置することにより、高温時に下に凸の反りを有する多層配線基板１００ｃを得ることができる。また、たとえば、図２（ｂ）に示すように、第２の絶縁層１０６をコア層１０２上に配置し、第１の絶縁層１０４をコア層１０２下に配置することにより、高温時に上に凸の反りを有する多層配線基板１００ｄを得ることができる。
次に、上記のような多層配線基板１００ａから多層配線基板１００ｄを用いた半導体パッケージの構成を説明する。以下では、多層配線基板１００ａから多層配線基板１００ｄを適宜代表して多層配線基板１００と示す。
図３は、多層配線基板１００上に半導体チップ１１０を搭載し、封止樹脂１２０で封止した半導体パッケージ２００の構成の一例を模式的に示す図である。半導体パッケージ２００は、図５を参照して説明した半導体パッケージ４００と同様の手順で製造することができる。また、封止樹脂１２０の多層配線基板１００上面から封止樹脂１２０上面までの樹脂の厚さは、たとえば０．８０ｍｍ以下とすることができる。
ここで、本実施の形態におけるパッケージの製造手順は、所望の所定温度において半導体パッケージに上または下に凸の反りが生じる場合に、当該所定温度において、多層配線基板１００に半導体パッケージに生じる反りと反対側に反りが生じるように、多層配線基板１００のコア層１０２上下の絶縁層をそれぞれ異なる材料により構成する工程を含む。
図３（ａ）は、半導体パッケージ２００が応力フリーとなる程度の高温における半導体パッケージ２００を示す。このとき、半導体パッケージ２００は、略平坦な形状を有する。
つづいて、たとえば半導体パッケージ２００を図３（ａ）の状態よりも温度が低い常温とすると、多層配線基板１００、半導体チップ１１０、および封止樹脂１２０はそれぞれ収縮する。ここで、たとえば多層配線基板１００の方が封止樹脂１２０よりも収縮率が大きいとする。この状態を図３（ｂ）に示す。このとき、半導体パッケージ２００には、多層配線基板１００側でより強い収縮力が働く。そのため、半導体パッケージ２００には、上側に凸の反りが生じる力が生じる。ここで、多層配線基板自体に反りが生じない多層配線基板３００を用いた場合、図１０（ｂ）に示したように半導体パッケージ４００に上側に凸の反りが生じてしまう。一方、ここで、図１（ｂ）で示した、下側に凸の反りが生じる多層配線基板１００ａを多層配線基板１００として用いることにより、半導体パッケージ２００全体を平坦にすることができる。
一方、このとき、たとえば封止樹脂１２０の方が多層配線基板１００よりも収縮率が大きいとする。この状態を図３（ｃ）に示す。このとき、半導体パッケージ２００には、封止樹脂１２０側でより強い収縮力が働く。そのため、半導体パッケージ２００には、下側に凸の反りが生じる力が生じる。ここで、多層配線基板自体に反りが生じない多層配線基板３００を用いた場合、図１０（ｃ）に示したように半導体パッケージ４００に下側に凸の反りが生じてしまう。一方、ここで、図１（ｃ）で示した、上側に凸の反りが生じる多層配線基板１００ｂを多層配線基板１００として用いることにより、半導体パッケージ２００全体を平坦にすることができる。
さらに、たとえば半導体パッケージ２００を図３（ａ）の状態よりも温度を高くすると、多層配線基板１００、半導体チップ１１０、および封止樹脂１２０はそれぞれ伸張する。ここで、たとえば封止樹脂１２０の方が多層配線基板１００よりも伸張率が大きいとする。この状態を図４（ａ）に示す。このとき、半導体パッケージ２００には、多層配線基板１００側で収縮力が働く。そのため、半導体パッケージ２００には、上側に凸の反りが生じる力が生じる。ここで、多層配線基板自体に反りが生じない多層配線基板３００を用いた場合、図１１（ａ）に示したように半導体パッケージ４００に上側に凸の反りが生じてしまう。一方、ここで、図２（ａ）で示した、下側に凸の反りが生じる多層配線基板１００ｃを多層配線基板１００として用いることにより、半導体パッケージ２００全体を平坦にすることができる。
一方、このとき、たとえば多層配線基板１００の方が封止樹脂１２０よりも伸張率が大きいとする。この状態を図４（ｂ）に示す。このとき、半導体パッケージ２００には、封止樹脂１２０側で収縮力が働く。そのため、半導体パッケージ２００には、下側に凸の反りが生じる力が生じる。ここで、多層配線基板自体に反りが生じない多層配線基板３００を用いた場合、図１１（ｂ）に示したように半導体パッケージ４００に下側に凸の反りが生じてしまう。一方、ここで、図２（ｂ）で示した、上側に凸の反りが生じる多層配線基板１００ｄを多層配線基板１００として用いることにより、半導体パッケージ２００全体を平坦にすることができる。
どのような場合にどのような多層配線基板を組み合わせるかは、実際にたとえば多層配線基板３００を用いて半導体パッケージ４００を形成した後、半導体パッケージ４００の反りの状態に応じて、それと逆向きの反りが生じる多層配線基板１００を適宜選択する等測定値をフィードバックさせて材料を調整することにより決定することができる。また、シミュレーションを行い、シミュレーション結果に応じて、決定することもできる。
以上のように、コア層１０２の上下に異なる材料により構成された第１の絶縁層１０４と第２の絶縁層１０６とを設けることにより、種々の温度条件下で上側に凸、または下側に凸の反りを有する多層配線基板１００を準備することができる。これにより、目的とする半導体パッケージの反り具合に応じて、その反りを補整するような多層配線基板１００を用いることにより、半導体パッケージ２００の反りを低減することができる。
（シミュレーション結果）
半導体パッケージ２００と半導体パッケージ４００と同様の半導体パッケージの温度に対する反り発生のシミュレーションを行った。結果を図１２および１３に示す。
（例１）
図８および図９を参照して説明したように、コア層３０２の上下に同じ材料により構成された絶縁層を形成した多層配線基板３００を用いた半導体パッケージを想定した。このときのシミュレーション結果を図１２（ａ）に示す。
（例２）
図８および図９を参照して説明したように、コア層３０２の上下に同じ材料により構成された絶縁層を形成した多層配線基板３００を用いた半導体パッケージを想定した。ただし、例１で用いた絶縁層よりも、線膨張係数が低い樹脂材料を用いる想定とした。このときのシミュレーション結果を図１２（ｂ）に示す。
（例３）
図１および図２を参照して説明したように、コア層１０２の上下に異なる材料により構成された絶縁層をそれぞれ形成した多層配線基板１００を用いた半導体パッケージを想定した。ここで、コア層１０２の下側の絶縁層は例１と同様のものを用い、上側の絶縁層のみ、下側の絶縁層も、線膨張係数が低い樹脂材料を用いる想定とした。このときのシミュレーション結果を図１３（ａ）に示す。
（例４）
図１および図２を参照して説明したように、コア層１０２の上下に異なる材料により構成された絶縁層をそれぞれ形成した多層配線基板１００を用いた半導体パッケージを想定した。ここで、コア層１０２の上側の絶縁層は例１と同様のものを用い、下側の絶縁層のみ、上側の絶縁層とは、ガラスクロス材料、樹脂材料、およびプライ数が異なる絶縁層を用いる想定とした。このときのシミュレーション結果を図１３（ｂ）に示す。
図中、縦軸の上側が上側に凸の反り具合を示し、下側が下側に凸の反り具合を示す。例１および例２では、応力フリー点となる温度を境に、それより低温側でも高温側でも、上側に凸の反りが生じ、反り挙動が同じとなった。一方、例３で示した条件では、２５０℃程度の高温時に反りを低減することができ、２５０℃前後で測定したときに１５０μｍ以下となるようにできた。また、例４で示した条件では、５０℃程度の温度での反りを低減することができ、５０℃前後で測定したときに１５０μｍ以下となるようにできた。例３および例４では、材料を適宜設計することにより、所望の温度における反りを低減するようにすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態における基板の構成を示す断面図である。 本発明の実施の形態における基板の構成を示す断面図である。 基板上に半導体チップおよび封止樹脂を積層させた半導体パッケージの構成の一例を模式的に示す図である。 基板上に半導体チップおよび封止樹脂を積層させた半導体パッケージの構成の一例を模式的に示す図である。 半導体パッケージを製造する手順を示す工程断面図である。 半導体パッケージを製造する手順を示す工程断面図である。 半導体パッケージに反りが生じた状態を示す模式図である。 コアの上下に同じ材料により構成された絶縁層を設けた基板の構成の一例を示す図である。 コアの上下に同じ材料により構成された絶縁層を設けた基板の構成の他の例を示す図である。 図８または図９に示した基板上に半導体チップおよび封止樹脂を積層させた半導体パッケージの構成の一例を模式的に示す図である。 図８または図９に示した基板上に半導体チップおよび封止樹脂を積層させた半導体パッケージの構成の一例を模式的に示す図である。 シミュレーション結果を示す図である。 シミュレーション結果を示す図である。 反りの状態を示す図である。
符号の説明
１００ 多層配線基板
１００ａ 多層配線基板
１００ｂ 多層配線基板
１００ｃ 多層配線基板
１００ｄ 多層配線基板
１０２ コア層
１０４ 第１の絶縁層
１０６ 第２の絶縁層
１１０ 半導体チップ
１１０ａ 半導体チップ
１１０ｂ 半導体チップ
１１２ ボンディングワイヤ
１１２ａ ボンディングワイヤ
１２０ 封止樹脂
１２０ａ 封止樹脂
１２０ｂ 封止樹脂
１３０ 半田ボール
１３０ａ 半田ボール
１３０ｂ 半田ボール
１４０ ランド
１５０ 対象物
２００ 半導体パッケージ
３００ 多層配線基板
３００ａ 多層配線基板
３００ｂ 多層配線基板
３０２ コア層
３０４ａ 絶縁層
３０４ｂ 絶縁層
４００ 半導体パッケージ
４００ａ 半導体パッケージ
４００ｂ 半導体パッケージ

Claims (11)

  1. 多層配線基板と、前記多層配線基板上に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を含む半導体パッケージであって、
    前記多層配線基板は、上面および下面にそれぞれ配線層が設けられた第１の絶縁層と第２の絶縁層と、前記第１の絶縁層および前記第２の絶縁層の間に設けられたコア層と、を含み、
    前記第１の絶縁層は、前記第２の絶縁層と異なる材料により構成された半導体パッケージ。
  2. 請求項１に記載の半導体パッケージにおいて、
    前記第１の絶縁層は、前記第２の絶縁層と略等しい膜厚を有する半導体パッケージ。
  3. 請求項１または２に記載の半導体パッケージにおいて、
    前記第１の絶縁層の上面および下面に設けられた前記配線層と、前記第２の絶縁層の上面および下面に設けられた前記配線層における配線が前記絶縁層の平面積に占める存在比率の差が２０％以下である半導体パッケージ。
  4. 請求項１から３いずれかに記載の半導体パッケージにおいて、
    前記第１の絶縁層は、前記第２の絶縁層と線膨張係数が１ｐｐｍ／℃以上異なる半導体パッケージ。
  5. 請求項１から４いずれかに記載の半導体パッケージにおいて、
    前記多層配線基板は、２５０℃において、反りを有する半導体パッケージ。
  6. 上面および下面にそれぞれ配線層が設けられた第１の絶縁層と第２の絶縁層と、
    前記第１の絶縁層および前記第２の絶縁層の間に設けられたコア層と、
    を含み、
    前記第１の絶縁層は、前記第２の絶縁層と異なる材料により構成された多層配線基板。
  7. 請求項６に記載の多層配線基板において、
    前記第１の絶縁層は、前記第２の絶縁層と略等しい膜厚を有する多層配線基板。
  8. 請求項６または７に記載の多層配線基板において、
    前記第１の絶縁層の上面および下面に設けられた前記配線層と、前記第２の絶縁層の上面および下面に設けられた前記配線層における配線が前記絶縁層の平面積に占める存在比率の差が２０％以下である多層配線基板。
  9. 請求項６から８いずれかに記載の多層配線基板において、
    前記第１の絶縁層は、前記第２の絶縁層と線膨張係数が１ｐｐｍ／℃以上異なる多層配線基板。
  10. 請求項６から９いずれかに記載の多層配線基板において、
    ２５０℃において、反りを有する多層配線基板。
  11. 上面および下面にそれぞれ配線層が設けられた２つの絶縁層と、当該絶縁層の間に設けられたコア層とを含む多層配線基板と、前記多層配線基板上に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を含む半導体パッケージの製造方法であって、
    所望の所定温度において前記半導体パッケージに上または下に凸の反りが生じる場合に、前記所定温度において、前記多層配線基板に前記半導体パッケージに生じる反りと反対側に反りが生じるように、前記２つの絶縁層をそれぞれ異なる材料により構成する工程を含む半導体パッケージの製造方法。
JP2008097815A 2008-04-04 2008-04-04 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法 Pending JP2009252916A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008097815A JP2009252916A (ja) 2008-04-04 2008-04-04 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
US12/382,546 US7986035B2 (en) 2008-04-04 2009-03-18 Multilayer wiring substrate, semiconductor package, and method of manufacturing semiconductor package
CN2009101329693A CN101552254B (zh) 2008-04-04 2009-04-03 多层布线基板、半导体封装以及制造半导体封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097815A JP2009252916A (ja) 2008-04-04 2008-04-04 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2009252916A true JP2009252916A (ja) 2009-10-29

Family

ID=41132495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097815A Pending JP2009252916A (ja) 2008-04-04 2008-04-04 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US7986035B2 (ja)
JP (1) JP2009252916A (ja)
CN (1) CN101552254B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546932B1 (en) 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
CN104637824A (zh) * 2013-11-08 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合和解离工艺方法
CN110140433B (zh) * 2016-12-15 2021-10-12 株式会社村田制作所 电子模块以及电子模块的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2007294620A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2008294387A (ja) * 2007-04-24 2008-12-04 Hitachi Chem Co Ltd 半導体装置用ビルドアップ配線板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750832B2 (ja) 1997-04-17 2006-03-01 シャープ株式会社 多層配線板
JP4261949B2 (ja) 2003-03-18 2009-05-13 京セラ株式会社 セラミック多層基板
JP2005038906A (ja) 2003-07-15 2005-02-10 Dainippon Printing Co Ltd コア層を持たない薄型の配線板
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2007294620A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2008294387A (ja) * 2007-04-24 2008-12-04 Hitachi Chem Co Ltd 半導体装置用ビルドアップ配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US7986035B2 (en) 2011-07-26
US20090250802A1 (en) 2009-10-08
CN101552254B (zh) 2011-02-16
CN101552254A (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
US9299678B2 (en) Semiconductor package and manufacturing method therefor
TWI526128B (zh) 多層基板及其製造方法
JP4783843B2 (ja) 電子部品内蔵型プリント基板
JP2009252916A (ja) 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
US9661762B2 (en) Printed wiring board
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
JP2011077492A (ja) パッケージ基板
JP5628470B2 (ja) 半導体装置
JP4191204B2 (ja) 半導体装置およびその製造方法
JP2009088173A (ja) 配線基板
US10314166B2 (en) Printed wiring board
KR101067223B1 (ko) 패키지 기판
US20200236778A1 (en) Circuit board and semiconductor package using the same
KR20140000983A (ko) 인쇄회로기판
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
JP2007157865A (ja) 半導体装置及びその製造方法
JP2006080356A (ja) 半導体装置及びその製造方法
WO2023127725A1 (ja) スティフナ付き配線基板
JP2005302968A (ja) 配線基板
JP2010153651A (ja) 積層型半導体パッケージ
KR20080092996A (ko) 휨방지 구조를 갖는 반도체 기판
KR101771801B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005302969A (ja) 配線基板
JP2022118605A (ja) 半導体装置および基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910