JP4261949B2 - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JP4261949B2
JP4261949B2 JP2003074246A JP2003074246A JP4261949B2 JP 4261949 B2 JP4261949 B2 JP 4261949B2 JP 2003074246 A JP2003074246 A JP 2003074246A JP 2003074246 A JP2003074246 A JP 2003074246A JP 4261949 B2 JP4261949 B2 JP 4261949B2
Authority
JP
Japan
Prior art keywords
insulating layer
inorganic composition
multilayer substrate
ceramic multilayer
shrinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003074246A
Other languages
English (en)
Other versions
JP2004281924A (ja
Inventor
裕一 蘆田
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003074246A priority Critical patent/JP4261949B2/ja
Publication of JP2004281924A publication Critical patent/JP2004281924A/ja
Application granted granted Critical
Publication of JP4261949B2 publication Critical patent/JP4261949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種電子装置に用いられるセラミック多層基板に関するものである。
【0002】
【従来の技術】
従来、各種電子装置に様々なセラミック多層基板が用いられている。
【0003】
一般的なセラミック多層基板は、複数の絶縁層を交互に積層した構造のものが知られており、上面に電子部品を搭載して回路を構成することにより、電子装置として機能するようにしたものである。そして近年では、異なる無機組成物からなる、数種類の絶縁層で構成されるセラミック多層基板についても開示されている(例えば、特許文献1参照。)。
【0004】
このようなセラミック多層基板は、図3に示すように、第1の無機組成物からなる第1絶縁層31aと、前記第1の無機組成物と異なる第2の無機組成物からなる第2絶縁層31bとを組み合わせて積層した構成のものであり、上述した形態のセラミック多層基板30は、例えば、構成する絶縁層の一部に誘電率の高い無機組成物からなる材料を用いて内部にコンデンサを形成する目的等に用いられる。
【0005】
また、上述した形態のセラミック多層基板の製作にあっては、従来周知のグリーンシート積層法が採用されるものであり、グリーンシートとした第1絶縁層と第2絶縁層とを組み合わせて積層し、得られた積層体を焼成することにより製作される。
【0006】
【特許文献1】
特開2001−313469号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上述した従来のセラミック多層基板は、異なる無機組成物からなる数種類の絶縁層を用いており、焼成する工程において、絶縁層の種類によって収縮量に差が生じ、焼成後の積層体が変形するという問題を抱えており、電子部品の搭載性を低下させたり、電子装置をマザーボードに実装したときに接合不良を発生させることがあった。
【0008】
また、異なる収縮量からなる絶縁層を積層してなることにより、収縮量がばらつくので、積層体の寸法精度を制御することが困難であり、電子部品を搭載する位置が変動することにより、回路の特性が不安定になることがあった。
【0009】
一方、上述した従来のセラミック多層基板は、異なる無機組成物からなる数種類の絶縁層を積層してなるので、絶縁層の配置により回路の特性が変化するものであり、それぞれの層がどのように配置されているのかを検査することが必要であった。しかしながら、一般的な内部回路の静電容量を測定するといった方法では、測定時間がかかりすぎるばかりでなく、並列にループ回路が構成される静電容量形成部では測定することが困難であるという問題を抱えていた。
【0010】
本発明は上記欠点に鑑み案出されたもので、その目的は、面方向の収縮を抑制して変形を低減するとともに寸法精度を高精度化し、絶縁層の厚み方向の配置を容易な方法で検査することを可能にしたセラミック多層基板を提供することにある。
【0011】
【課題を解決するための手段】
本発明のセラミック多層基板は、第1の無機組成物からなる第1絶縁層と、
前記第1の無機組成物と異なる色調を呈し、かつ前記第1の無機組成物よりも高い温度で焼結する第2の無機組成物からなり、前記第1絶縁層の厚みよりも厚みが厚い第2絶縁層と、を交互に積層してなるものである。
【0013】
更に、本発明のセラミック多層基板は、前記第1の無機組成物と前記第2の無機組成物の色差がJIS−Z−8730で規定されているL*a*b*表色系において5以上の色差であることを特徴とするものである。
【0014】
本発明のセラミック多層基板によれば、第1の無機組成物からなる第1絶縁層と、前記第1の無機組成物よりも高い温度で焼結する第2の無機組成物からなる第2絶縁層と、を交互に積層してなるものである。この構成により、焼成温度の低い絶縁層の焼成では、未焼結状態にある高い温度で焼結する絶縁層により面方向における収縮が抑制され、一方、高い温度で焼結する絶縁層が収縮を開始した際は、すでに焼結している低い温度で焼結する絶縁層により面方向における収縮が抑制される。即ち、面方向は、収縮が抑制されているので、結果的として変形を有効的に低減しており、同時に、寸法精度を高精度化したセラミック多層基板を得ることができる。
【0015】
このとき、本発明のセラミック多層基板においては、上述の構成にするとともに、前記第1の無機組成物と、前記第2の無機組成物とは異なる色調を呈した構成としている。これにより、セラミック多層基板の端面において、各絶縁層間の境界が明確になり、絶縁層の厚み方向の配置を、色調の観察という方法により容易に検査することが可能となる。
【0016】
また、本発明のセラミック多層基板によれば、前記第2絶縁層の厚みが、該第2絶縁層に隣接する第1絶縁層の厚みよりも厚くなしてあることにより、低い温度で焼結する第1絶縁層は、その収縮による応力が小さい。従って、第2絶縁層が未焼結で、剛性が低い状態のときに第1絶縁層の焼成を行なっても、第1絶縁層が面方向へ収縮しようとするのを効果的に抑制することができるので、高精度なセラミック多層基板を得ることができる。
【0017】
更に、本発明のセラミック多層基板によれば、前記第1の無機組成物と前記第2の無機組成物の色差がJIS−Z−8730で規定されているL*a*b*表色系において5以上の色差であることにより、厚み方向の層厚や層数の色調を観察する場合において、目視での判別が可能となる。
【0018】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【0019】
図1は本発明の一実施形態に係るセラミック多層基板の外観斜視図、図2は図1のセラミック多層基板の断面図であり、図中の1は積層体、4は導体層、3はビアホール導体である。
【0020】
積層体1は、組成の異なる2種類の無機組成物を焼成して成る第1絶縁層1a〜1f及び第2絶縁層1g〜1lを交互に積層した構造を有している。積層体1の表層には、導体層4が形成されており、主に電子部品の搭載部となる接続パッドとして機能し、内部に形成された内部電極層2及びビアホール導体3は、主に各回路素子を電気的に接続する配線や、コンデンサやインダクタ等の回路素子として機能する。
【0021】
第1絶縁層1a〜1f及び第2絶縁層1g〜1lを構成する第1の無機組成物及び第2の無機組成物の材料としては、例えば800℃〜1200℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。ガラス−セラミック材料にはガラス粉末及びセラミック粉末が含まれ、ガラス粉末は30〜100重量部含まれており、ガラス粉末を除く材料がセラミック粉末となる。
【0022】
本実施形態においては、例えば、第1絶縁層1a〜1fを構成する第1の無機組成物をガラス粉末が85重量部、第2絶縁層1g〜1lを構成する第2の無機組成物をガラス粉末が55重量部の材料により製作する。
【0023】
ガラス粉末の具体的な組成としては、例えば、必須成分として、SiO2を20〜70重量部、Al23を0.5〜30重量部、MgOを3〜60重量部、また任意成分として、CaOを0〜35重量部、BaOを0〜35重量部、SrOを0〜35重量部、B23を0〜20重量部、ZnOを0〜30重量部、TiO2を0〜10重量部、Na2Oを0〜3重量部、Li2Oを0〜5重量部含むものが用いられる。
【0024】
また、セラミック粉末としては、Al23、SiO2、MgTiO3、CaZrO3、CaTiO3、Mg2SiO4、BaTi49、ZrTiO4、SrTiO3、BaTiO3、TiO2から選ばれる1種以上の無機質材料が用いられる。
【0025】
上記組成のガラス粉末とセラミック粉末との組み合わせによれば、1000℃以下での低温焼結が可能になるとともに、導体層、内部電極層及びビアホール導体として、銀(融点960℃)、銅(融点1083℃)、金(融点1063℃)などの低抵抗導体を用いて形成することが可能となり、低損失な回路を製作することができる。またこの場合、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化にも適している。しかも、上記の範囲で組成を制御することによって、焼成収縮挙動を容易に制御、変更することができる。
【0026】
尚、内部電極層2やビアホール導体3は、その厚みが例えば5〜25μmに設定され、また、その直径は任意に設定することができ、ビアホール導体3が埋設される無機組成物層の厚みが10〜300μmの場合、ビアホール導体3の直径は例えば50〜300μmに設定される。
【0027】
そして、上述したセラミック多層基板は以下の工程を経て製作される。
【0028】
(工程A)
焼成前の第1絶縁層及び第2絶縁層は、例えば上述したガラス粉末とセラミック粉末とを組み合わせた第1の無機組成物及び第2の無機組成物に、有機バインダーと有機溶剤及び必要に応じて可塑剤とを混合して泥奬状のスラリーとし、このスラリーを用いてドクターブレード法などによりテープ成形を行って得られるセラミックグリーンシートである。このとき、第1絶縁層は、第2絶縁層に比して厚みが薄く形成されており、第1絶縁層の各々の厚みは、例えば2μm〜150μmに設定され、第2絶縁層の各々の厚みは、例えば10μm〜300μmに設定される。
【0029】
(工程B)
次に、セラミックグリーンシートにパンチングなどによって貫通孔を形成し、その貫通孔内に導体ペーストを充填してビアホール導体を形成し、セラミックグリーンシートの上面には導体ペーストをスクリーン印刷法などによって被着させてパターンを形成する。
【0030】
本実施形態においては、例えば、第1絶縁層を構成する第1の無機組成物を、ガラス粉末としてSを40重量部、Alを2重量部、MgOを15重量部、CaOを1重量部、BaOを15重量部、BOを20重量部、ZnOを1重量部、TiOを0.5重量部、NaOを0.5重量部、LiOを5重量部、セラミック粉末としてMgTiOを15重量部含む組成から成り、また第2絶縁層を構成する第2の無機組成物は、ガラス粉末としてSを40重量部、Alを2重量部、MgOを15重量部、CaOを1重量部、BaOを15重量部、BOを20重量部、ZnOを1重量部、TiOを0.5重量部、NaOを0.5重量部、LiOを5重量部、セラミック粉末としてAlを45重量部含む材料から成っている。これらの無機組成物に、有機バインダーとしてアクリルバインダ、有機溶剤としてトルエンを添加してなるスラリーを調整し、それぞれ第1絶縁層、第2絶縁層となるセラミックグリーンシートを形成した。そして、導体ペーストの材料は、例えば、銀粉末に、有機バインダーとしてエチルセルロース、有機溶剤として2−2−4−トリメチル−3−3−ペンタジオールモノイソブチレートを添加してなるペーストを用いる。
【0031】
(工程C)
このようにして得られたセラミックグリーンシートを、厚み方向に交互に積層することにより、積層体を形成する。ここで、内部電極層2はビアホール導体3を介して前記積層体の外表面に被着される導体層4に電気的に接続させる。
【0032】
(工程D)
次に、得られた積層体を、連続焼成炉を用いて、常温付近より焼成ピーク温度まで段階的に昇温させながら焼成し、セラミック多層基板10を得る。このとき、第1絶縁層1a〜1f及び第2絶縁層1g〜1lを構成する第1の無機組成物及び第2の無機組成物のそれぞれの焼結する温度は異なっており、焼結する温度の差は20度以上に設定されている。また、導体ペーストについても、上述の無機組成物とは焼結する温度が異なっている。そして、端面8において第1絶縁層と第2絶縁層の色差がJIS−Z−8730で規定されているL*a*b*表色系において5.5の色差となった。
【0033】
このように本実施形態のセラミック多層基板は、第1の無機組成物からなる第1絶縁層と、前記第1の無機組成物よりも高い温度で焼結する第2の無機組成物からなり、前記第1絶縁層の厚みよりも厚みが厚い第2絶縁層と、を交互に積層してなるものである。この構成により、焼成温度の低い第1絶縁層の焼成では、未焼結状態にある高い温度で焼結する第2絶縁層により面方向における収縮が抑制され、一方、高い温度で焼結する第2絶縁層が収縮を開始した際は、すでに焼結している低い温度で焼結する第1絶縁層により面方向における収縮が抑制される。即ち、面方向は、収縮が抑制されているので、結果として変形を有効に低減しており、同時に、寸法精度を高精度化したセラミック多層基板とすることができる。
【0034】
ここで「焼結する温度」とは、「収縮開始温度」のことを意味する。
【0035】
本実施形態においては、第1絶縁層は収縮開始温度が690℃、第2絶縁層は収縮開始温度が783℃となる無機組成物により形成しており、この結果、前記積層体の焼成収縮が終了した時の面方向の収縮率が3%と小さく、反りや変形の少ないセラミック多層基板を得ることができた。
【0036】
また、焼成における体積収縮については、工程Dにおいて第2絶縁層が収縮を開始するまでの間に、第1絶縁層は、その全収縮量に対し90%に相当する体積収縮が完了していることが望ましく、更に望ましくは95%以上完了させるようにする。
【0037】
さらに詳しく説明すると、収縮の開始とは、無機組成物の焼結に伴う収縮が開始されることを意味している。無機組成物に含まれる有機バインダーは加熱により分解、除去され、この際、0〜1%程度の収縮が発生することがあるが、これはバインダの除去に伴うものであり、無機組成物の焼結による実質的な収縮とは別のものである。脱バインダ温度は使用するバインダにより異なるが、アクリルあるいはメタクリルバインダでは500℃、ブチラールバインダでは600℃程度までに終了する。焼成における収縮開始温度については、その温度の差が10℃以上であることが望ましく、更に望ましくは20℃以上である。このような工程Dを経て積層体は、焼成収縮については終了するが、本発明において、この焼成収縮の終了とは、全体積収縮が99%以上進行した時点を意味する。
【0038】
一方、本発明のセラミック多層基板においては、上述の構成にするとともに、前記第1の無機組成物と、前記第2の無機組成物とは異なる色調を呈した構成としている。これにより、セラミック多層基板の端面において、各絶縁層間の境界が明確になり、絶縁層の厚み方向の配置を、色調の観察という方法により容易に検査することを可能にした。
【0039】
また本実施形態においては、前記第2絶縁層の厚みが、該第2絶縁層に隣接する第1絶縁層の厚みよりも厚くなしてあることにより、低い温度で焼結する第1絶縁層は、その収縮による応力が小さい。従って、第2絶縁層が未焼結で、剛性が低い状態のときに第1絶縁層の焼成を行なっても、第1絶縁層が面方向へ収縮しようとするのを効果的に抑制することができるので、高精度なセラミック多層基板とすることができる。
【0040】
更に、前記第1の無機組成物と前記第2の無機組成物の色差がJIS−Z−8730で規定されているL*a*b*表色系において5以上の色差であることにより、厚み方向の層厚や層数の色調を観察する場合において、目視での判別を可能とすることができる。尚、色差は7以上あることが好ましく、この場合においては、製造設備のカメラ画像を通した観察においても、目視での判別が可能となり、生産効率をより高めることができる。
【0041】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【0042】
例えば上述の実施形態では、誘電体層の形成にセラミックグリーンシートを用いるようにしたが、これに代えて、厚みの薄い第1絶縁層の形成に、第1の無機組成物からなるペーストを用いて、第2絶縁層上に印刷等で塗布して直接形成するようにしても良い。この場合、厚みの薄い第1絶縁層がペーストの塗布等によって比較的簡単に形成されるようになり、厚みの薄い第1絶縁層をセラミックグリーンシート等で構成する場合に比し第1絶縁層を形成する際の作業性が良好となり、多層回路基板の生産性を向上させることができる利点もある。
【0043】
また、上述の実施形態においては、第1絶縁層と第2絶縁層とを交互に積層して積層体を形成するようにしたが、これに代えて、複数の第1絶縁層や複数の第2絶縁層を厚み方向に連続して積層することにより積層体を形成するようにしても構わない。
【0044】
更に、本発明の実施形態では、第1絶縁層と第2絶縁層とを異なる色調に発色させるのに組成比を異ならせることによって行っているが、これに代えて、焼成後に所定の発色を呈する材料をどちらか一方に添加するようにしても良く、これにより、セラミック粉末やガラス粉末の組成選択において、設定の自由度が向上する。
【0045】
【発明の効果】
本発明のセラミック多層基板によれば、第1の無機組成物からなる第1絶縁層と、前記第1の無機組成物よりも高い温度で焼結する第2の無機組成物からなり、前記第1絶縁層の厚みよりも厚みが厚い第2絶縁層と、を交互に積層してなるものである。この構成により、焼成温度の低い第1絶縁層の焼成では、未焼結状態にある高い温度で焼結する第2絶縁層により面方向における収縮が抑制され、一方、高い温度で焼結する第2絶縁層が収縮を開始した際は、すでに焼結している低い温度で焼結する第1絶縁層により面方向における収縮が抑制される。即ち、面方向は、収縮が抑制されているので、結果として変形を有効に低減しており、同時に、寸法精度を高精度化したセラミック多層基板を得ることができる。
【0046】
このとき、本発明のセラミック多層基板においては、上述の構成にするとともに、前記第1の無機組成物と、前記第2の無機組成物とは異なる色調を呈した構成としている。これにより、セラミック多層基板の端面において、各絶縁層間の境界が明確になり、絶縁層の厚み方向の配置を、色調の観察という方法により容易に検査することが可能となる。
【0047】
また、本発明のセラミック多層基板によれば、前記第2絶縁層の厚みが、該第2絶縁層に隣接する第1絶縁層の厚みよりも厚くなしてあることにより、低い温度で焼結する第1絶縁層は、その収縮による応力が小さい。従って、第2絶縁層が未焼結で、剛性が低い状態のときに第1絶縁層の焼成を行なっても、第1絶縁層が面方向へ収縮しようとするのを効果的に抑制することができるので、高精度なセラミック多層基板を得ることができる。
【0048】
更に、本発明のセラミック多層基板によれば、前記第1の無機組成物と前記第2の無機組成物の色差がJIS−Z−8730で規定されているL*a*b*表色系において5以上の色差であることにより、厚み方向の層厚や層数の色調を観察する場合において、目視での判別が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るセラミック多層基板の外観斜視図である。
【図2】図1のセラミック多層基板の断面図である。
【図3】従来のセラミック多層基板の断面図である。
【符号の説明】
1・・・積層体
1a〜1f・・・第1絶縁層
1g〜1l・・・第2絶縁層
2・・・内部電極層
3・・・ビアホール導体
4・・・導体層
8・・・端面
10・・・セラミック多層基板

Claims (2)

  1. 第1の無機組成物からなる第1絶縁層と、
    前記第1の無機組成物と異なる色調を呈し、かつ前記第1の無機組成物よりも高い温度で焼結する第2の無機組成物からなり、前記第1絶縁層の厚みよりも厚みが厚い第2絶縁層と、を交互に積層してなるセラミック多層基板。
  2. 前記第1の無機組成物と前記第2の無機組成物の色差がJIS−Z−8730で規定されているL*a*b*表色系において5以上の色差であることを特徴とする請求項1に記載のセラミック多層基板。
JP2003074246A 2003-03-18 2003-03-18 セラミック多層基板 Expired - Fee Related JP4261949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003074246A JP4261949B2 (ja) 2003-03-18 2003-03-18 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003074246A JP4261949B2 (ja) 2003-03-18 2003-03-18 セラミック多層基板

Publications (2)

Publication Number Publication Date
JP2004281924A JP2004281924A (ja) 2004-10-07
JP4261949B2 true JP4261949B2 (ja) 2009-05-13

Family

ID=33289946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003074246A Expired - Fee Related JP4261949B2 (ja) 2003-03-18 2003-03-18 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP4261949B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804110B2 (ja) * 2005-10-27 2011-11-02 京セラ株式会社 配線基板の製造方法
JP2008159725A (ja) * 2006-12-22 2008-07-10 Kyocera Corp セラミック多層基板およびその製造方法
JP2009252916A (ja) 2008-04-04 2009-10-29 Nec Electronics Corp 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP5473561B2 (ja) * 2009-11-27 2014-04-16 京セラ株式会社 ガラスセラミック配線基板およびコイル内蔵ガラスセラミック配線基板ならびにガラスセラミック配線基板の製造方法
KR20160041510A (ko) * 2014-10-08 2016-04-18 삼성전기주식회사 프리프레그 및 이의 제조방법

Also Published As

Publication number Publication date
JP2004281924A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
CN102640239B (zh) 层叠型陶瓷电子部件
JP5003683B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
JP4261949B2 (ja) セラミック多層基板
JP4606115B2 (ja) 多層基板及びその製造方法
JP2002261443A (ja) 回路基板の製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP2008186909A (ja) セラミック多層基板
JP2004235374A (ja) コンデンサ内蔵基板及びチップ状コンデンサ
JP4508625B2 (ja) 多層基板及びその製造方法
JP2008135523A (ja) 多層基板およびその製造方法
JP4077752B2 (ja) 複数個取り用大型基板
JP4869005B2 (ja) 多層基板の製造方法
JP4167517B2 (ja) 多層回路基板の製造方法
JP4069772B2 (ja) 多層回路基板の製造方法
JP2009181987A (ja) セラミック多層基板の製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2008159940A (ja) 多層配線基板およびその製造方法
JP2010278117A (ja) 配線基板の製造方法
JP2006196674A (ja) 配線基板の製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP3987810B2 (ja) セラミック配線基板
JP4514301B2 (ja) 多層配線基板の製造方法
JP2010232255A (ja) 多層配線基板の製造方法
JP2008085035A (ja) 多層配線基板
JP2006066743A (ja) コンデンサ内蔵ガラスセラミック多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4261949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees