JP4069772B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP4069772B2 JP4069772B2 JP2003074242A JP2003074242A JP4069772B2 JP 4069772 B2 JP4069772 B2 JP 4069772B2 JP 2003074242 A JP2003074242 A JP 2003074242A JP 2003074242 A JP2003074242 A JP 2003074242A JP 4069772 B2 JP4069772 B2 JP 4069772B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- sheet layer
- layer
- connection pad
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型の電子部品素子が搭載される多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
フリップチップ型の電子部品素子が搭載される多層回路基板は、小型の半導体部品や複合電子部品等に幅広く用いられている。
【０００３】
かかる従来の多層回路基板は、例えば図３に示すように、無機組成物から成る絶縁層３１ａ、３２ｂを複数個積層して成る積層体３１の最上層に接続パッド３２を形成した構造をしている。そして、積層体３１上には、接続パッド３２に接合される導電性接合材３４を介してフリップチップ型の電子部品素子３３が搭載される。接続パッド３２については、最上層の絶縁層の表面に埋設されるとともに、接続パッド３２の表面に窪みを有した構造のものが知られている（例えば、特許文献１参照。）。
【０００４】
上述した多層回路基板３０によれば、接続パッド３２と、電子部品素子３３に接着されている導電性接合材３４とがずれて搭載されても、導電性接合材３４が略球面体となっていることから、窪みの表面に沿って誘導されるので、自動的に位置決め補正される。従って、比較的実装精度の低いマウンタを用いても、高い接続信頼性が得られるものとなっている。
【０００５】
このような多層回路基板３０は以下の方法で製造される。
【０００６】
まず、無機組成物から成る複数のグリーンシート層を用意し、次に、導体ペーストにより接続パッドを形成して、グリーンシート層を接続パッドとともに平板な金型で圧着積層する。そして、得られた積層体を加熱して焼結することにより、表面に窪みを有した接続パッドが形成された多層回路基板３０が製作されることとなる。このとき、接続パッド形成用の導体ペーストに、グリーンシート層よりも収縮率の大きな材料を用いることにより、接続パッドの厚み方向の収縮量を大きくすることが可能となり、表面に窪みが形成されるようにしている。
【０００７】
【特許文献１】
特開２００２−１４１６４６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法によれば、接続パッドは、平板な金型によりグリーンシート層に押し込まれて埋設されるものの、加熱する前の状態において表面が完全な平面にはならず、若干の盛り上がった状態であるため、接続パッドの厚み方向の収縮量を大きなものとしていても、加熱して焼結したときに形成される窪みは形成されにくい。従って、フリップチップ型の電子部品素子が搭載されたとき、自動的な位置決め補正が不十分なものとなり、高い接続信頼性は得られなかった。
【０００９】
また、グリーンシート層の弾性により、埋設された接続パッド形成用の導体ペーストが押し戻され、導体ペーストの盛り上がりが大きくなることがあり、このような状態から焼結に伴って収縮するのであれば、接続パッドの窪みは一層形成されにくいものとなる。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、接続パッドに窪みを形成し、フリップチップ型の電子部品素子が自動的に位置決め補正され、接続信頼性の高い多層回路基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層回路基板の製造方法によれば、第１の無機組成物を含む第１グリーンシート層と、該第１グリーンシート層よりも厚みが厚く、熱の印加に伴い前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する第２の無機組成物からなる第２グリーンシート層とを、前記第１グリーンシート層を最上層に位置させて積層することにより積層体を形成するとともに、前記積層体上に、前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する接続パッド形成用の導体ペーストを最上層の第１グリーンシート層中に埋設する工程Ａと、前記第２グリーンシート層、前記導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、前記第１グリーンシート層をその面方向に比し厚み方向に大きく収縮させて焼結させることにより第１絶縁層を形成する工程Ｂと、前記積層体を前記第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、前記第２グリーンシート層及び導体ペーストをその面方向に比して厚み方向に大きく収縮させて焼結させることにより、第２絶縁層及び表面に窪みを有した接続パッドを形成する工程Ｃと、を含む多層回路基板の製造方法。
【００１２】
また、本発明の多層回路基板の製造方法によれば、前記工程Ｃの後、前記積層体上にフリップチップ型の電子部品素子を前記接続パッドの窪みの内面に接合される導電性接合材を介して搭載することを特徴とする請求項１に記載の多層回路基板の製造方法。
【００１３】
更に、本発明の多層回路基板の製造方法によれば、前記工程Ａにおける第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることを特徴とする請求項１または請求項２に記載の多層回路基板の製造方法。
【００１４】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００１５】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００１６】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００１７】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１９】
図１は本発明の製造方法によって製作した多層回路基板の断面図であり、図中の１は積層体、２は接続パッドである。
【００２０】
同図に示す積層体１は、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ〜１ｆを積層した構造を有している。そして、積層体１の表層には、接続パッド２が形成されており、半導体素子や圧電素子等の電子部品素子３の搭載部として機能する。尚、図には示さないが、内部にも、内部導体及びビアホール導体が適宜形成されており、主に各回路素子を電気的に接続する配線や、インダクタやキャパシタ等の回路素子として機能する。
【００２１】
第１絶縁層１ａ〜１ｃは第１の無機組成物から、また第２絶縁層１ｅ〜１ｆは第２の無機組成物から成り、これら無機組成物の材料としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。ガラス−セラミック材料にはガラス粉末及びセラミック粉末が含まれ、ガラス粉末は３０〜１００重量部含まれており、ガラス粉末を除く材料がセラミック粉末となる。
【００２２】
本実施形態においては、例えば、第１絶縁層をガラス粉末が８５重量部、第２絶縁層はガラス粉末を５５重量部の組成から成る材料により製作した。
【００２３】
ガラス粉末の具体的な組成としては、例えば、必須成分として、ＳｉＯ2を２０〜７０重量部、Ａｌ2Ｏ3を０．５〜３０重量部、ＭｇＯを３〜６０重量部、また任意成分として、ＣａＯを０〜３５重量部、ＢａＯを０〜３５重量部、ＳｒＯを０〜３５重量部、Ｂ2Ｏ3を０〜２０重量部、ＺｎＯを０〜３０重量部、ＴｉＯ2を０〜１０重量部、Ｎａ2Ｏを０〜３重量部、Ｌｉ2Ｏを０〜５重量部含むものが挙げられる。
【００２４】
セラミック粉末としては、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＴｉＯ3、ＣａＺｒＯ3、ＣａＴｉＯ3、Ｍｇ2ＳｉＯ4、ＢａＴｉ4Ｏ9、ＺｒＴｉＯ4、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＴｉＯ2から選ばれる１種以上が挙げられる。
【００２５】
上記組成のガラス粉末とセラミック粉末との組み合わせによれば、１０００℃以下での低温焼結が可能となるとともに、導体層として、銀（融点９６０℃）、銅（融点１０８３℃）、金（融点１０６３℃）などの低抵抗導体を用いて形成することが可能となり、低損失な回路を作成できる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適している。しかも、上記の範囲で種々組成を制御することによって、焼成収縮挙動を容易に制御、変更することができる。
【００２６】
尚、接続パッド２は銀、銅、金のいずれか一種を含む導電材料からから成り、その厚みは例えば５〜２５μｍに設定される。
【００２７】
次に上述した多層回路基板の製造方法について、図２を用いて説明する。
【００２８】
（工程Ａ）
図２（ａ）に示す１ａ−ｇは、第１の無機組成物を含む第１グリーンシート層であり、１ｅ−ｇは、第２の無機組成物から成る第２グリーンシート層である。これらのグリーンシート層は、例えば上述したガラス粉末とセラミック粉末とを組み合わせた粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合してスラリー化し、このスラリーを用いてドクターブレード法などによりテープ成形を行い、所定寸法に切断することによって得られるセラミックグリーンシートである。このとき、第１グリーンシート層１ａ−ｇは、第２グリーンシート層１ｅ−ｇに比して厚みが薄く形成されており、第１グリーンシート層１ａ−ｇの厚みは、例えば２〜１５０μｍに設定され、第２グリーンシート層１ａ−ｇの厚みは、例えば１０〜３００μｍに設定される。
【００２９】
次に、第１グリーンシート層１ａ−ｇと第２グリーンシート層１ｅ−ｇとを貼り合わせ、得られたシートの第１グリーンシート層上には接続パッド形成用の導体ペースト２−ｇをスクリーン印刷法などによって被着させて形成する。
【００３０】
本実施形態においては、例えば、第１の無機組成物はガラス粉末が、ＳｉＯ2を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部と、セラミック粉末が、ＭｇＴｉＯ３を１５重量部の組成から成り、また第２の無機組成物はガラス粉末が、ＳｉＯ2を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部、セラミック粉末が、Ａｌ２Ｏ３を４５重量部含む材料から成っている。これらの無機組成物に、有機バインダとしてアクリルバインダ、有機溶剤としてトルエンを添加してなるスラリーを調整し、それぞれ第１グリーンシート層、第２グリーンシート層を形成した。そして、接続パッド形成用の導体ペーストの材料は、例えば、銀粉末に、有機バインダとしてエチルセルロース、有機溶剤として２−２−４−トリメチル−３−３−ペンタジオールモノイソブチレートを添加して成るペーストを用いた。
【００３１】
このようにして得られたシートと、第１グリーンシート層１ｂ−ｇ、１ｃ−ｇ及び第２グリーンシート層１ｆ−ｇから成るシートとを、平板な金型で圧着積層して図２（ｂ）に示す積層体１−ｇを形成する。このとき、第１グリーンシート層１ａ−ｇを最上層に位置させるとともに、接続パッド形成用の導体ペースト２−ｇは、第１グリーンシート層１ａ−ｇ中に押し込み埋設した状態とする。
【００３２】
（工程Ｂ）
次に、得られた積層体１−ｇを、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１絶縁層を形成する。
【００３３】
（工程Ｃ）
続いて、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２絶縁層１ｅ、１ｆ及び表面に窪みを有した接続パッド２を形成し、図２（ｃ）に示すような多層回路基板１０を製作する。
【００３４】
このように、積層体を、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、面方向への収縮が未焼結状態の第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層１ａ〜１ｃが形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ及び導体ペースト２−ｇは、面方向への収縮が第１絶縁層１ａ〜１ｃの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層１ｅ、１ｆと接続パッド２が形成される。このとき、接続パッド２は、導体ペースト２−ｇで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッド２に窪みを形成することができる。
【００３５】
一方、高温で収縮を開始する第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの厚みが低温で収縮を開始する第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは第２グリーンシート層１ｅ−ｇ、１ｆ−ｇよりも厚みが薄いので、埋設された接続パッド形成用の導体ペースト２−ｇを押し戻す弾性は弱く、加熱する前の導体ペースト２−ｇの盛り上がりは小さくなり、接続パッド２の窪みがより大きく形成される。
【００３６】
本実施形態においては、第１グリーンシート層は収縮開始温度が６９０℃、第２グリーンシート層は収縮開始温度が７８３℃となる無機組成物により形成しており、この結果、積層体１−ｇの焼成収縮が終了した時の面方向の線収縮率が３％と小さく、対して、厚み方向の線収縮率は４０％と大きなものとなり、接続パッド２の窪みを５〜１５μｍと安定して形成することができた。
【００３７】
焼成における体積収縮については、上記工程Ｃにおいて第２グリーンシート層１ｅ−ｇ、１ｆ−ｇが収縮を開始するまでの間に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その全収縮量に対し９０％に相当する体積収縮が完了していることが望ましく、更に望ましくは９５％以上完了していることである。
【００３８】
ここで収縮の開始とは、無機組成物の焼結に伴う収縮が開始されることを意味している。グリーンシート層に含まれる有機バインダは加熱により分解、除去され、この際、０〜１％程度の収縮が発生することがあるが、これはバインダの除去に伴うものであり、無機組成物の焼結による実質的な収縮とは別のものである。脱バインダ温度は使用するバインダにより異なるが、アクリルあるいはメタクリルバインダでは５００℃、ブチラールバインダでは６００℃程度までに終了する。焼成における収縮開始温度については、その温度の差が１０℃以上であることが望ましく、更に望ましくは２０℃以上である。このような工程Ｂ及びＣを経て積層体は焼成収縮が終了するが、本発明において、この焼成収縮の終了とは、全体積収縮が９９％以上進行した時点を意味する。
【００３９】
また、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ、１ｆ及び接続パッド２が形成された後に、積層体１上にフリップチップ型の電子部品素子３を窪みの内面に接合される導電性接合材４を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板１０とすることができる。導電性接合材４は、略球面体となっており、材料としては半田バンプが主に用いられているが、これに限らず、金ワイヤから形成される金バンプを用いても構わない。
【００４０】
更に、本実施形態において、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定することにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００４１】
かくして上述した多層回路基板は、積層体上に形成された接続パッドにフリップチップ型の電子部品素子を搭載することにより、小型の半導体部品や複合電子部品として機能することとなる。
【００４２】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００４３】
例えば上述の実施形態では、第１グリーンシート層１ａ〜１ｃの形成にセラミックグリーンシートを用い、これを第２グリーンシート層の形成に用いられるセラミックグリーンシートと貼り合わせて使用するようにしたが、これに代えて、第１グリーンシート層１ａ〜１ｃの形成にペースト状になした第１の無機組成物を用い、これを第２グリーンシート層の主面に、印刷等で塗布して直接形成するようにしても良い。この場合、厚みの薄い第１グリーンシート層がペーストの塗布等によって比較的簡単に形成されるようになり、厚みの薄い第１グリーンシート層をセラミックグリーンシート等で構成する場合に比し第１グリーンシート層を形成する際の作業性が良好となり、多層回路基板の生産性を向上させることができる利点もある。
【００４４】
また、上述の実施形態においては、第１グリーンシート層と第２グリーンシート層とを交互に積層して積層体を形成するようにしたが、これに代えて、複数の第１グリーンシート層や複数の第２グリーンシート層を厚み方向に連続して積層することにより積層体を形成するようにしても構わない。
【００４５】
更に、本発明における最上層の第１グリーンシート層とは、上述の実施形態では示していないが、積層体の主面側に露出する層のことを意味するものであり、例えば、一主面に形成したキャビティの底面部に露出する層をも含むものである。
【００４６】
そして、焼成収縮が終了した後、接続パッドの表面にメッキ膜を形成しても良く、このとき、メッキ膜を形成することによって窪みが消失するという問題が発生することはない。
【００４７】
【発明の効果】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００４８】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００４９】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００５０】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作した多層回路基板の断面図である。
【図２】本発明の一実施形態に係る多層回路基板の製造工程を説明するための断面図である。
【図３】従来の多層回路基板の断面図である。
【符号の説明】
１・・・積層体
１ａ−ｇ〜１ｃ−ｇ・・・第１グリーンシート層
１ｅ−ｇ、１ｆ−ｇ・・・第２グリーンシート層
１ａ〜１ｃ・・・第１絶縁層
１ｅ、１ｆ・・・第２絶縁層
２−ｇ・・・導体ペースト
２・・・接続パッド
３・・・電子部品素子
４・・・導電性接合材
１０・・・多層回路基板
【発明の属する技術分野】
本発明は、フリップチップ型の電子部品素子が搭載される多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
フリップチップ型の電子部品素子が搭載される多層回路基板は、小型の半導体部品や複合電子部品等に幅広く用いられている。
【０００３】
かかる従来の多層回路基板は、例えば図３に示すように、無機組成物から成る絶縁層３１ａ、３２ｂを複数個積層して成る積層体３１の最上層に接続パッド３２を形成した構造をしている。そして、積層体３１上には、接続パッド３２に接合される導電性接合材３４を介してフリップチップ型の電子部品素子３３が搭載される。接続パッド３２については、最上層の絶縁層の表面に埋設されるとともに、接続パッド３２の表面に窪みを有した構造のものが知られている（例えば、特許文献１参照。）。
【０００４】
上述した多層回路基板３０によれば、接続パッド３２と、電子部品素子３３に接着されている導電性接合材３４とがずれて搭載されても、導電性接合材３４が略球面体となっていることから、窪みの表面に沿って誘導されるので、自動的に位置決め補正される。従って、比較的実装精度の低いマウンタを用いても、高い接続信頼性が得られるものとなっている。
【０００５】
このような多層回路基板３０は以下の方法で製造される。
【０００６】
まず、無機組成物から成る複数のグリーンシート層を用意し、次に、導体ペーストにより接続パッドを形成して、グリーンシート層を接続パッドとともに平板な金型で圧着積層する。そして、得られた積層体を加熱して焼結することにより、表面に窪みを有した接続パッドが形成された多層回路基板３０が製作されることとなる。このとき、接続パッド形成用の導体ペーストに、グリーンシート層よりも収縮率の大きな材料を用いることにより、接続パッドの厚み方向の収縮量を大きくすることが可能となり、表面に窪みが形成されるようにしている。
【０００７】
【特許文献１】
特開２００２−１４１６４６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法によれば、接続パッドは、平板な金型によりグリーンシート層に押し込まれて埋設されるものの、加熱する前の状態において表面が完全な平面にはならず、若干の盛り上がった状態であるため、接続パッドの厚み方向の収縮量を大きなものとしていても、加熱して焼結したときに形成される窪みは形成されにくい。従って、フリップチップ型の電子部品素子が搭載されたとき、自動的な位置決め補正が不十分なものとなり、高い接続信頼性は得られなかった。
【０００９】
また、グリーンシート層の弾性により、埋設された接続パッド形成用の導体ペーストが押し戻され、導体ペーストの盛り上がりが大きくなることがあり、このような状態から焼結に伴って収縮するのであれば、接続パッドの窪みは一層形成されにくいものとなる。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、接続パッドに窪みを形成し、フリップチップ型の電子部品素子が自動的に位置決め補正され、接続信頼性の高い多層回路基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層回路基板の製造方法によれば、第１の無機組成物を含む第１グリーンシート層と、該第１グリーンシート層よりも厚みが厚く、熱の印加に伴い前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する第２の無機組成物からなる第２グリーンシート層とを、前記第１グリーンシート層を最上層に位置させて積層することにより積層体を形成するとともに、前記積層体上に、前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する接続パッド形成用の導体ペーストを最上層の第１グリーンシート層中に埋設する工程Ａと、前記第２グリーンシート層、前記導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、前記第１グリーンシート層をその面方向に比し厚み方向に大きく収縮させて焼結させることにより第１絶縁層を形成する工程Ｂと、前記積層体を前記第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、前記第２グリーンシート層及び導体ペーストをその面方向に比して厚み方向に大きく収縮させて焼結させることにより、第２絶縁層及び表面に窪みを有した接続パッドを形成する工程Ｃと、を含む多層回路基板の製造方法。
【００１２】
また、本発明の多層回路基板の製造方法によれば、前記工程Ｃの後、前記積層体上にフリップチップ型の電子部品素子を前記接続パッドの窪みの内面に接合される導電性接合材を介して搭載することを特徴とする請求項１に記載の多層回路基板の製造方法。
【００１３】
更に、本発明の多層回路基板の製造方法によれば、前記工程Ａにおける第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることを特徴とする請求項１または請求項２に記載の多層回路基板の製造方法。
【００１４】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００１５】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００１６】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００１７】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１９】
図１は本発明の製造方法によって製作した多層回路基板の断面図であり、図中の１は積層体、２は接続パッドである。
【００２０】
同図に示す積層体１は、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ〜１ｆを積層した構造を有している。そして、積層体１の表層には、接続パッド２が形成されており、半導体素子や圧電素子等の電子部品素子３の搭載部として機能する。尚、図には示さないが、内部にも、内部導体及びビアホール導体が適宜形成されており、主に各回路素子を電気的に接続する配線や、インダクタやキャパシタ等の回路素子として機能する。
【００２１】
第１絶縁層１ａ〜１ｃは第１の無機組成物から、また第２絶縁層１ｅ〜１ｆは第２の無機組成物から成り、これら無機組成物の材料としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。ガラス−セラミック材料にはガラス粉末及びセラミック粉末が含まれ、ガラス粉末は３０〜１００重量部含まれており、ガラス粉末を除く材料がセラミック粉末となる。
【００２２】
本実施形態においては、例えば、第１絶縁層をガラス粉末が８５重量部、第２絶縁層はガラス粉末を５５重量部の組成から成る材料により製作した。
【００２３】
ガラス粉末の具体的な組成としては、例えば、必須成分として、ＳｉＯ2を２０〜７０重量部、Ａｌ2Ｏ3を０．５〜３０重量部、ＭｇＯを３〜６０重量部、また任意成分として、ＣａＯを０〜３５重量部、ＢａＯを０〜３５重量部、ＳｒＯを０〜３５重量部、Ｂ2Ｏ3を０〜２０重量部、ＺｎＯを０〜３０重量部、ＴｉＯ2を０〜１０重量部、Ｎａ2Ｏを０〜３重量部、Ｌｉ2Ｏを０〜５重量部含むものが挙げられる。
【００２４】
セラミック粉末としては、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＴｉＯ3、ＣａＺｒＯ3、ＣａＴｉＯ3、Ｍｇ2ＳｉＯ4、ＢａＴｉ4Ｏ9、ＺｒＴｉＯ4、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＴｉＯ2から選ばれる１種以上が挙げられる。
【００２５】
上記組成のガラス粉末とセラミック粉末との組み合わせによれば、１０００℃以下での低温焼結が可能となるとともに、導体層として、銀（融点９６０℃）、銅（融点１０８３℃）、金（融点１０６３℃）などの低抵抗導体を用いて形成することが可能となり、低損失な回路を作成できる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適している。しかも、上記の範囲で種々組成を制御することによって、焼成収縮挙動を容易に制御、変更することができる。
【００２６】
尚、接続パッド２は銀、銅、金のいずれか一種を含む導電材料からから成り、その厚みは例えば５〜２５μｍに設定される。
【００２７】
次に上述した多層回路基板の製造方法について、図２を用いて説明する。
【００２８】
（工程Ａ）
図２（ａ）に示す１ａ−ｇは、第１の無機組成物を含む第１グリーンシート層であり、１ｅ−ｇは、第２の無機組成物から成る第２グリーンシート層である。これらのグリーンシート層は、例えば上述したガラス粉末とセラミック粉末とを組み合わせた粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合してスラリー化し、このスラリーを用いてドクターブレード法などによりテープ成形を行い、所定寸法に切断することによって得られるセラミックグリーンシートである。このとき、第１グリーンシート層１ａ−ｇは、第２グリーンシート層１ｅ−ｇに比して厚みが薄く形成されており、第１グリーンシート層１ａ−ｇの厚みは、例えば２〜１５０μｍに設定され、第２グリーンシート層１ａ−ｇの厚みは、例えば１０〜３００μｍに設定される。
【００２９】
次に、第１グリーンシート層１ａ−ｇと第２グリーンシート層１ｅ−ｇとを貼り合わせ、得られたシートの第１グリーンシート層上には接続パッド形成用の導体ペースト２−ｇをスクリーン印刷法などによって被着させて形成する。
【００３０】
本実施形態においては、例えば、第１の無機組成物はガラス粉末が、ＳｉＯ2を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部と、セラミック粉末が、ＭｇＴｉＯ３を１５重量部の組成から成り、また第２の無機組成物はガラス粉末が、ＳｉＯ2を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部、セラミック粉末が、Ａｌ２Ｏ３を４５重量部含む材料から成っている。これらの無機組成物に、有機バインダとしてアクリルバインダ、有機溶剤としてトルエンを添加してなるスラリーを調整し、それぞれ第１グリーンシート層、第２グリーンシート層を形成した。そして、接続パッド形成用の導体ペーストの材料は、例えば、銀粉末に、有機バインダとしてエチルセルロース、有機溶剤として２−２−４−トリメチル−３−３−ペンタジオールモノイソブチレートを添加して成るペーストを用いた。
【００３１】
このようにして得られたシートと、第１グリーンシート層１ｂ−ｇ、１ｃ−ｇ及び第２グリーンシート層１ｆ−ｇから成るシートとを、平板な金型で圧着積層して図２（ｂ）に示す積層体１−ｇを形成する。このとき、第１グリーンシート層１ａ−ｇを最上層に位置させるとともに、接続パッド形成用の導体ペースト２−ｇは、第１グリーンシート層１ａ−ｇ中に押し込み埋設した状態とする。
【００３２】
（工程Ｂ）
次に、得られた積層体１−ｇを、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１絶縁層を形成する。
【００３３】
（工程Ｃ）
続いて、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２絶縁層１ｅ、１ｆ及び表面に窪みを有した接続パッド２を形成し、図２（ｃ）に示すような多層回路基板１０を製作する。
【００３４】
このように、積層体を、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、面方向への収縮が未焼結状態の第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層１ａ〜１ｃが形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ及び導体ペースト２−ｇは、面方向への収縮が第１絶縁層１ａ〜１ｃの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層１ｅ、１ｆと接続パッド２が形成される。このとき、接続パッド２は、導体ペースト２−ｇで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッド２に窪みを形成することができる。
【００３５】
一方、高温で収縮を開始する第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの厚みが低温で収縮を開始する第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは第２グリーンシート層１ｅ−ｇ、１ｆ−ｇよりも厚みが薄いので、埋設された接続パッド形成用の導体ペースト２−ｇを押し戻す弾性は弱く、加熱する前の導体ペースト２−ｇの盛り上がりは小さくなり、接続パッド２の窪みがより大きく形成される。
【００３６】
本実施形態においては、第１グリーンシート層は収縮開始温度が６９０℃、第２グリーンシート層は収縮開始温度が７８３℃となる無機組成物により形成しており、この結果、積層体１−ｇの焼成収縮が終了した時の面方向の線収縮率が３％と小さく、対して、厚み方向の線収縮率は４０％と大きなものとなり、接続パッド２の窪みを５〜１５μｍと安定して形成することができた。
【００３７】
焼成における体積収縮については、上記工程Ｃにおいて第２グリーンシート層１ｅ−ｇ、１ｆ−ｇが収縮を開始するまでの間に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その全収縮量に対し９０％に相当する体積収縮が完了していることが望ましく、更に望ましくは９５％以上完了していることである。
【００３８】
ここで収縮の開始とは、無機組成物の焼結に伴う収縮が開始されることを意味している。グリーンシート層に含まれる有機バインダは加熱により分解、除去され、この際、０〜１％程度の収縮が発生することがあるが、これはバインダの除去に伴うものであり、無機組成物の焼結による実質的な収縮とは別のものである。脱バインダ温度は使用するバインダにより異なるが、アクリルあるいはメタクリルバインダでは５００℃、ブチラールバインダでは６００℃程度までに終了する。焼成における収縮開始温度については、その温度の差が１０℃以上であることが望ましく、更に望ましくは２０℃以上である。このような工程Ｂ及びＣを経て積層体は焼成収縮が終了するが、本発明において、この焼成収縮の終了とは、全体積収縮が９９％以上進行した時点を意味する。
【００３９】
また、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ、１ｆ及び接続パッド２が形成された後に、積層体１上にフリップチップ型の電子部品素子３を窪みの内面に接合される導電性接合材４を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板１０とすることができる。導電性接合材４は、略球面体となっており、材料としては半田バンプが主に用いられているが、これに限らず、金ワイヤから形成される金バンプを用いても構わない。
【００４０】
更に、本実施形態において、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定することにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００４１】
かくして上述した多層回路基板は、積層体上に形成された接続パッドにフリップチップ型の電子部品素子を搭載することにより、小型の半導体部品や複合電子部品として機能することとなる。
【００４２】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００４３】
例えば上述の実施形態では、第１グリーンシート層１ａ〜１ｃの形成にセラミックグリーンシートを用い、これを第２グリーンシート層の形成に用いられるセラミックグリーンシートと貼り合わせて使用するようにしたが、これに代えて、第１グリーンシート層１ａ〜１ｃの形成にペースト状になした第１の無機組成物を用い、これを第２グリーンシート層の主面に、印刷等で塗布して直接形成するようにしても良い。この場合、厚みの薄い第１グリーンシート層がペーストの塗布等によって比較的簡単に形成されるようになり、厚みの薄い第１グリーンシート層をセラミックグリーンシート等で構成する場合に比し第１グリーンシート層を形成する際の作業性が良好となり、多層回路基板の生産性を向上させることができる利点もある。
【００４４】
また、上述の実施形態においては、第１グリーンシート層と第２グリーンシート層とを交互に積層して積層体を形成するようにしたが、これに代えて、複数の第１グリーンシート層や複数の第２グリーンシート層を厚み方向に連続して積層することにより積層体を形成するようにしても構わない。
【００４５】
更に、本発明における最上層の第１グリーンシート層とは、上述の実施形態では示していないが、積層体の主面側に露出する層のことを意味するものであり、例えば、一主面に形成したキャビティの底面部に露出する層をも含むものである。
【００４６】
そして、焼成収縮が終了した後、接続パッドの表面にメッキ膜を形成しても良く、このとき、メッキ膜を形成することによって窪みが消失するという問題が発生することはない。
【００４７】
【発明の効果】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００４８】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００４９】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００５０】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作した多層回路基板の断面図である。
【図２】本発明の一実施形態に係る多層回路基板の製造工程を説明するための断面図である。
【図３】従来の多層回路基板の断面図である。
【符号の説明】
１・・・積層体
１ａ−ｇ〜１ｃ−ｇ・・・第１グリーンシート層
１ｅ−ｇ、１ｆ−ｇ・・・第２グリーンシート層
１ａ〜１ｃ・・・第１絶縁層
１ｅ、１ｆ・・・第２絶縁層
２−ｇ・・・導体ペースト
２・・・接続パッド
３・・・電子部品素子
４・・・導電性接合材
１０・・・多層回路基板
Claims (3)
- 第１の無機組成物を含む第１グリーンシート層と、該第１グリーンシート層よりも厚みが厚く、熱の印加に伴い前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する第２の無機組成物からなる第２グリーンシート層とを、前記第１グリーンシート層を最上層に位置させて積層することにより積層体を形成するとともに、前記積層体上に、前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する接続パッド形成用の導体ペーストを最上層の第１グリーンシート層中に埋設する工程Ａと、
前記第２グリーンシート層、前記導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、前記第１グリーンシート層をその面方向に比し厚み方向に大きく収縮させて焼結させることにより第１絶縁層を形成する工程Ｂと、
前記積層体を前記第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、前記第２グリーンシート層及び導体ペーストをその面方向に比して厚み方向に大きく収縮させて焼結させることにより、第２絶縁層及び表面に窪みを有した接続パッドを形成する工程Ｃと、を含む多層回路基板の製造方法。 - 前記工程Ｃの後、前記積層体上にフリップチップ型の電子部品素子を前記接続パッドの窪みの内面に接合される導電性接合材を介して搭載することを特徴とする請求項１に記載の多層回路基板の製造方法。
- 前記工程Ａにおける第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることを特徴とする請求項１または請求項２に記載の多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074242A JP4069772B2 (ja) | 2003-03-18 | 2003-03-18 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074242A JP4069772B2 (ja) | 2003-03-18 | 2003-03-18 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281923A JP2004281923A (ja) | 2004-10-07 |
| JP4069772B2 true JP4069772B2 (ja) | 2008-04-02 |
Family
ID=33289943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074242A Expired - Fee Related JP4069772B2 (ja) | 2003-03-18 | 2003-03-18 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069772B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4649983B2 (ja) * | 2004-12-27 | 2011-03-16 | 株式会社村田製作所 | 回路基板の製造方法 |
-
2003
- 2003-03-18 JP JP2003074242A patent/JP4069772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281923A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002094244A (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
| JP4788544B2 (ja) | 多層セラミック基板およびその製造方法 | |
| WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP7089426B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板 | |
| JP2009111394A (ja) | 多層セラミック基板の製造方法 | |
| JP4069772B2 (ja) | 多層回路基板の製造方法 | |
| JP2006237493A (ja) | 配線基板 | |
| JP2008109063A (ja) | セラミック多層基板 | |
| JP2005501795A (ja) | セラミック基板の製造方法及びセラミック基板 | |
| JP4261949B2 (ja) | セラミック多層基板 | |
| JP2004200679A (ja) | 多層回路基板の製造方法 | |
| JP2017147430A (ja) | 積層型キャパシタ及びその製造方法 | |
| JP2004235374A (ja) | コンデンサ内蔵基板及びチップ状コンデンサ | |
| JP4077752B2 (ja) | 複数個取り用大型基板 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JP2008135523A (ja) | 多層基板およびその製造方法 | |
| JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4167517B2 (ja) | 多層回路基板の製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JP4018898B2 (ja) | 積層セラミック電子部品 | |
| JP2006013354A (ja) | 多層回路基板の製造方法 | |
| JP2001144438A (ja) | 多層セラミック基板およびその製造方法 | |
| JP4869005B2 (ja) | 多層基板の製造方法 | |
| JP2005191316A (ja) | 多層回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |