JP3540941B2 - 積層体およびその製造方法 - Google Patents
積層体およびその製造方法 Download PDFInfo
- Publication number
- JP3540941B2 JP3540941B2 JP14938798A JP14938798A JP3540941B2 JP 3540941 B2 JP3540941 B2 JP 3540941B2 JP 14938798 A JP14938798 A JP 14938798A JP 14938798 A JP14938798 A JP 14938798A JP 3540941 B2 JP3540941 B2 JP 3540941B2
- Authority
- JP
- Japan
- Prior art keywords
- functional block
- molded body
- insulator
- ceramic
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器等に用いる多層回路基板や電子部品等の積層体およびその製造方法に関するものである。
【０００２】
【従来技術】
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路基板や電子部品もその動向に呼応する形で、積層化、ファインライン化が押し進められている。
【０００３】
特に携帯通信機器等の高周波を利用した通信機器においては、セラミックスの優れた誘電特性等と多層化技術から、セラミック多層回路基板が従来より年を追う毎に多用されている。また、パソコン等の高速ロジックの分野においても、発熱量の増加等に伴いセラミック多層回路基板の必要性が増してきている。ところが、小型軽量化の要求は留まるところを知らず、基板の積層化およびファインライン化を採用しても要求を満足できなくなってきた。
【０００４】
そこで、近年においては、コンデンサやインダクタのような受動回路素子を基板に内蔵することが検討されてきた。このような受動回路素子を基板に内蔵した第１の構造として、基板を形成するグリーンシートの間に、この基板用のグリーンシートとは異なる特性を有するコンデンサ用のグリーンシートを介装することにより、コンデンサを基板内部に形成したものが検討されている。本構造の利点は、積層セラミックコンデンサの技術とセラミック多層基板の技術を融合したもので、基板材料とコンデンサ材料との同時焼成技術は新規検討しなくはならないものの、従来の技術を応用して作製可能なことが利点である。
【０００５】
第２の構造として、グリーンシートの一部分に厚膜コンデンサをパターンニングし、基板内に内蔵することが検討されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、異なる特性を有するセラミックスのグリーンシートを積層する第１の構造では、同一平面は同一材料で構成されるため、コンデンサ素子用の誘電体層を挟んで配置された内部配線間に不要な容量が発生し、回路上の干渉が生じてしまうという問題があった。これを防止するために内部配線間の間隔を大きくする必要があるが、これは逆に、小型化を阻害するものであり、限定された用途でしか小型化を実現できないという欠点があった。
【０００７】
また、第２の構造では、一部分に厚膜コンデンサを形成するため、上記第１の構造のような問題は生じないが、厚膜で形成されるため素子精度を十分確保できないという問題があった。例えば、誘電体膜を厚膜で形成すると、その膜厚がバラツキ、基板毎に取り出す容量が微妙に異なるという問題があった。
【０００８】
さらに、上記した第１および第２の構造の場合には、機能素子を内蔵した基板を同時焼成した後でなければ、内蔵した機能素子がどの程度の特性を有するものか確認できず、基板内に内蔵された機能ブロックの特性を把握でき、基板として所望の特性を得ることが困難であった。
【０００９】
本発明は上記問題を解決するものであり、回路上の干渉を防止でき、小型化を達成できるとともに、所望の特性を容易に得ることができる積層体およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】本発明の積層体は、セラミック絶縁層を複数積層してなるとともに、前記セラミック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが収容され、かつ該機能ブロックと前記絶縁体の収容凹部内壁面との間にセラミックス（金属含有ペーストを用いて形成されたものを除く）が充填されているものである。ここで、機能ブロックと絶縁体の収容凹部内壁面との間に充填されたセラミックスは、前記機能ブロックと前記絶縁体との反応を抑制する材料からなることが望ましく、収容凹部を被覆する蓋体が絶縁体に一体的に設けられていることが望ましい。
【００１１】
また、本発明の積層体の製造方法は、セラミック絶縁層成形体を複数積層してなるとともに、前記セラミック絶縁層成形体間に導体を有する積層成形体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種を形成するための導体を有する機能ブロック成形体を収容した後、該機能ブロック成形体と前記積層成形体の収容凹部内壁面との間にセラミック材料（金属含有ペーストを除く）を充填し、この成形体を焼成する方法である。
【００１２】
【作用】
本発明の積層体では、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが積層体内に内蔵されており、上記のような機能は機能ブロックだけに収まり、その他の部分には波及しないため、例えば、コンデンサの機能を有する機能ブロックを内蔵した場合には、機能ブロックは誘電率の高い材料により構成されるが、上記第１の構造である従来のグリーンシート積層法と異なり、同一平面を絶縁体材料と機能ブロック材料により形成でき、このため、絶縁体内を引き回された配線間に余分な容量が発生しにくくなり、回路上の干渉を防止できる。従って、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００１３】
また、従来のグリーンシート積層法によりインダクタを形成する場合には、同一平面はフェライト等の磁性材料から構成されているため、磁性材料近傍の配線間では磁気結合が生じる虞があったが、本発明では、インダクタの機能を有する機能ブロックを内蔵した場合には、磁性材料は機能ブロックのみであり、配線間の磁気結合を生じることがなく、回路上の干渉を防止でき、これにより、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００１４】
さらに、上記した第１および第２の構造の場合には、機能素子を内蔵した基板を同時焼成した後でなければ、内蔵した機能素子がどの程度の特性を有するものか確認できないが、本発明の積層体では、予め機能ブロック成形体のみを焼成して特性を測定することにより、そのような機能ブロックがどの程度の特性を有するのか予め確認できるため、積層体内に内蔵された機能ブロックの特性を把握でき、所望の特性を容易に得ることができる。
【００１５】
【発明の実施の形態】
本発明の積層体は、セラミック絶縁層を複数積層してなるとともに、前記セラミック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが収容され、かつ該機能ブロックと前記絶縁体の収容凹部内壁面との間にセラミックスが充填されているものである。ここで、セラミックまたはセラミックスとは、ガラスセラミックまたはガラスセラミックスを包含する概念である。
【００１６】
抵抗体は、一般にチップ抵抗に代表されるように、セラミック基板上または内部に、例えば、酸化ルテニウム−ガラス複合系の抵抗体を形成して構成されている。
【００１７】
このような抵抗体は、例えば、未焼成のグリーンシートの表面に抵抗体の一対の端子電極を印刷等の方法により形成し、その後、端子電極間に、例えば、酸化ルテニウム−ガラス複合系の厚膜を形成し、その表面を覆い隠すように第２のグリーンシートを積層し、酸化ルテニウム−ガラス複合系の厚膜の両端部に電極を形成して一体化焼成することにより得られる。抵抗体を形成する母材としては、例えば、Ａｌ2 Ｏ3 と硼珪酸アルカリ土類金属塩ガラスの複合体等が用いられる。
【００１８】
コンデンサは、一般に、内部電極層と誘電体層を交互に積層したコンデンサ本体の両端にそれぞれ端子電極を形成して構成されている。
【００１９】
このようなコンデンサは、例えば、グリーンシートＡに電極Ａを、グリーンシートＢに電極Ｂを形成し、グリーンシートＡとグリーンシートＢを、電極Ａと電極Ｂが対向するように交互に積層、一体化し、電極Ａおよび電極Ｂをそれぞれをまとめる形で２つの端子電極を形成して一体化焼成することにより得られる。誘電体層を形成するグリーンシートは、例えば、９００℃程度で低温焼成可能なＢａＴｉ4 Ｏ9 系、ＭｇＴｉＯ3 −ＣａＴｉＯ3 系、ＣａＺｒＯ3 系、鉛系リラクサー材料等の誘電率が高いセラミック材料が用いられる。
【００２０】
インダクタは、一般に、絶縁体あるいは磁性体内にスパイラル状の導体を形成することにより構成されている。
【００２１】
このようなインダクタは、例えば、グリーンシート上に略Ｕ形のパターンを形成したのち、該略Ｕ形のパターンがグリーンシートの積層によってスパイラルを形成するようにビアホール導体を形成、積層、一体化して、端部に取り出し電極を形成した後、一体化焼成することによって得られる。インダクタを構成するグリーンシートは、例えば、フェライト系の磁性セラミックスが用いられる。
【００２２】
上記した抵抗体、コンデンサ、インダクタは一般的な構造であり、そられの製造方法も一般的である。本発明では、このような抵抗体、コンデンサ、インダクタのうち少なくとも一種の機能を有する機能ブロックが絶縁体内に内蔵されているのである。
【００２３】
絶縁体は、上記したように、セラミック絶縁層を複数積層して構成されており、必要に応じて絶縁層の間に内部配線が形成されたり、絶縁層の積層方向にビアホール導体が形成されている。このような絶縁体を構成するセラミック材料としては、例えば、Ａｌ2 Ｏ3 とガラスからなるガラスセラミック材料が使用される。
【００２４】
そして、本発明の積層体は、上記絶縁体の収容凹部に機能ブロックが収容されており、該機能ブロックと絶縁体の収容凹部内壁面との間にセラミックスが充填されているものである。
【００２５】
本発明では、特に、絶縁体のセラミック材料と、機能ブロックを構成するセラミック材料が異なる場合に効果的である。
【００２６】
図１にコンデンサからなる機能ブロックを有する本発明の積層体を示す。本発明の積層体は、絶縁層１を６層積層して絶縁体２が形成されており、この絶縁体２には収容凹部３が形成されている。絶縁体２には、収容凹部３を被覆するように絶縁層１を２層積層してなる蓋体４が絶縁体２に一体的に設けられている。
【００２７】
また、絶縁層１間には内部配線５や、絶縁層１の積層方向にビアホール導体６が形成されている。収容凹部３の底面には内部電極５ａ、５ｂの一端側が露出している。
【００２８】
そして、収容凹部３には機能ブロック７が収容されており、この機能ブロック７と収容凹部３の内壁面との間にはセラミックス８が充填されている。
【００２９】
機能ブロック７は、誘電体層９と内部電極層１０を交互に積層して構成されており、内部電極層１０は交互に端子用ビアホール導体１１ａ、１１ｂにより接続され、機能ブロック７の下面に導出されて電極を形成しており、この部分で、収容凹部３の底面に形成された内部電極５ａ、５ｂの一端部にそれぞれ接続されている。
【００３０】
蓋体４には、内部配線パターンやビアホール導体６が形成されており、ビアホール導体６が表面に露出しており、電子部品等を実装するための電極を形成している。
【００３１】
以上のように構成された積層体では、抵抗体、コンデンサ、インダクタに必要とされる誘電特性等を満足するセラミックスで機能ブロック７を形成するとともに、この機能ブロック７とは異なるセラミックスからなる絶縁体２を形成しているため、従来のグリーンシート積層法と異なり、同一平面を絶縁体材料と機能ブロック材料により形成でき、これにより、絶縁体２内を引き回された内部配線５間に余分な容量が発生しにくくなり、回路上の干渉を防止できる。従って、内部配線５間の距離を小さくすることができ、積層体の小型化を促進でき、用途を拡大できる。
【００３２】
尚、上記例では、機能ブロック７が誘電体層９を複数有するセラミック積層構造である場合について説明したが、機能ブロックは単層であっても良い。
【００３３】
また、機能ブロック７を誘電体層９を複数積層して構成したが、この誘電体層９の厚みは、図１に示したように、絶縁体２の絶縁層１の厚みよりも薄く形成することにより、機能ブロック７の容量を大きくすることができる。
【００３４】
さらに、機能ブロック７の誘電体層９を構成する材料を、絶縁体２の絶縁層１を構成する材料よりも比誘電率が大きい材料を用いることもでき、この場合には、機能ブロック７の容量を大きくすることができる。
【００３５】
また、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、絶縁体２の絶縁層１を構成する材料と同一材料を用いることができる。
【００３６】
さらにまた、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、機能ブロック７と絶縁体２との同時焼成の際に機能ブロック７と絶縁体２との反応を緩和する材料を用いることができ、この場合には、機能ブロック７の誘電体層９と絶縁体２との反応を抑制でき、機能ブロック７を有効に活用できるため、より小型化を達成できる。このような理由から、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、機能ブロック７と絶縁体２との反応を抑制する材料で、機能ブロック７と絶縁体２とは異なるセラミック材料からなることが望ましい。
【００３７】
本発明の積層体の製造方法について説明する。機能ブロックの成形体としては、上記した公知の製造方法により得られたものを利用できる。このような公知の手法により得られた未焼成品を利用することは、工程も確立出来ており、歩留まりも良好な為、絶縁体と一体焼成することによる歩留まり低下も抑制できるのである。また機能ブロックがどの程度の特性を有するかを予め確認できるため、機能ブロックを内蔵した積層体について所望の特性を容易に得ることができる。
【００３８】
先ず、図２に示すように、絶縁層成形体２１を６層積層するとともに、積層成形体２２に収容凹部３を形成して、積層成形体２２を作製する。この積層成形体２２に収容凹部３を形成する。この積層成形体２２では、絶縁層成形体２１の間に内部配線パターン２５が形成され、内部電極パターン２５ａ、２５ｂの一端が、収容凹部３の底面に露出して形成されている。内部配線パターン２５は、ビアホール導体となる導電部材２６により接続されているものものある。
【００３９】
一方、上記した公知の製造方法により機能ブロック成形体２７を形成する。即ち、グリーンシート２９に内部電極ペーストを塗布して内部電極パターン３０ａ、３０ｂを形成し、このようなグリーンシート２９を内部電極パターン３０ａ、３０ｂが交互に配置されるように５層積層し、さらにその上部に内部電極ペーストを塗布していないグリーンシート２９を積層して機能ブロック成形体２７が形成されている。尚、内部電極パターン３０ａ同士、および内部電極パターン３０ｂ同士が、グリーンシート２９の積層方向に形成された端子用ビアホール導体となる導電部材３１ａ、３１ｂによりそれぞれ連結され、機能ブロック成形体２７の下面に露出している。
【００４０】
そして、図３に示すように、機能ブロック成形体２７を積層成形体２２の収容凹部３に収容し、機能ブロック成形体２７の下面に露出した導電部材３１ａ、３１ｂを、収容凹部３の底面に露出した内部電極パターン２５ａ、２５ｂの一端にそれぞれ当接させる。
【００４１】
この後、機能ブロック成形体２７と収容凹部３の内壁面との隙間にセラミックスラリーを充填し、さらに、収容凹部３を被覆するように、積層成形体２２の上面に、上記した絶縁層成形体２１を２層積層して蓋体成形体２４を配置する。この蓋体成形体２４の内部には内部配線パターンやビアホール導体となる導電部材２６が形成されており、蓋体成形体２４の上面には電極等が露出して形成されている。
【００４２】
この後、機能ブロック成形体２７に形成された内部電極パターン３０ａ、３０ｂ、導電部材３１ａ、３１ｂ、および積層成形体２２に形成された内部配線パターン２５、内部電極パターン２５ａ、２５ｂ、導電部材２６のそれぞれの融点および共晶温度以下の温度で一体焼成することにより、本発明の積層体が得られる。
【００４３】
当接した機能ブロック成形体２７の下面に露出した導電部材３１ａ、３１ｂと、収容凹部３の底面に露出した内部電極パターン２５ａ、２５ｂの一端とは、ある程度接触しているため焼成時に電極金属同士が焼結して接続できる。
【００４４】
また、機能ブロック７の端子は２つ以上存在するが、それら全ての端子を収容凹部３内に露出した電極と接続できない場合は、機能ブロック７の上面に端子を引き出し、蓋体４の下面に形成された電極と接続すれば良い。この場合、機能ブロック成形体２７の上面に形成された端子と、蓋体成形体２４の下面に形成された電極とを当接し、軽くプレスを行った後焼成することにより接続できる。
【００４５】
さらに、積層体の反りやクラックの発生を防止するため、機能ブロック７と絶縁体２との焼成収縮挙動および熱膨張率をほぼ同じにすることが重要である。
【００４６】
本発明の積層体は、機能ブロック７の誘電体層の層厚が薄く、積層数が多いときにより効果的である。例えば、１０μｍの厚みの誘電体層を１００層積層した機能ブロック７を基板内に内蔵することは、上記したグリーンシート積層法等の先行技術で作製することは、コスト面を考えると実用的ではない。
【００４７】
更に、信頼性を向上させる為には、機能ブロック成形体２７と収容凹部３の内壁面との間に、絶縁体２と同じ材料（スラリー）を流し込み、焼成すれば良い。
【００４８】
それによって、振動試験等の信頼性を格段に向上できる。また、積層成形体２２と機能ブロック成形体２７を同時焼成する際に、絶縁層成形体２１とグリーンシート２９との反応が過剰となる場合には、反応を防止する緩衝材となる材料を流し込む方法もある。
【００４９】
機能ブロック成形体２７と収容凹部３の内壁面との間にスラリーを流し込んだ場合、該機能ブロック成形体２７が完全に埋設してしまうことが予想される。この際、問題となるのは機能ブロック７の上面でも端子と電極との接続をとらなければならない場合であり、この問題を解決するためには、スラリーに感光性樹脂を含有させ、これを機能ブロック成形体２７と収容凹部３の内壁面との間に流し込み、埋設した機能ブロック成形体２７の上面を露光現像することにより、機能ブロック成形体２７の上面の端子を露出できる。
【００５０】
具体的な製造方法について説明する。
【００５１】
まず、Ｍｇ、Ｃａ、Ｔｉを含有する酸化物を主成分とし、これに焼結助剤として硼素化合物、アルカリ金属化合物、及び硼珪酸アルカリ土類系ガラスが添加された、８００℃〜１１００℃程度の低温で焼成可能なセラミック材料に、メタクリル系バインダ、フタル酸ジオクチル（ＤＯＰ）およびトルエンを混ぜて、ボールミルにて機能ブロック成形体用のスラリーを作製する。
【００５２】
また、ガラスセラミック材料として硼珪酸鉛系の低融点ガラスとアルミナフィラーを準備する。重量比率は５０：５０で混合する。これにメタクリル系バインダ、ＤＯＰおよびトルエンを混ぜて、ボールミルにて絶縁体および蓋体用のスラリーを作製する。
【００５３】
機能ブロック成形体用のスラリーをドクターブレード法にてテープキャスティングし、膜厚３０μｍのグリーンシートを作製するとともに、絶縁体および蓋体用のスラリーをドクターブレード法にてテープキャスティングし、膜厚２１０μｍのグリーンシート（絶縁層成形体）を作製する。
【００５４】
３０μｍのグリーンシートにビアホールを形成するとともに、このビアホールに銀ペーストを充填し、かつ銀ペーストを塗布して内部電極パターンを形成し、これらを図２に示すように積層し、機能ブロック成形体を作製する。この際、機能ブロック成形体の底面に、ビアホール導体により電極が引き出されている。
【００５５】
次に２１０μｍのグリーンシートにビアホールを形成するとともに、このビアホールに銀ペーストを充填し、かつ銀ペーストを塗布して内部配線パターンを形成し、これらを３層積層する。この３層目のグリーンシートには、収容凹部３内に露出する電極が形成されている。
【００５６】
この後、収容凹部３を形成するための開口部が形成されるとともに、上記のようにビアホールに銀ペーストが充填され、かつ銀ペーストが塗布されて内部配線パターンが形成された２１０μｍのグリーンシートを３層積層し、積層成形体を作製する。
【００５７】
この後、積層成形体の収容凹部に、機能ブロック成形体の底面の電極を、収容凹部３内に露出する電極に当接するように、機能ブロック成形体を収容する。積層成形体の収容凹部の内壁面と機能ブロック成形体との隙間には、上記絶縁体用のセラミックスラリーを充填する。
【００５８】
次に、上記のようにビアホールに銀ペーストが充填され、かつ銀ペーストが塗布されて内部配線パターンが形成された２１０μｍのグリーンシートを２層、収容凹部３を被覆するように、積層成形体に積層する。その表層には部品を搭載するための電極を露出させる。
【００５９】
この後、この未焼成品を大気中において９００℃１時間焼成することにより、本発明の積層体が得られる。
【００６０】
【発明の効果】
本発明の積層体では、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが積層体内に内蔵されており、上記のような機能は機能ブロックだけに収まり、その他の部分には波及しないため、例えば、コンデンサの機能を有する機能ブロックを内蔵した場合には、機能ブロックは誘電率の高い材料により構成されるが、同一平面を絶縁体材料と機能ブロック材料により形成でき、このため、絶縁体内を引き回された配線間に余分な容量が発生しにくくなり、回路上の干渉を防止でき、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００６１】
また、予め機能ブロック成形体のみを焼成して特性を測定することにより、そのような機能ブロックがどの程度の特性を有するのか予め確認できるため、積層体内に内蔵された機能ブロックの特性を把握でき、所望の特性を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の積層体を示す縦断面図である。
【図２】本発明の積層体の製造方法を示す説明図である。
【図３】本発明の積層体の製造方法で得られた未焼成品を示す断面図である。
【符号の説明】
１・・・セラミック絶縁層
２・・・絶縁体
３・・・収容凹部
５・・・内部配線
５ａ、５ｂ・・・内部電極
６・・・ビアホール導体
７・・・機能ブロック
８・・・セラミックス
９・・・誘電体層
１０・・・内部電極層
１１ａ、１１ｂ・・・端子用ビアホール導体
【発明の属する技術分野】
本発明は、電子機器等に用いる多層回路基板や電子部品等の積層体およびその製造方法に関するものである。
【０００２】
【従来技術】
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路基板や電子部品もその動向に呼応する形で、積層化、ファインライン化が押し進められている。
【０００３】
特に携帯通信機器等の高周波を利用した通信機器においては、セラミックスの優れた誘電特性等と多層化技術から、セラミック多層回路基板が従来より年を追う毎に多用されている。また、パソコン等の高速ロジックの分野においても、発熱量の増加等に伴いセラミック多層回路基板の必要性が増してきている。ところが、小型軽量化の要求は留まるところを知らず、基板の積層化およびファインライン化を採用しても要求を満足できなくなってきた。
【０００４】
そこで、近年においては、コンデンサやインダクタのような受動回路素子を基板に内蔵することが検討されてきた。このような受動回路素子を基板に内蔵した第１の構造として、基板を形成するグリーンシートの間に、この基板用のグリーンシートとは異なる特性を有するコンデンサ用のグリーンシートを介装することにより、コンデンサを基板内部に形成したものが検討されている。本構造の利点は、積層セラミックコンデンサの技術とセラミック多層基板の技術を融合したもので、基板材料とコンデンサ材料との同時焼成技術は新規検討しなくはならないものの、従来の技術を応用して作製可能なことが利点である。
【０００５】
第２の構造として、グリーンシートの一部分に厚膜コンデンサをパターンニングし、基板内に内蔵することが検討されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、異なる特性を有するセラミックスのグリーンシートを積層する第１の構造では、同一平面は同一材料で構成されるため、コンデンサ素子用の誘電体層を挟んで配置された内部配線間に不要な容量が発生し、回路上の干渉が生じてしまうという問題があった。これを防止するために内部配線間の間隔を大きくする必要があるが、これは逆に、小型化を阻害するものであり、限定された用途でしか小型化を実現できないという欠点があった。
【０００７】
また、第２の構造では、一部分に厚膜コンデンサを形成するため、上記第１の構造のような問題は生じないが、厚膜で形成されるため素子精度を十分確保できないという問題があった。例えば、誘電体膜を厚膜で形成すると、その膜厚がバラツキ、基板毎に取り出す容量が微妙に異なるという問題があった。
【０００８】
さらに、上記した第１および第２の構造の場合には、機能素子を内蔵した基板を同時焼成した後でなければ、内蔵した機能素子がどの程度の特性を有するものか確認できず、基板内に内蔵された機能ブロックの特性を把握でき、基板として所望の特性を得ることが困難であった。
【０００９】
本発明は上記問題を解決するものであり、回路上の干渉を防止でき、小型化を達成できるとともに、所望の特性を容易に得ることができる積層体およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】本発明の積層体は、セラミック絶縁層を複数積層してなるとともに、前記セラミック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが収容され、かつ該機能ブロックと前記絶縁体の収容凹部内壁面との間にセラミックス（金属含有ペーストを用いて形成されたものを除く）が充填されているものである。ここで、機能ブロックと絶縁体の収容凹部内壁面との間に充填されたセラミックスは、前記機能ブロックと前記絶縁体との反応を抑制する材料からなることが望ましく、収容凹部を被覆する蓋体が絶縁体に一体的に設けられていることが望ましい。
【００１１】
また、本発明の積層体の製造方法は、セラミック絶縁層成形体を複数積層してなるとともに、前記セラミック絶縁層成形体間に導体を有する積層成形体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種を形成するための導体を有する機能ブロック成形体を収容した後、該機能ブロック成形体と前記積層成形体の収容凹部内壁面との間にセラミック材料（金属含有ペーストを除く）を充填し、この成形体を焼成する方法である。
【００１２】
【作用】
本発明の積層体では、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが積層体内に内蔵されており、上記のような機能は機能ブロックだけに収まり、その他の部分には波及しないため、例えば、コンデンサの機能を有する機能ブロックを内蔵した場合には、機能ブロックは誘電率の高い材料により構成されるが、上記第１の構造である従来のグリーンシート積層法と異なり、同一平面を絶縁体材料と機能ブロック材料により形成でき、このため、絶縁体内を引き回された配線間に余分な容量が発生しにくくなり、回路上の干渉を防止できる。従って、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００１３】
また、従来のグリーンシート積層法によりインダクタを形成する場合には、同一平面はフェライト等の磁性材料から構成されているため、磁性材料近傍の配線間では磁気結合が生じる虞があったが、本発明では、インダクタの機能を有する機能ブロックを内蔵した場合には、磁性材料は機能ブロックのみであり、配線間の磁気結合を生じることがなく、回路上の干渉を防止でき、これにより、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００１４】
さらに、上記した第１および第２の構造の場合には、機能素子を内蔵した基板を同時焼成した後でなければ、内蔵した機能素子がどの程度の特性を有するものか確認できないが、本発明の積層体では、予め機能ブロック成形体のみを焼成して特性を測定することにより、そのような機能ブロックがどの程度の特性を有するのか予め確認できるため、積層体内に内蔵された機能ブロックの特性を把握でき、所望の特性を容易に得ることができる。
【００１５】
【発明の実施の形態】
本発明の積層体は、セラミック絶縁層を複数積層してなるとともに、前記セラミック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが収容され、かつ該機能ブロックと前記絶縁体の収容凹部内壁面との間にセラミックスが充填されているものである。ここで、セラミックまたはセラミックスとは、ガラスセラミックまたはガラスセラミックスを包含する概念である。
【００１６】
抵抗体は、一般にチップ抵抗に代表されるように、セラミック基板上または内部に、例えば、酸化ルテニウム−ガラス複合系の抵抗体を形成して構成されている。
【００１７】
このような抵抗体は、例えば、未焼成のグリーンシートの表面に抵抗体の一対の端子電極を印刷等の方法により形成し、その後、端子電極間に、例えば、酸化ルテニウム−ガラス複合系の厚膜を形成し、その表面を覆い隠すように第２のグリーンシートを積層し、酸化ルテニウム−ガラス複合系の厚膜の両端部に電極を形成して一体化焼成することにより得られる。抵抗体を形成する母材としては、例えば、Ａｌ2 Ｏ3 と硼珪酸アルカリ土類金属塩ガラスの複合体等が用いられる。
【００１８】
コンデンサは、一般に、内部電極層と誘電体層を交互に積層したコンデンサ本体の両端にそれぞれ端子電極を形成して構成されている。
【００１９】
このようなコンデンサは、例えば、グリーンシートＡに電極Ａを、グリーンシートＢに電極Ｂを形成し、グリーンシートＡとグリーンシートＢを、電極Ａと電極Ｂが対向するように交互に積層、一体化し、電極Ａおよび電極Ｂをそれぞれをまとめる形で２つの端子電極を形成して一体化焼成することにより得られる。誘電体層を形成するグリーンシートは、例えば、９００℃程度で低温焼成可能なＢａＴｉ4 Ｏ9 系、ＭｇＴｉＯ3 −ＣａＴｉＯ3 系、ＣａＺｒＯ3 系、鉛系リラクサー材料等の誘電率が高いセラミック材料が用いられる。
【００２０】
インダクタは、一般に、絶縁体あるいは磁性体内にスパイラル状の導体を形成することにより構成されている。
【００２１】
このようなインダクタは、例えば、グリーンシート上に略Ｕ形のパターンを形成したのち、該略Ｕ形のパターンがグリーンシートの積層によってスパイラルを形成するようにビアホール導体を形成、積層、一体化して、端部に取り出し電極を形成した後、一体化焼成することによって得られる。インダクタを構成するグリーンシートは、例えば、フェライト系の磁性セラミックスが用いられる。
【００２２】
上記した抵抗体、コンデンサ、インダクタは一般的な構造であり、そられの製造方法も一般的である。本発明では、このような抵抗体、コンデンサ、インダクタのうち少なくとも一種の機能を有する機能ブロックが絶縁体内に内蔵されているのである。
【００２３】
絶縁体は、上記したように、セラミック絶縁層を複数積層して構成されており、必要に応じて絶縁層の間に内部配線が形成されたり、絶縁層の積層方向にビアホール導体が形成されている。このような絶縁体を構成するセラミック材料としては、例えば、Ａｌ2 Ｏ3 とガラスからなるガラスセラミック材料が使用される。
【００２４】
そして、本発明の積層体は、上記絶縁体の収容凹部に機能ブロックが収容されており、該機能ブロックと絶縁体の収容凹部内壁面との間にセラミックスが充填されているものである。
【００２５】
本発明では、特に、絶縁体のセラミック材料と、機能ブロックを構成するセラミック材料が異なる場合に効果的である。
【００２６】
図１にコンデンサからなる機能ブロックを有する本発明の積層体を示す。本発明の積層体は、絶縁層１を６層積層して絶縁体２が形成されており、この絶縁体２には収容凹部３が形成されている。絶縁体２には、収容凹部３を被覆するように絶縁層１を２層積層してなる蓋体４が絶縁体２に一体的に設けられている。
【００２７】
また、絶縁層１間には内部配線５や、絶縁層１の積層方向にビアホール導体６が形成されている。収容凹部３の底面には内部電極５ａ、５ｂの一端側が露出している。
【００２８】
そして、収容凹部３には機能ブロック７が収容されており、この機能ブロック７と収容凹部３の内壁面との間にはセラミックス８が充填されている。
【００２９】
機能ブロック７は、誘電体層９と内部電極層１０を交互に積層して構成されており、内部電極層１０は交互に端子用ビアホール導体１１ａ、１１ｂにより接続され、機能ブロック７の下面に導出されて電極を形成しており、この部分で、収容凹部３の底面に形成された内部電極５ａ、５ｂの一端部にそれぞれ接続されている。
【００３０】
蓋体４には、内部配線パターンやビアホール導体６が形成されており、ビアホール導体６が表面に露出しており、電子部品等を実装するための電極を形成している。
【００３１】
以上のように構成された積層体では、抵抗体、コンデンサ、インダクタに必要とされる誘電特性等を満足するセラミックスで機能ブロック７を形成するとともに、この機能ブロック７とは異なるセラミックスからなる絶縁体２を形成しているため、従来のグリーンシート積層法と異なり、同一平面を絶縁体材料と機能ブロック材料により形成でき、これにより、絶縁体２内を引き回された内部配線５間に余分な容量が発生しにくくなり、回路上の干渉を防止できる。従って、内部配線５間の距離を小さくすることができ、積層体の小型化を促進でき、用途を拡大できる。
【００３２】
尚、上記例では、機能ブロック７が誘電体層９を複数有するセラミック積層構造である場合について説明したが、機能ブロックは単層であっても良い。
【００３３】
また、機能ブロック７を誘電体層９を複数積層して構成したが、この誘電体層９の厚みは、図１に示したように、絶縁体２の絶縁層１の厚みよりも薄く形成することにより、機能ブロック７の容量を大きくすることができる。
【００３４】
さらに、機能ブロック７の誘電体層９を構成する材料を、絶縁体２の絶縁層１を構成する材料よりも比誘電率が大きい材料を用いることもでき、この場合には、機能ブロック７の容量を大きくすることができる。
【００３５】
また、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、絶縁体２の絶縁層１を構成する材料と同一材料を用いることができる。
【００３６】
さらにまた、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、機能ブロック７と絶縁体２との同時焼成の際に機能ブロック７と絶縁体２との反応を緩和する材料を用いることができ、この場合には、機能ブロック７の誘電体層９と絶縁体２との反応を抑制でき、機能ブロック７を有効に活用できるため、より小型化を達成できる。このような理由から、機能ブロック７と収容凹部３の内壁面との間に充填されたセラミックス８としては、機能ブロック７と絶縁体２との反応を抑制する材料で、機能ブロック７と絶縁体２とは異なるセラミック材料からなることが望ましい。
【００３７】
本発明の積層体の製造方法について説明する。機能ブロックの成形体としては、上記した公知の製造方法により得られたものを利用できる。このような公知の手法により得られた未焼成品を利用することは、工程も確立出来ており、歩留まりも良好な為、絶縁体と一体焼成することによる歩留まり低下も抑制できるのである。また機能ブロックがどの程度の特性を有するかを予め確認できるため、機能ブロックを内蔵した積層体について所望の特性を容易に得ることができる。
【００３８】
先ず、図２に示すように、絶縁層成形体２１を６層積層するとともに、積層成形体２２に収容凹部３を形成して、積層成形体２２を作製する。この積層成形体２２に収容凹部３を形成する。この積層成形体２２では、絶縁層成形体２１の間に内部配線パターン２５が形成され、内部電極パターン２５ａ、２５ｂの一端が、収容凹部３の底面に露出して形成されている。内部配線パターン２５は、ビアホール導体となる導電部材２６により接続されているものものある。
【００３９】
一方、上記した公知の製造方法により機能ブロック成形体２７を形成する。即ち、グリーンシート２９に内部電極ペーストを塗布して内部電極パターン３０ａ、３０ｂを形成し、このようなグリーンシート２９を内部電極パターン３０ａ、３０ｂが交互に配置されるように５層積層し、さらにその上部に内部電極ペーストを塗布していないグリーンシート２９を積層して機能ブロック成形体２７が形成されている。尚、内部電極パターン３０ａ同士、および内部電極パターン３０ｂ同士が、グリーンシート２９の積層方向に形成された端子用ビアホール導体となる導電部材３１ａ、３１ｂによりそれぞれ連結され、機能ブロック成形体２７の下面に露出している。
【００４０】
そして、図３に示すように、機能ブロック成形体２７を積層成形体２２の収容凹部３に収容し、機能ブロック成形体２７の下面に露出した導電部材３１ａ、３１ｂを、収容凹部３の底面に露出した内部電極パターン２５ａ、２５ｂの一端にそれぞれ当接させる。
【００４１】
この後、機能ブロック成形体２７と収容凹部３の内壁面との隙間にセラミックスラリーを充填し、さらに、収容凹部３を被覆するように、積層成形体２２の上面に、上記した絶縁層成形体２１を２層積層して蓋体成形体２４を配置する。この蓋体成形体２４の内部には内部配線パターンやビアホール導体となる導電部材２６が形成されており、蓋体成形体２４の上面には電極等が露出して形成されている。
【００４２】
この後、機能ブロック成形体２７に形成された内部電極パターン３０ａ、３０ｂ、導電部材３１ａ、３１ｂ、および積層成形体２２に形成された内部配線パターン２５、内部電極パターン２５ａ、２５ｂ、導電部材２６のそれぞれの融点および共晶温度以下の温度で一体焼成することにより、本発明の積層体が得られる。
【００４３】
当接した機能ブロック成形体２７の下面に露出した導電部材３１ａ、３１ｂと、収容凹部３の底面に露出した内部電極パターン２５ａ、２５ｂの一端とは、ある程度接触しているため焼成時に電極金属同士が焼結して接続できる。
【００４４】
また、機能ブロック７の端子は２つ以上存在するが、それら全ての端子を収容凹部３内に露出した電極と接続できない場合は、機能ブロック７の上面に端子を引き出し、蓋体４の下面に形成された電極と接続すれば良い。この場合、機能ブロック成形体２７の上面に形成された端子と、蓋体成形体２４の下面に形成された電極とを当接し、軽くプレスを行った後焼成することにより接続できる。
【００４５】
さらに、積層体の反りやクラックの発生を防止するため、機能ブロック７と絶縁体２との焼成収縮挙動および熱膨張率をほぼ同じにすることが重要である。
【００４６】
本発明の積層体は、機能ブロック７の誘電体層の層厚が薄く、積層数が多いときにより効果的である。例えば、１０μｍの厚みの誘電体層を１００層積層した機能ブロック７を基板内に内蔵することは、上記したグリーンシート積層法等の先行技術で作製することは、コスト面を考えると実用的ではない。
【００４７】
更に、信頼性を向上させる為には、機能ブロック成形体２７と収容凹部３の内壁面との間に、絶縁体２と同じ材料（スラリー）を流し込み、焼成すれば良い。
【００４８】
それによって、振動試験等の信頼性を格段に向上できる。また、積層成形体２２と機能ブロック成形体２７を同時焼成する際に、絶縁層成形体２１とグリーンシート２９との反応が過剰となる場合には、反応を防止する緩衝材となる材料を流し込む方法もある。
【００４９】
機能ブロック成形体２７と収容凹部３の内壁面との間にスラリーを流し込んだ場合、該機能ブロック成形体２７が完全に埋設してしまうことが予想される。この際、問題となるのは機能ブロック７の上面でも端子と電極との接続をとらなければならない場合であり、この問題を解決するためには、スラリーに感光性樹脂を含有させ、これを機能ブロック成形体２７と収容凹部３の内壁面との間に流し込み、埋設した機能ブロック成形体２７の上面を露光現像することにより、機能ブロック成形体２７の上面の端子を露出できる。
【００５０】
具体的な製造方法について説明する。
【００５１】
まず、Ｍｇ、Ｃａ、Ｔｉを含有する酸化物を主成分とし、これに焼結助剤として硼素化合物、アルカリ金属化合物、及び硼珪酸アルカリ土類系ガラスが添加された、８００℃〜１１００℃程度の低温で焼成可能なセラミック材料に、メタクリル系バインダ、フタル酸ジオクチル（ＤＯＰ）およびトルエンを混ぜて、ボールミルにて機能ブロック成形体用のスラリーを作製する。
【００５２】
また、ガラスセラミック材料として硼珪酸鉛系の低融点ガラスとアルミナフィラーを準備する。重量比率は５０：５０で混合する。これにメタクリル系バインダ、ＤＯＰおよびトルエンを混ぜて、ボールミルにて絶縁体および蓋体用のスラリーを作製する。
【００５３】
機能ブロック成形体用のスラリーをドクターブレード法にてテープキャスティングし、膜厚３０μｍのグリーンシートを作製するとともに、絶縁体および蓋体用のスラリーをドクターブレード法にてテープキャスティングし、膜厚２１０μｍのグリーンシート（絶縁層成形体）を作製する。
【００５４】
３０μｍのグリーンシートにビアホールを形成するとともに、このビアホールに銀ペーストを充填し、かつ銀ペーストを塗布して内部電極パターンを形成し、これらを図２に示すように積層し、機能ブロック成形体を作製する。この際、機能ブロック成形体の底面に、ビアホール導体により電極が引き出されている。
【００５５】
次に２１０μｍのグリーンシートにビアホールを形成するとともに、このビアホールに銀ペーストを充填し、かつ銀ペーストを塗布して内部配線パターンを形成し、これらを３層積層する。この３層目のグリーンシートには、収容凹部３内に露出する電極が形成されている。
【００５６】
この後、収容凹部３を形成するための開口部が形成されるとともに、上記のようにビアホールに銀ペーストが充填され、かつ銀ペーストが塗布されて内部配線パターンが形成された２１０μｍのグリーンシートを３層積層し、積層成形体を作製する。
【００５７】
この後、積層成形体の収容凹部に、機能ブロック成形体の底面の電極を、収容凹部３内に露出する電極に当接するように、機能ブロック成形体を収容する。積層成形体の収容凹部の内壁面と機能ブロック成形体との隙間には、上記絶縁体用のセラミックスラリーを充填する。
【００５８】
次に、上記のようにビアホールに銀ペーストが充填され、かつ銀ペーストが塗布されて内部配線パターンが形成された２１０μｍのグリーンシートを２層、収容凹部３を被覆するように、積層成形体に積層する。その表層には部品を搭載するための電極を露出させる。
【００５９】
この後、この未焼成品を大気中において９００℃１時間焼成することにより、本発明の積層体が得られる。
【００６０】
【発明の効果】
本発明の積層体では、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが積層体内に内蔵されており、上記のような機能は機能ブロックだけに収まり、その他の部分には波及しないため、例えば、コンデンサの機能を有する機能ブロックを内蔵した場合には、機能ブロックは誘電率の高い材料により構成されるが、同一平面を絶縁体材料と機能ブロック材料により形成でき、このため、絶縁体内を引き回された配線間に余分な容量が発生しにくくなり、回路上の干渉を防止でき、配線間の距離を小さくすることができ、積層体の小型化を促進でき、使用可能な用途を拡大できる。
【００６１】
また、予め機能ブロック成形体のみを焼成して特性を測定することにより、そのような機能ブロックがどの程度の特性を有するのか予め確認できるため、積層体内に内蔵された機能ブロックの特性を把握でき、所望の特性を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の積層体を示す縦断面図である。
【図２】本発明の積層体の製造方法を示す説明図である。
【図３】本発明の積層体の製造方法で得られた未焼成品を示す断面図である。
【符号の説明】
１・・・セラミック絶縁層
２・・・絶縁体
３・・・収容凹部
５・・・内部配線
５ａ、５ｂ・・・内部電極
６・・・ビアホール導体
７・・・機能ブロック
８・・・セラミックス
９・・・誘電体層
１０・・・内部電極層
１１ａ、１１ｂ・・・端子用ビアホール導体
Claims (4)
- セラミック絶縁層を複数積層してなるとともに、前記セラミック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種の機能を有する機能ブロックが収容され、かつ該機能ブロックと前記絶縁体の収容凹部内壁面との間にセラミックス（金属含有ペーストを用いて形成されたものを除く）が充填されていることを特徴とする積層体。
- 機能ブロックと絶縁体の収容凹部内壁面との間に充填されたセラミックスは、前記機能ブロックと前記絶縁体との反応を抑制する材料からなることを特徴とする請求項１記載の積層体。
- 収容凹部を被覆する蓋体が絶縁体に一体的に設けられていることを特徴とする請求項1又は２記載の積層体。
- セラミック絶縁層成形体を複数積層してなるとともに、前記セラミック絶縁層成形体間に導体を有する積層成形体の収容凹部に、抵抗体、コンデンサおよびインダクタのうち少なくとも一種を形成するための導体を有する機能ブロック成形体を収容した後、該機能ブロック成形体と前記積層成形体の収容凹部内壁面との間にセラミック材料（金属含有ペーストを除く）を充填し、この成形体を焼成することを特徴とする積層体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14938798A JP3540941B2 (ja) | 1998-05-29 | 1998-05-29 | 積層体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14938798A JP3540941B2 (ja) | 1998-05-29 | 1998-05-29 | 積層体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340634A JPH11340634A (ja) | 1999-12-10 |
| JP3540941B2 true JP3540941B2 (ja) | 2004-07-07 |
Family
ID=15474023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14938798A Expired - Fee Related JP3540941B2 (ja) | 1998-05-29 | 1998-05-29 | 積層体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540941B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612031B2 (ja) | 2001-03-29 | 2005-01-19 | Ｔｄｋ株式会社 | 高周波モジュール |
| KR100896609B1 (ko) * | 2007-10-31 | 2009-05-08 | 삼성전기주식회사 | 다층 세라믹 기판의 제조 방법 |
| CN101933409B (zh) * | 2008-01-31 | 2013-03-27 | 株式会社村田制作所 | 陶瓷多层基板的制造方法及陶瓷多层基板 |
| KR101057922B1 (ko) | 2009-02-25 | 2011-08-19 | 고려대학교 산학협력단 | 온 웨이퍼 인덕터 및 그 제조방법 |
-
1998
- 1998-05-29 JP JP14938798A patent/JP3540941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340634A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352780B1 (ko) | 다층 세라믹 기판 및 그의 제조방법 | |
| US5519176A (en) | Substrate and ceramic package | |
| US7745734B2 (en) | Ceramic multilayer substrate | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JPWO2005067359A1 (ja) | セラミック多層基板 | |
| JP5188954B2 (ja) | 最適化された温度特性を有する集積薄膜キャパシタ | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP3890710B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| JP2002271038A (ja) | 複合多層基板およびその製造方法ならびに電子部品 | |
| JP5207854B2 (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| JP4501524B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| JPH0754778B2 (ja) | コンデンサ内蔵型セラミツク基板 | |
| CN220067840U (zh) | 多层构造体 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JP3521699B2 (ja) | 積層セラミック複合部品の製造方法 | |
| JP2002368421A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
| JP4667821B2 (ja) | 半導体装置 | |
| JP2001326298A (ja) | キャパシタ内蔵インターポーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |