JP2005191316A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
JP2005191316A
JP2005191316A JP2003431597A JP2003431597A JP2005191316A JP 2005191316 A JP2005191316 A JP 2005191316A JP 2003431597 A JP2003431597 A JP 2003431597A JP 2003431597 A JP2003431597 A JP 2003431597A JP 2005191316 A JP2005191316 A JP 2005191316A
Authority
JP
Japan
Prior art keywords
insulating layer
shrinkage
layer
circuit board
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003431597A
Other languages
English (en)
Inventor
Kenichirou Morishige
憲一郎 森茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003431597A priority Critical patent/JP2005191316A/ja
Publication of JP2005191316A publication Critical patent/JP2005191316A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】面方向の収縮を抑制させて変形を小さくして寸法精度を高くするとともに、層間剥離の発生を抑えることが可能な多層回路基板及びその製造方法を提供する。
【解決手段】第1の無機組成物から成る複数の第1絶縁層1a〜1hと、第1絶縁層1i〜1lよりも厚みが厚く、前記第1の無機組成物よりも高温で焼結に伴う収縮を開始する第2の無機組成物から成る複数の第2絶縁層1i〜1lとを、隣り合う第2絶縁層間に少なくとも2個の第1絶縁層が連続的に配されるよう積層して積層体10を形成するするとともに、連続的に配された2個の第1絶縁層間に、第2絶縁層1i〜1lより厚みが薄く、第1絶縁層1i〜1lの収縮開始温度よりも低い温度で焼結に伴う収縮を開始する導体材料から成る導体層2を介在させて多層回路基板10を構成する。
【選択図】図2

Description

本発明は、半導体装置や複合電子部品等に用いられる多層回路基板及びその製造方法に関するものである。
従来より、半導体装置や複合電子部品等に多層回路基板が用いられている。
かかる従来の多層回路基板としては、例えば、無機組成物から成る複数の絶縁層を積層した積層体の内部に導体層やビアホール導体を設けてこれらを相互に接続し、更に前記積層体の一主面に電子部品素子を接続するための搭載部を設けた構造のものが知られており、また、その寸法精度を高くするために、異なる無機組成物で形成した2種類の絶縁層を組み合わせることによって多層回路基板を構成することが知られている(例えば、特許文献1参照。)。
上述した多層回路基板を製造する場合は、まず図3に示すように複数の絶縁層31a〜31eを用意し、それぞれの絶縁層に配線導体32やビアホール導体33を設ける。しかる後、図4に示すように絶縁層31a〜31eを積層してこれを一体焼成することにより、多層回路基板30が製作される。このとき、絶縁層31a、31c、31eを形成する無機組成物と、絶縁層31b、31dを形成する無機組成物とでは、焼成に伴い収縮を開始する温度が相互に異なっている。
このような多層回路基板の製造方法によれば、収縮開始温度の低い絶縁層が収縮を開始した際は、未焼結状態にある収縮開始温度の高い絶縁層により面方向における収縮が抑制される。一方、収縮開始温度の高い絶縁層が収縮を開始した際は、収縮開始温度の低い絶縁層により面方向における収縮が抑制される。以上のようなメカニズムにより、積層体の面方向への収縮を抑制し、厚み方向に大きく収縮させることで、多層回路基板の寸法精度を高くなす試みがなされている。
特開2001−15875号公報
しかしながら、上述した従来の多層回路基板においては、積層体の焼成時、収縮開始温度の低い絶縁層が収縮を開始した際に収縮による応力が大きすぎたり、収縮開始温度の高い絶縁層の剛性が不足したりすると、面方向への収縮を十分に抑制することが不可となる不都合があった。その場合、積層体の面方向への収縮が大きくなってしまうことから、多層回路基板の寸法精度が著しく低下し、多層回路基板の全体構造が変形する欠点を有していた。
また従来の多層回路基板のように、収縮開始温度の異なる2種類の絶縁層を交互に積層する場合、導体層は積層体内部で2種類の絶縁層間に挟まれて形成された構造になっているので、導体層の上下に異なる温度で収縮による応力が働いて導体層と絶縁層との界面に歪みが生じ、積層体の強度が劣化するという欠点を有していた。
更に、従来の製造方法によれば、積層体の最上層及び最下層は、収縮の抑制が一方面に限られてしまうため、特にその端部において面方向への収縮の応力が集中し、変形や層間剥離が発生しやすくなる。このような変形が発生すると、特に積層体の端部付近において電子部品素子の搭載性が劣化するという欠点があり、また層間剥離が発生すると、積層体の絶縁性や強度の劣化を招く欠点が誘発される。
本発明は上記欠点に鑑み案出されたもので、その目的は、面方向の収縮を抑制させて変形を小さくして寸法精度を高くするとともに、層間剥離の発生を抑えることが可能な多層回路基板及びその製造方法を提供することにある。
本発明の多層回路基板は、第1の無機組成物から成る複数の第1絶縁層と、該第1絶縁層よりも厚みが厚く、前記第1の無機組成物よりも高温で焼結に伴う収縮を開始する第2の無機組成物から成る複数の第2絶縁層とを、隣り合う第2絶縁層間に少なくとも2個の第1絶縁層が連続的に配されるよう積層して積層体を形成するするとともに、隣接する前記連続的に配された2個の第1絶縁層間に、前記第2絶縁層より厚みが薄く、前記第1絶縁層の収縮開始温度よりも低い温度で焼結に伴う収縮を開始する導体材料から成る導体層を介在させてなることを特徴とするものである。
また本発明の多層回路基板は、前記導体材料が焼結に伴う収縮を開始する温度と、前記第1の無機組成物が焼結に伴う収縮を開始する温度との差が、30℃以内であることを特徴とするものである。
更に本発明の多層回路基板の製造方法は、第1の無機組成物から成る複数の第1絶縁層と、該第1絶縁層よりも厚みが厚く、前記第1絶縁層よりも高温で焼結に伴う収縮を開始する第2の無機組成物から成る複数の第2絶縁層とが互いに隣接するように積層して積層体を形成するとともに、隣接する前記第1絶縁層の間に、前記第2絶縁層より厚みが薄く、前記第1絶縁層の収縮開始温度よりも低温で焼結に伴う収縮を開始する導体材料から成る導体層を介在させる工程Aと、前記導体層の収縮開始温度よりも高く、前記第1絶縁層の収縮開始温度よりも低い第1の温度領域で前記積層体を加熱することにより、前記導体層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Bと、前記第1絶縁層の収縮開始温度よりも高く、前記第2絶縁層の収縮開始温度よりも低い第2の温度領域で前記積層体を加熱することにより、前記第1絶縁層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Cと、前記第1絶縁層の焼結に伴う全収縮量の90%以上に相当する収縮が完了した後に、前記第2絶縁層の収縮開始温度よりも高い第3の温度領域で前記積層体を加熱することにより、前記第2絶縁層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Dと、を含むものである。
また更に本発明の多層回路基板の製造方法は、前記工程Bにおける前記導体層の収縮開始温度と、前記工程Cにおける前記第1絶縁層の収縮開始温度との差が、30℃以内であることを特徴とするものである。
更にまた本発明の多層回路基板の製造方法は、前記工程Aにおける第1絶縁層の厚みが第2絶縁層の厚みの50%以下に設定されていることを特徴とするものである。
また更に本発明の多層回路基板の製造方法は、前記工程Aにおける積層体の最上層及び最下層が第1絶縁層であることを特徴とするものである。
更にまた本発明の多層回路基板の製造方法は、前記積層体の一主面に電子部品素子の搭載部が設けられることを特徴とするものである。
また更に本発明の多層回路基板の製造方法は、前記工程Aにおける第2絶縁層はセラミックグリーンシートから成り、前記第1絶縁層は第2絶縁層の主面に対する無機組成物ペーストの塗布により形成されることを特徴とするものである。
更にまた本発明の多層回路基板の製造方法は、前記工程Bにおいて第1絶縁層が収縮する際、第1絶縁層の面方向への収縮が未焼結状態の第2絶縁層の剛性により抑制され、また前記工程Cにおいて第2絶縁層が収縮する際、第2絶縁層の面方向への収縮が焼結後の第1絶縁層の剛性により抑制されることを特徴とするものである。
また更に本発明の多層回路基板の製造方法は、前記工程Aにおける積層体が矩形状を成しており、前記工程B及び工程Cにおける熱の印加に伴い前記第1絶縁層及び第2絶縁層が、前記積層体の面方向に比し前記積層体の積層方向に3倍以上大きく収縮することを特徴とするものである。
本発明の多層回路基板によれば、複数の第1絶縁層と第2絶縁層とが互いに隣接するように積層して形成されており、第2絶縁層が第1絶縁層よりも高い温度で収縮を開始する構成となっている。これにより、第1絶縁層が収縮する際は、第1絶縁層の面方向への収縮が未焼結状態の第2絶縁層の剛性により抑制され、第2絶縁層が収縮する際は、第2絶縁層の面方向への収縮が第1絶縁層の剛性により抑制されることとなる。結果として、面方向の収縮が抑制され、多層回路基板の寸法精度を高くすることができるようになる。また、隣接する前記第1絶縁層の間に、前記第1絶縁層の収縮開始温度よりも低い温度で焼結に伴う収縮を開始する導体層を介在させているので、導体層の面方向の収縮についても第1絶縁層により抑制され、多層回路基板の寸法精度がより効果的に高められることとなる。更に、導体層に比して焼結に伴う収縮を開始する温度が大きく異なる第2絶縁層が導体層と隣接しないようにしているので、導体層と絶縁層の界面において大きな歪みを発生することが無くなり、層間剥離の発生が抑制されたものとなる。
また、本発明の多層回路基板によれば、前記導体材料が焼結に伴う収縮を開始する温度と、前記第1の無機組成物が焼結に伴う収縮を開始する温度との差が、30℃以内であることにより、導体層と絶縁層の界面における歪みを小さくできるので、層間剥離の発生がいっそう抑制されたものとなる。
更に、本発明の多層回路基板の製造方法によれば、工程Aにおいて、前記積層体を構成する第1絶縁層及び第2絶縁層は、高温で収縮を開始する第2絶縁層の厚みが低温で収縮を開始する第1絶縁層の厚みよりも厚くなるようにしているので、工程Cにおいて、前記第1絶縁層の収縮開始温度よりも高く、前記第2絶縁層の収縮開始温度よりも低い第1の温度領域で前記積層体を加熱した際に、収縮開始温度の低い第1絶縁層が、その収縮による応力が小さいことから第1の温度領域では未焼結状態である第2絶縁層の剛性によって面方向への収縮が充分に抑制される。続いて工程Dにおいて、第2絶縁層の収縮開始温度よりも高く、導体層の収縮開始温度よりも低い第2の温度領域で前記積層体を加熱する際に、前記第2絶縁層が、焼結に伴う全収縮量の90%以上に相当する収縮が完了して剛性が高くなった第1絶縁層によって面方向への収縮が充分に抑制されることとなる。
加えてこの場合工程Aにおいて、隣接する第1絶縁層の間に第1絶縁層の収縮開始温度よりも低温で焼結に伴う収縮を開始する導体層を介在させた。この為工程Bにおいて、導体層の収縮開始温度よりも高く、第1絶縁層の収縮開始温度よりも低い第1の温度領域で積層体を加熱する際に、導体層はこれを挟む第1絶縁層の剛性により、第2絶縁層よりも厚みを薄く設定した導体層の面方向への収縮についても充分抑制されるものとなる。また、導体層の上下に働く収縮による応力がともに第1絶縁層であり、導体層に比して焼結に伴う収縮を開始する温度が大きく異なる第2絶縁層とは導体層が隣接しないようにしているので、導体層と絶縁層の界面において大きな歪みを発生することが無くなり、層間剥離の発生が抑制されるようになる。このように、工程A乃至工程Dを含む多層回路基板の製造方法を採用することにより、面方向の収縮が効果的に抑制され、寸法精度を高くした多層回路基板を提供することが可能となる。
また更に、本発明の多層回路基板の製造方法によれば、前記工程Bにおける前記導体層の収縮開始温度と、前記工程Cにおける前記第1絶縁層の収縮開始温度との差を、30℃以内にしており、前記導体層と前記第1絶縁層との収縮挙動が近いので、その界面において大きな歪みを発生することが無くなり、層間剥離の発生を抑制することが可能となる。
更にまた、本発明の多層回路基板の製造方法によれば、前記第1絶縁層の厚みを第2絶縁層の厚みの50%以下に設定することにより、収縮開始温度の低い第1絶縁層の面方向への収縮をよりいっそう抑制することができる。
また更に、本発明の多層回路基板の製造方法によれば、前記第1絶縁層で積層体の最上層及び最下層を構成している。従って、収縮開始温度の低い第1絶縁層の厚みが薄いことにより、収縮の抑制力が作用しにくい最表面についても、面方向への収縮を抑制することになるので、変形や層間剥離が発生しにくくなる。
また更に、本発明の多層回路基板の製造方法によれば、前記積層体の一主面に電子部品素子の搭載部が設けられた場合においても、端部等に変形が発生しにくいことにより、搭載可能な領域を広く確保することができる。
更にまた、本発明の多層回路基板の製造方法によれば、絶縁層の収縮開始温度に差があっても、焼結の完成する温度は第1絶縁層、第2絶縁層共に同一でも構わないので、低温での焼結が可能となり、前記積層体の内部に、融点の低い金属である、銀、銅、金のいずれか一種を含む導電材料から成るビアホール導体及び配線導体を配置させることが可能となり、回路の導体抵抗値の低い多層回路基板を得ることができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の一実施形態に係る多層回路基板の断面図であり、図中の1a〜1hは第1絶縁層、1i〜1lは第2絶縁層、2は導体層である。
同図に示す多層回路基板10は、第1絶縁層1a〜1hと、第2絶縁層1i〜1lとを交互に積層した構造を有している。多層回路基板10の内部には、導体層2が形成されており、主に各回路素子を電気的に接続する配線や、インダクタやキャパシタ等の回路素子として機能する。
第1絶縁層1a〜1hは第1の無機組成物から、また第2絶縁層1i〜1lは第2の無機組成物から成り、これら無機組成物の材料としては、例えば800℃〜1200℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。ガラス−セラミック材料にはガラス粉末及びセラミック粉末が含まれ、ガラス粉末は30〜100重量部含まれており、ガラス粉末を除く材料がセラミック粉末となる。
ガラス粉末の具体的な組成としては、例えば、必須成分として、SiO2を20〜70重量部、Al23を0.5〜30重量部、MgOを3〜60重量部、また任意成分として、CaOを0〜35重量部、BaOを0〜35重量部、SrOを0〜35重量部、B23を0〜20重量部、ZnOを0〜30重量部、TiO2を0〜10重量部、Na2Oを0〜3重量部、Li2Oを0〜5重量部含むものが挙げられる。
セラミック粉末としては、Al23、SiO2、MgTiO3、CaZrO3、CaTiO3、Mg2SiO4、BaTi49、ZrTiO4、SrTiO3、BaTiO3、TiO2から選ばれる1種以上が挙げられる。
本実施形態においては、例えば、第1絶縁層をガラス粉末が85重量部、第2絶縁層はガラス粉末を55重量部の組成から成る材料により製作した。
このような多層回路基板10は、複数の第1絶縁層1a〜1hと第2絶縁層1i〜1lとが互いに隣接するように積層して形成されたものであり、第2絶縁層1i〜1lが第1絶縁層1a〜1hよりも高い温度で収縮を開始する構成となる。これにより、第1絶縁層1a〜1hが収縮する際、第1絶縁層1a〜1hの面方向への収縮が未焼結状態の第2絶縁層1i〜1lの剛性により抑制され、また、第2絶縁層1i〜1lが収縮する際、第2絶縁層1i〜1lの面方向への収縮が第1絶縁層1a〜1hの剛性により抑制されるので、結果として、面方向の収縮を抑制させることとなり、多層回路基板の寸法精度を高くすることができる。
また、上記組成のガラス粉末とセラミック粉末との組み合わせによれば、1000℃以下での低温焼結が可能となるとともに、導体層として、銀(融点960℃)、銅(融点1083℃)、金(融点1063℃)などの低抵抗導体を用いて形成することが可能となり、低損失な回路を作成できる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適している。尚、導体層2は銀、銅、金のいずれか一種を含む導電材料からから成り、その厚みは例えば5〜25μmに設定される。
本実施形態においては、導体層2は、導電材料として、銀粉末を99重量部以上含み、銀粉末を除く材料としてBaO、CaOを含む材料を用い、第1絶縁層1a〜1hの収縮開始温度よりも60℃低い温度で焼結に伴う収縮を開始するようにしている。このように、隣接する第1絶縁層の間に、第1絶縁層1a〜1hの収縮開始温度よりも低い温度で焼結に伴う収縮を開始する導体層を介在させたことにより、導体層の面方向の収縮についても、第1絶縁層1a〜1hにより抑制されることとなり、多層回路基板の寸法精度がより効果的に高められる。また、導体層に比して焼結に伴う収縮を開始する温度が大きく異なる第2絶縁層が導体層と隣接しないので、導体層と絶縁層の界面において大きな歪みを発生することが無くなり、層間剥離の発生が抑制されたものとなる。
尚、異なる絶縁層間に配置する導体層2を接続するビアホール導体3を、上述の導電材料により形成することもでき、その直径は任意に設定が可能であり、ビアホール導体3が埋設される絶縁層の厚みが10〜300μmの場合、ビアホール導体3の直径は例えば50〜300μmに設定される。尚、ビアホール導体3の面方向における面積は、ビアホール導体3が配置される各絶縁層の面方向における面積の20%以下である為、本実施形態においては、上述の導体層2と異なる材料であっても影響は少ないものであるが、同じ材質であることが好ましい。
次に上述した多層回路基板の製造方法について、図2を用いて説明する。
(工程A)
図2に示す1a〜1hは、第1の無機組成物から成る第1絶縁層であり、1i〜1lは、第2の無機組成物から成る第2絶縁層である。これらの絶縁層は、例えば上述したガラス粉末とセラミック粉末とを組み合わせた粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合してスラリー化し、このスラリーを用いてドクターブレード法などによりテープ成形を行い、所定寸法に切断することによって得られるセラミックグリーンシートである。このとき、第1絶縁層1a〜1hは、第2絶縁層1i〜1lに比して厚みが薄く形成されており、第1絶縁層1a〜1hの各々の厚みは、例えば2〜150μmに設定され、第2絶縁層1i〜1lの各々の厚みは、例えば10〜300μmに設定される。
次に、第1絶縁層を第2絶縁層の上下を挟むようにして貼り合わせ、得られたシートにパンチングなどによって貫通孔を形成し、その貫通孔内に導体ペーストを充填してビアホール導体3を形成し、シートの主面には導体ペーストをスクリーン印刷法などによって被着させて導体層2を形成する。
本実施形態においては、例えば、第1の無機組成物はガラス粉末が、SOを40重量部、Alを2重量部、MgOを15重量部、CaOを1重量部、BaOを15重量部、BOを20重量部、ZnOを1重量部、TiOを0.5重量部、NaOを0.5重量部、LiOを5重量部と、セラミック粉末が、MgTiOを15重量部の組成から成り、また第2の無機組成物はガラス粉末が、SOを40重量部、Alを2重量部、MgOを15重量部、CaOを1重量部、BaOを15重量部、BOを20重量部、ZnOを1重量部、TiOを0.5重量部、NaOを0.5重量部、LiOを5重量部、セラミック粉末が、Alを45重量部含む材料から成っている。これらの無機組成物に、有機バインダとしてアクリルバインダ、有機溶剤としてトルエンを添加してなるスラリーを調整し、それぞれ第1絶縁層、第2絶縁層となるセラミックグリーンシートを形成した。そして、導体層とビアホール導体の材料は、例えば、銀粉末に、有機バインダとしてエチルセルロース、有機溶剤として2−2−4−トリメチル−3−3−ペンタジオールモノイソブチレートを添加して成るペーストを用いた。
このようにして得られた各シートを、所定の積層順序に応じて積層し積層体を形成する。
尚、本実施形態では、第1絶縁層及び第2絶縁層の配置は、内層に介在する導体層2が、第1絶縁層の間で挟まれるような構成にした。
(工程B)
次に、導体層2の収縮開始温度よりも高く、第1絶縁層の収縮開始温度よりも低い第1の温度領域で積層体を加熱することにより、導体層2をその面方向に比して厚み方向に大きく収縮させて焼結する。
第1の温度領域で積層体を加熱する際に、導体層はこれを挟む第1絶縁層の剛性により、第2絶縁層よりも厚みを薄く設定した導体層の面方向への収縮についても充分抑制されるものとなる。また、導体層の上下に働く収縮による応力がともに第1絶縁層であり、導体層に比して焼結に伴う収縮を開始する温度が大きく異なる第2絶縁層とは導体層が隣接しないようにしているので、導体層と絶縁層の界面において大きな歪みを発生することが無くなり、層間剥離の発生が抑制されるようになる。
(工程C)
次に、得られた積層体を、第1絶縁層1a〜1hの収縮開始温度よりも高く、第2絶縁層1i〜1lの収縮開始温度よりも低い第2の温度領域で積層体を加熱することにより、第1絶縁層1a〜1hをその面方向に比して厚み方向に大きく収縮させて焼結する。
収縮開始温度の低い第1絶縁層1a〜1hは、先述した工程Aにより第2絶縁層1i〜1lより厚みが薄く形成されており、その収縮による応力が小さいので、第1の温度領域では未焼結状態である第2絶縁層1i〜1lの剛性により面方向への収縮が充分に抑制される。
(工程D)
次に、第1絶縁層1a〜1hの焼結に伴う全収縮量の90%以上に相当する収縮が完了した後に、第2絶縁層1i〜1lの収縮開始温度よりも高い第2の温度領域で多層回路基板10を加熱することにより、第2絶縁層1i〜1lをその面方向に比して厚み方向に大きく収縮させて焼結させる。
この場合第2絶縁層1i〜1lは、焼結に伴う全収縮量の90%以上に相当する収縮が完了して剛性が高くなった第1絶縁層1a〜1hによって面方向への収縮が充分に抑制されることとなる。
このように、工程A乃至工程Dを含む多層回路基板の製造方法を採用することにより、面方向の収縮が効果的に抑制され、寸法精度を高くした多層回路基板を提供することが可能となる。
本実施形態においては、第1絶縁層1a〜1hは収縮開始温度が690℃、第2絶縁層1i〜1lは収縮開始温度が783℃となる無機組成物により形成しており、導体層2は630℃付近より収縮が開始する。この結果、前記積層体の焼成収縮が終了した時の面方向の線収縮率が3%と小さく、反りや変形の少ない多層回路基板を得ることができた。
ここで収縮の開始とは、無機組成物の焼結に伴う収縮が開始されることを意味している。絶縁層に含まれる有機バインダは加熱により分解、除去され、この際、0〜1%程度の収縮が発生することがあるが、これはバインダの除去に伴うものであり、無機組成物の焼結による実質的な収縮とは別のものである。脱バインダ温度は使用するバインダにより異なるが、アクリルあるいはメタクリルバインダでは500℃、ブチラールバインダでは600℃程度までに終了する。焼成における収縮開始温度については、その温度の差が10℃以上であることが望ましく、更に望ましくは20℃以上である。このような工程B乃至Dを経て積層体は焼成収縮が終了するが、本発明において、この焼成収縮の終了とは、全体積収縮が99%以上進行した時点を意味する。
また、第1絶縁層1a〜1hの厚みを第2絶縁層1i〜1lの厚みの50%以下に設定することにより、収縮開始温度の低い第1絶縁層1a〜1hの面方向への収縮をよりいっそう抑制することができる。
更に、第1絶縁層1a〜1hで積層体の最上層及び最下層を構成している。従って、収縮開始温度の低い第1絶縁層1a〜1hの厚みが薄いことにより、収縮の抑制力が作用しにくい最表面についても、面方向への収縮を抑制することになるので、変形や層間剥離が発生しにくくなる。
また、積層体の一主面に電子部品素子の搭載部が設けられた場合においても、端部等に変形が発生しにくいことにより、搭載可能な領域を広く確保することができる。
そして、絶縁層の収縮開始温度に差があっても、焼結の完成する温度は第1絶縁層1a〜1h、第2絶縁層1i〜1l共に同一でも構わないので、低温での焼結が可能となり、前記積層体の内部に、融点の低い金属である、銀、銅、金のいずれか一種を含む導電材料から成るビアホール導体及び配線導体を配置させることが可能となり、回路の導体抵抗値の低い多層回路基板10を得ることができる。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
例えば上述の実施形態では、第1絶縁層1a〜1hの形成にセラミックグリーンシートを用い、これを第2絶縁層1i〜1lの形成に用いられるセラミックグリーンシートと貼り合わせて使用するようにしたが、これに代えて、第1絶縁層1a〜1hの形成にペースト状になした第1の無機組成物を用い、これを第2絶縁層1i〜1lの形成に用いられるセラミックグリーンシートの主面に、印刷等で塗布して直接形成するようにしても良い。この場合、厚みの薄い第1絶縁層がペーストの塗布等によって比較的簡単に形成されるようになり、厚みの薄い第1絶縁層1a〜1hをセラミックグリーンシート等で構成する場合に比し第1絶縁層1e〜1jを形成する際の作業性が良好となり、多層回路基板の生産性を向上させることができる利点もある。
また、上述の実施形態においては、第1絶縁層1a〜1hと第2絶縁層1i〜1lとが互いに隣接するとともに第2絶縁層1i〜1lについては一部連続するように積層して積層体を形成するようにしたが、第1絶縁層についても厚み方向に連続して積層することにより積層体を形成するようにしても構わない。
更に、本発明における積層体の最上層及び最下層とは、上述の実施形態では示していないが、積層体の主面側に露出する層のことを意味するものであり、例えば、一方主面に形成したキャビティの底面部に露出する層をも含むものである。
また、上述の実施形態において、導体層の厚みは例えば5〜25μmに設定しているが、これよりも薄い設定にしても良く、厚い設定にしてもかまわない。また、導体層の厚みが第1絶縁層の厚みよりも厚い設定においては、第2絶縁層に未形成領域に設定し、この領域に導体層を埋設するようにして形成することにより、導体層の厚みによる段差を緩和するようにしても良い。このとき、導体層の面方向の収縮は、未焼結の第2絶縁層によって抑制されるので、多層回路基板の寸法精度の劣化は少なくすることができる。
そして、上述の実施形態において、多層回路基板10の主面側にも部品搭載用の電極パッド等となる表層導体を形成しているが、表層導体は隣接する絶縁層が一方のみであり、実質的には積層体全体として表層導体の収縮を抑制することになるので、特に材料を限定するものではない。
本発明の一実施形態に係る多層回路基板の断面図である。 本発明の一実施形態に係る多層回路基板の製造方法を説明するための断面図である。 従来の多層回路基板の製造工程を説明するための断面図である。 従来の多層回路基板の断面図である。
符号の説明
10・・・多層回路基板
1a〜1d・・・第1絶縁層
1e〜1j・・・第2絶縁層
2・・・導体層
3・・・ビアホール導体

Claims (10)

  1. 第1の無機組成物から成る複数の第1絶縁層と、該第1絶縁層よりも厚みが厚く、前記第1の無機組成物よりも高温で焼結に伴う収縮を開始する第2の無機組成物から成る複数の第2絶縁層とを、隣り合う第2絶縁層間に少なくとも2個の第1絶縁層が連続的に配されるよう積層して積層体を形成するするとともに、隣接する前記連続的に配された2個の第1絶縁層間に、前記第2絶縁層より厚みが薄く、前記第1絶縁層の収縮開始温度よりも低い温度で焼結に伴う収縮を開始する導体材料から成る導体層を介在させてなる多層回路基板。
  2. 前記導体材料が焼結に伴う収縮を開始する温度と、前記第1の無機組成物が焼結に伴う収縮を開始する温度との差が、30℃以内であることを特徴とする請求項1に記載の多層回路基板
  3. 第1の無機組成物から成る複数の第1絶縁層と、該第1絶縁層よりも厚みが厚く、前記第1絶縁層よりも高温で焼結に伴う収縮を開始する第2の無機組成物から成る複数の第2絶縁層とが互いに隣接するように積層して積層体を形成するとともに、隣接する前記第1絶縁層の間に、前記第2絶縁層より厚みが薄く、前記第1絶縁層の収縮開始温度よりも低温で焼結に伴う収縮を開始する導体材料から成る導体層を介在させる工程Aと、
    前記導体層の収縮開始温度よりも高く、前記第1絶縁層の収縮開始温度よりも低い第1の温度領域で前記積層体を加熱することにより、前記導体層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Bと、
    前記第1絶縁層の収縮開始温度よりも高く、前記第2絶縁層の収縮開始温度よりも低い第2の温度領域で前記積層体を加熱することにより、前記第1絶縁層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Cと、
    前記第1絶縁層の焼結に伴う全収縮量の90%以上に相当する収縮が完了した後に、前記第2絶縁層の収縮開始温度よりも高い第3の温度領域で前記積層体を加熱することにより、前記第2絶縁層をその面方向に比して厚み方向に大きく収縮させて焼結する工程Dと、
    を含む多層回路基板の製造方法。
  4. 前記工程Bにおける前記導体層の収縮開始温度と、前記工程Cにおける前記第1絶縁層の収縮開始温度との差が、30℃以内であることを特徴とする請求項3に記載の多層回路基板の製造方法。
  5. 前記工程Aにおける第1絶縁層の厚みが第2絶縁層の厚みの50%以下に設定されていることを特徴とする請求項3に記載の多層回路基板の製造方法。
  6. 前記工程Aにおける積層体の最上層及び最下層が第1絶縁層であることを特徴とする請求項3または請求項5に記載の多層回路基板の製造方法。
  7. 前記積層体の一主面に電子部品素子の搭載部が設けられることを特徴とする請求項6に記載の多層回路基板の製造方法。
  8. 前記工程Aにおける第2絶縁層はセラミックグリーンシートから成り、前記第1絶縁層は第2絶縁層の主面に対する無機組成物ペーストの塗布により形成されることを特徴とする請求項3乃至請求項7のいずれかに記載の多層回路基板の製造方法。
  9. 前記工程Bにおいて第1絶縁層が収縮する際、第1絶縁層の面方向への収縮が未焼結状態の第2絶縁層の剛性により抑制され、また前記工程Cにおいて第2絶縁層が収縮する際、第2絶縁層の面方向への収縮が焼結後の第1絶縁層の剛性により抑制されることを特徴とする請求項3乃至請求項8のいずれかに記載の多層回路基板の製造方法。
  10. 前記工程Aにおける積層体が矩形状を成しており、前記工程B及び工程Cにおける熱の印加に伴い前記第1絶縁層及び第2絶縁層が、前記積層体の面方向に比し前記積層体の積層方向に3倍以上大きく収縮することを特徴とする請求項3乃至請求項9のいずれかに記載の多層回路基板の製造方法。
JP2003431597A 2003-12-25 2003-12-25 多層回路基板及びその製造方法 Pending JP2005191316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003431597A JP2005191316A (ja) 2003-12-25 2003-12-25 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003431597A JP2005191316A (ja) 2003-12-25 2003-12-25 多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005191316A true JP2005191316A (ja) 2005-07-14

Family

ID=34789550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003431597A Pending JP2005191316A (ja) 2003-12-25 2003-12-25 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005191316A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014017A1 (ja) * 2007-07-26 2009-01-29 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014017A1 (ja) * 2007-07-26 2009-01-29 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法
US7911801B2 (en) 2007-07-26 2011-03-22 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
CN101772994B (zh) * 2007-07-26 2011-07-20 株式会社村田制作所 多层陶瓷基板及其制造方法

Similar Documents

Publication Publication Date Title
JPWO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JPWO2009014017A1 (ja) 多層セラミック基板およびその製造方法
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP2010080679A (ja) 半導体装置の製造方法
JP2003332741A (ja) セラミック多層基板の製造方法
JP4557002B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2008109063A (ja) セラミック多層基板
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP4261949B2 (ja) セラミック多層基板
JP2005191316A (ja) 多層回路基板及びその製造方法
JP5527048B2 (ja) セラミック多層基板
JP4077752B2 (ja) 複数個取り用大型基板
JP2008135523A (ja) 多層基板およびその製造方法
JP2005159186A (ja) 多層回路基板及びその製造方法
JP4167517B2 (ja) 多層回路基板の製造方法
JP2008159725A (ja) セラミック多層基板およびその製造方法
JP2008186909A (ja) セラミック多層基板
JP4069772B2 (ja) 多層回路基板の製造方法
JP2006013354A (ja) 多層回路基板の製造方法
JP2004304150A (ja) 多層回路基板及びその製造方法
JP2004235374A (ja) コンデンサ内蔵基板及びチップ状コンデンサ
JP2006270083A (ja) 集合基板及びその製造方法
JP2012004422A (ja) セラミック多層基板
JP2006181738A (ja) セラミック積層体