JP2007157865A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007157865A
JP2007157865A JP2005348638A JP2005348638A JP2007157865A JP 2007157865 A JP2007157865 A JP 2007157865A JP 2005348638 A JP2005348638 A JP 2005348638A JP 2005348638 A JP2005348638 A JP 2005348638A JP 2007157865 A JP2007157865 A JP 2007157865A
Authority
JP
Japan
Prior art keywords
semiconductor package
mounting portion
semiconductor device
semiconductor
glass fiber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005348638A
Other languages
English (en)
Other versions
JP4469329B2 (ja
Inventor
Hisafumi Tanie
尚史 谷江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005348638A priority Critical patent/JP4469329B2/ja
Priority to US11/607,312 priority patent/US20070126095A1/en
Publication of JP2007157865A publication Critical patent/JP2007157865A/ja
Application granted granted Critical
Publication of JP4469329B2 publication Critical patent/JP4469329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0287Unidirectional or parallel fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置において、安価で容易に、実装基板の半導体パッケージ搭載部の熱変形量を減少すること。
【解決手段】半導体装置は、半導体素子3を備えた半導体パッケージ7が実装基板1に搭載されている。実装基板1は、実装基板1の半導体パッケージ搭載部を挟むようにその両側に設けられ且つ線膨張係数が異方性を持った少なくとも2つの異方性領域2aを備える。異方性領域2aは、異方性領域における半導体パッケージ搭載部4の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ半導体パッケージ搭載部4における異方性領域の方向に向かう方向の線膨張係数よりも大きい。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関するものである。
半導体装置では、半導体素子を備えた半導体パッケージを実装基板の表面に接合する構造が広く実用化されている。この構造において、温度変化による半導体パッケージと実装基板との接続部の信頼性低下を防止するためには、半導体パッケージと実装基板の熱変形量差を小さくすることが有効であることが知られている。実装基板の熱変形量を減少させて半導体パッケージとの熱変形量差を小さくする技術として、実装基板のコア材として線膨張係数の小さい金属材料を用いる技術が特開2002−335057号公報(特許文献1)に開示されている。
特開2002−335057号公報
半導体素子の主材料であるシリコンと比べて、実装基板に多く用いられるガラス繊維を含むエポキシ樹脂は線膨張係数が大きい。そのため、半導体素子を備えた半導体パッケージを実装基板上に接合した半導体装置に温度変化が生じた場合には、半導体パッケージよりも実装基板の熱変形量が大きくなり、この熱変形量差によって半導体パッケージと実装基板の接続部にひずみが発生する。接続部のひずみが大きい場合には接続部の疲労破断などの不具合発生が懸念されることから、実装基板の熱変形量を減少させることが求められる。実装基板の熱変形量を減少する方法の1つとして、特許文献1のように実装基板の材料を線膨張係数の小さい材料へ変更することが提案されている。しかしながら、この特許文献1では、材料費の上昇が懸念されることや、新規な材料を用いることで製造上や管理上の面倒な課題が発生することが懸念される。
本発明の目的は、安価で容易に、実装基板の半導体パッケージ搭載部の熱変形量を減少することができる半導体装置及びその製造方法を提供することにある。
前述の目的を達成するための本発明の第1の態様は、半導体素子を備えた半導体パッケージが実装基板に搭載された半導体装置において、前記実装基板の半導体パッケージ搭載部を挟むようにその両側に設けられ且つ線膨張係数が異方性を持った少なくとも2つの異方性領域を前記実装基板に備え、前記異方性領域における前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きいことである。
係る本発明の第1の態様におけるより好ましい具体的構成例は次の通りである。
(1)ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さをその方向に交差する方向のガラス繊維の長さよりも短くしたこと。
(2)ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の量をその方向に交差する方向のガラス繊維の量よりも少なくしたこと。
(3)前記異方性領域の半導体パッケージ搭載部側の辺が前記半導体パッケージ搭載部の対応する辺よりも両側に長く形成されていること。
(4)前記異方性領域が前記半導体パッケージ搭載部の前後と左右の両側にそれぞれ設けられた2組で前記半導体パッケージ搭載部を取り囲むように構成されていること。
(5)前記(4)に加えて、前記異方性領域における前記半導体パッケージ搭載部に近い側の辺が半導体パッケージ搭載部の対応する辺とほぼ同じ長さに形成されると共にその遠い側の辺が前記近い側の辺よりも長く形成されていること。
(6)前記半導体パッケージ搭載部が複数並置され、これらの半導体パッケージ搭載部の間に位置する領域を前記異方性領域としたこと。
また、本発明の第2の態様は、半導体素子を備えた半導体パッケージを実装基板上に接合して搭載する半導体装置の製造方法において、前記実装基板の半導体パッケージ搭載部を挟むように、前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きい少なくとも2つの異方性領域を設けた後、前記実装基板の半導体パッケージ搭載部上に前記半導体パッケージを接合することである。
係る本発明の第2の態様におけるより好ましい具体的構成例は次の通りである。
(1)ガラス繊維を含む樹脂で形成したプリプレグを複数枚積層して前記実装基板を形成すること。
(2)前記(1)に加えて、前記複数枚のプリプレグのうちの少なくとも1枚における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さがその方向に交差する方向のガラス繊維の長さよりも短くなるように切断した後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること。
(3)直交する2方向のガラス繊維を有するガラス繊維シートを含むエポキシ樹脂で前記複数枚のプリグレフを形成し、前記複数枚のプリプレグのうちの少なくとも1枚における前記ガラス繊維の直交する何れかの方向に沿って前記ガラス繊維シートに切れ目を入れて1方向のガラス繊維の長さを短くした後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること。
(4)1方向のガラス繊維を含む樹脂で前記複数枚のプリグレフを形成し、これらのプリプレグのうちの少なくとも1枚における前記異方性領域に相当する部分を切除した後に、これらのプリプレグを前記ガラス繊維の方向が異なるように積層して前記異方性領域を形成すること。
本発明の半導体装置及びその製造方法によれば、安価で容易に、実装基板の半導体パッケージ搭載部の熱変形量を減少することができる
以下、本発明の複数の実施形態について図を用いて説明する。各実施形態の図における同一符号は同一物または相当物を示す。
(第1実施形態)
本発明の第1実施形態を図1から図10を用いて説明する。
図1は第1実施形態を示す半導体装置の模式図である。実装基板1は、ガラス繊維を含有するエポキシ樹脂を主材料として、1層以上のCu配線層を持つ積層構造で構成されている。四角形状の半導体パッケージ搭載部4には、実装基板平面図に示すように、半導体パッケージ1との電気的導通をとるための金属製のランド5が複数個設けられている。
半導体パッケージ搭載部4のx方向両側には、x方向の線膨張係数が半導体パッケージ搭載部4よりも大きく、y方向の線膨張係数が半導体パッケージ4と同等の異方性領域2aが設けられている。また、半導体パッケージ搭載部4のy方向両側には、y方向の線膨張係数が半導体パッケージ搭載部4よりも大きく、x方向の線膨張係数が半導体パッケージ4と同等の異方性領域2bが設けられている。すなわち、異方性領域2a、2bは、半導体パッケージ搭載部4の前後と左右の両側にそれぞれ設けられた2組で構成され、半導体パッケージ搭載部4を取り囲むように構成されている。異方性領域2a、2bは、異方性領域2a、2bにおける半導体パッケージ搭載部4に近い側の辺が半導体パッケージ搭載部4の対応する辺とほぼ同じ長さに形成されると共にその遠い側の辺が近い側の辺よりも長く形成され、略台形状に形成されている。また、半導体パッケージ搭載部4から離れた領域6の線膨張係数はx方向、y方向共に半導体パッケージ搭載部4と同等である。なお、x、y、z方向は一般的な幾何学的方向を表し、x、y方向は実装基板面内方向を表している。
本実施形態において、実装基板1に搭載される半導体パッケージ7は、半導体パッケージ基板10の上面に半導体素子3を接続してモールドレジン8で封止し、半導体パッケージ基板10下面にはんだボール9を接合したボールグリッドアレイ形式の構造である。半導体パッケージ7のはんだボール9と実装基板1表面のランド5を接合することで半導体パッケージ7と実装基板1の電気的導通をとり、半導体装置として動作させることができる。なお、図中の異方性領域2a、2b中に描かれている縦縞や横縞は異方性領域2a、2bの領域を示す記号であり、ガラス繊維を示すものではない。
本実施形態では、実装基板1は場所によって線膨張係数が異なり、半導体パッケージ搭載部4の周囲では異方性を持つ。この様な線膨張係数の位置依存性および異方性を実現するために本実施形態が持つ特徴を、一般的に用いられるガラスエポキシ樹脂基板との対比で図2に示す。
図2(a)には、一般的に用いられるガラスエポキシ樹脂基板を構成するx方向のガラス繊維、y方向のガラス繊維、エポキシ樹脂をビジュアル的に示す。一般的に用いられるガラスエポキシ樹脂基板は、x、yの2方向に配置されたガラス繊維を編みこんで作成されたガラスクロスと、このガラスクロスの隙間を埋めるエポキシ樹脂で構成される。なお、実際の実装基板1には当然配線やビアなども存在するが、ここではこれらを省略してガラスエポキシ樹脂材料に着目して本実施形態の特徴を説明する。ガラス繊維はエポキシ樹脂よりも線膨張係数が小さいことから、ガラス繊維が多く含まれる位置や方向ほどガラス繊維とエポキシ樹脂の複合材料としての線膨張係数が小さくなる。ところが、一般的に用いられるガラスエポキシ樹脂基板では、ガラス繊維の配置に位置や方向の依存性がないため、線膨張係数は位置や方向に依存せず、ばらつきの範囲で同じである。
一方、図2(b)に示す本実施形態を備えたガラスエポキシ樹脂基板では、x方向に配置されたガラス繊維は半導体パッケージ搭載部4のy方向両側が除去され、ガラス繊維の無い領域がある。また、y方向に配置されたガラス繊維は半導体パッケージ搭載部4のx方向両側が除去されている。この様に一部分が除去されたガラス繊維が編みこまれたガラスクロスの隙間をエポキシ樹脂で埋めることで、ガラスエポキシ樹脂基板が構成されている。このとき、ガラスクロスが除去された部分にはエポキシ樹脂を充填することで、実装基板1の内部に大きな空孔が発生することを防ぐことができる。このような組み合わせによる異方性領域2a、2bでは、異方性領域2a、2bにおける半導体パッケージ搭載部4に向かう方向のガラス繊維の量がその方向に交差する方向のガラス繊維の量よりも少なくなっている。
図3は図2(b)のガラス繊維形状を持つ実装基板1の各領域4、2a、2b、6の線膨張係数の大小関係を模式的に示す図である。半導体パッケージ搭載部4や半導体パッケージ搭載位置から離れた領域6(換言すれば、異方性領域2a、2bを除く領域)では、x方向y方向共にガラス繊維が配置されているため、実装基板1の線膨張係数は図2(a)に示す一般的に用いられるガラスエポキシ樹脂基板と同等である。一方、半導体パッケージ搭載部4のx方向両側には、y方向のみガラス繊維を持ち、x方向のガラス繊維を持たない異方性領域2aがある。この異方性領域2aでは、y方向については一般的に用いられるガラスエポキシ樹脂基板とガラス繊維が同じであるため線膨張係数は同等であるが、x方向についてはガラス繊維が無いので線膨張係数が大きくなると共に、縦弾性係数は小さくなる。さらに、半導体パッケージ搭載部4のy方向両側には、x方向のみガラス繊維を持ち、y方向のガラス繊維を持たない異方性領域2bがある。この異方性領域2bでは、x方向については一般的に用いられるガラスエポキシ樹脂基板と線膨張係数は同等であるが、y方向については線膨張係数が大きくなると共に、縦弾性係数は小さくなる。
図4および図5を用いて本実施形態による半導体パッケージ搭載部4の熱変形量減少メカニズムを説明する。
図4は本実施形態を構成する実装基板1が温度上昇したときに実装基板1内部に発生する応力の分布を示す図である。
図4(a)はx方向垂直応力の分布を示す。半導体パッケージ搭載部4では、圧縮応力が発生している。この圧縮応力発生のメカニズムは以下の通りである。温度上昇によって実装基板1の各部分が熱膨張するが、このとき半導体パッケージ搭載部4の周囲x方向にある異方性領域2aは、半導体パッケージ搭載部4や半導体パッケージ搭載部4から離れた領域6よりもx方向の線膨張係数が大きいことから、x方向により大きく膨張しようとする。しかし、周りを半導体パッケージ搭載部4や半導体パッケージ搭載部から離れた領域6を構成する材料で囲まれていることから、自由に熱膨張することはできず、異方性領域2aがその周囲(すなわち、半導体パッケージ搭載部4)をx方向に押し付ける。この結果、半導体パッケージ搭載部4は左右両側から押し付けられて圧縮応力が発生する。このとき、図4(b)に示すy方向についても同様のメカニズムが作用することから、半導体パッケージ搭載部4はy方向にも両側から押し付けられて圧縮応力が発生する。これら圧縮応力によって、半導体パッケージ搭載部4の熱膨張量の一部が打ち消されるので、半導体パッケージ搭載部4の熱変形量は減少する。
一方、温度降下時には、温度上昇の場合とは逆のメカニズムによって半導体パッケージ搭載部4に引張り応力が発生することで熱収縮量の一部が打ち消されるので、半導体パッケージ搭載部4の熱変形量は減少する。
図5に、温度が1℃上昇したときに発生するひずみ量の分布を示す。均質な材料であればこの値は材料の線膨張係数と一致することから、以後この値を「見かけの線膨張係数」と称する。
図5(a)にx方向の見かけの線膨張係数を示す。半導体パッケージ搭載部4の見かけの線膨張係数は、異方性領域の影響が小さいと考えられる領域6の見かけの線膨張係数と比較して小さい。これは、半導体パッケージ搭載部4が温度上昇時に圧縮されることで熱膨張量が小さくなるためである。この様に、本実施形態によって半導体パッケージ搭載部4の見かけの線膨張係数が減少することが確認できる。一方、半導体パッケージ搭載部4の周囲にある異方性領域2aの見かけの線膨張係数は非常に大きい。これは、この領域ではx方向のガラス繊維を持たないことからx方向の線膨張係数が非常に大きいためである。ただし、半導体パッケージ7と実装基板1の接続部の信頼性を支配するのは半導体パッケージ搭載部4における見かけの線膨張係数であり、半導体パッケージ7が搭載されない領域における見かけの線膨張係数が大きくても接続部の信頼性には寄与しないため、信頼性上の問題は生じない。図5(b)にy方向の見かけの線膨張係数を示す。y方向についても、x方向と同様に半導体パッケージ搭載部4の見かけの線膨張係数が減少することが確認できる。
以上から、本実施形態によって、x方向とy方向いずれについても、半導体パッケージ搭載部4の見かけの線膨張係数が減少し、半導体パッケージ7と実装基板1との接続部の信頼性を向上できる。
図6は本実施形態の効果を定量的に示す図である。本実施形態の効果は、半導体パッケージ搭載部4の寸法と異方性領域2a、2bの寸法によって変化する。半導体パッケージ搭載部4の寸法をL1、半導体パッケージ搭載部4の両側に位置する異方性領域2aの外側間の距離をL2とし、両者の比を変化させたときの、半導体パッケージ搭載部4の見かけの線膨張係数を図6に示す。このとき、寸法L2の値を固定とし、寸法L1を変化させて効果を確認した。また、各材料の物性値は、ガラス繊維がある方向については等方性のガラスエポキシ樹脂基板の値、ガラス繊維がない方向についてはエポキシ樹脂の値を用いた。したがって、ガラス繊維のない方向は、ガラス繊維のある方向と比べて、線膨張係数が大きく縦弾性係数が小さい。
図6のグラフにおいて、L1/L2の値が1の条件は異方性領域2a、2bが無い条件、すなわち本発明を備えない等方性のガラスエポキシ樹脂基板の条件である。等方性のガラスエポキシ樹脂基板では半導体パッケージ搭載部1の見かけの線膨張係数(等方性であるので材料自体の線膨張係数と一致する)が16ppm/Kであるのに対して、L1/L2を小さくすることで半導体パッケージ搭載部4の見かけの線膨張係数が減少し、例えばL1/L2=1/3の条件(半導体パッケージ搭載部4の寸法と各異方性領域2a、2bの寸法が同じ条件)では見かけの線膨張係数が8ppm/Kと本発明を備えない条件の半分まで減少している。さらにL1/L2を小さくすることで、見かけの線膨張係数を半導体素子の主材料であるシリコンの線膨張係数以下にすることも可能であることが確認できる。
次に、図7を用いて、本実施形態を備えた半導体装置の第1の製造方法を説明する。
この第1の製造方法では、1方向に配置されたガラス繊維を含有するエポキシ樹脂を半硬化させた一方向プリプレグ91を複数枚用いることで本実施形態を備えた実装基板1を製造する。初めに、x方向のみにガラス繊維が配置された一方向プリプレグ91と、y方向のみにガラス繊維が配置された一方向プリプレグ91とを作製する。次に、x方向のみにガラス繊維が配置された一方向プリプレグ91の半導体パッケージ搭載部4のy方向両側に位置する領域21と、y方向のみにガラス繊維が配置された一方向プリプレグ91の半導体パッケージ搭載部4のx方向両側に位置する領域21を除去する。次に、これら2枚のプリプレグ91を積層する。さらに、これらのプリプレグ91に含まれるエポキシ樹脂を熱硬化させることで本実施形態の異方性領域2a、2bを備えた実装基板1の製造が可能となる。
この第1の製造方法では、半導体パッケージ搭載部4の周囲の一方向プリプレグ91の一部を除去する際に、ガラス繊維だけでなくエポキシ樹脂も除去したが、ガラス繊維のみを除去あるいは減少させることでも、本発明の効果を得ることができる。また、この第1の実施形態では2枚のプリプレグ91を積層したが、さらに多くの枚数のプリプレグ91を積層すると厚さ方向における材料の異方性が小さくなることから、実装基板の反り変形を低減できる。
次に、図8を用いて、本実施形態を備えた半導体装置の第2の製造方法を説明する。
この第2の製造方法でも第1の製造方法と同様に、1方向に配置されたガラス繊維を含有するエポキシ樹脂を半硬化させた一方向プリプレグ91を複数枚用いることで本実施形態を備えた実装基板を製造する。初めに、x方向のみにガラス繊維が配置された一方向プリプレグ91の半導体パッケージ搭載部4のy方向両側に位置する領域21と、y方向のみにガラス繊維が配置された一方向プリプレグ91の半導体パッケージ搭載部4のx方向両側に位置する領域21と、を除去する点は第1の製造方法と同様である。第1の製造方法との相違点は、除去されて空間となっている領域21に、除去した領域21と同じ外形の樹脂を重点部材81として配置することで空間を埋める点である。この第2の製造方法では、積層されたプリプレグ91の内部に大きな空間が出来ることを防止できるため、エポキシ樹脂を熱硬化させる際のボイドの発生をより防ぎ易い。さらに、空間を埋める樹脂81に除去したガラス繊維と直交する方向のガラス繊維を含有させれば、本発明の効果をより大きくすることができる。
次に、図9を用いて、本実施形態を備えた半導体装置の第3の製造方法を説明する。
この第3の製造方法では、初めにx、y方向それぞれに直交するように配置されたガラス繊維が編みこまれたガラスクロスを含有するエポキシ樹脂を半硬化させたプリプレグ91を作成する。次に、半導体パッケージ搭載部4のy方向両側に位置するプリプレグ91をx方向に複数回、レーザを用いて切断線92のように切断する。ガラス繊維の切断が可能であれば、他の切断方法を用いることも可能である。
この様にプリプレグ91をx方向に切断することで、プリプレグ91内部のy方向繊維が短く切断されてプリプレグ91の熱変形を抑える効果が減少するので、この領域のプリプレグ91のy方向線膨張係数を大きくすることができる。一方、x方向に配置されたガラス繊維は切断されないので、この領域のプリプレグ91のx方向線膨張係数が大きくなることはない。この結果、この切断した周囲の領域のプリプレグ91の線膨張係数に異方性を持たすことができる。次に、半導体パッケージ搭載部4のx方向両側に位置するプリプレグ91をy方向に複数回切断する。この様にプリプレグ91を切断することで、上記と同様のメカニズムでこの領域のプリプレグ91のx方向線膨張係数を大きくすることができる。次いで、エポキシ樹脂を熱硬化させることで、実装基板1が完成する。このとき、温度上昇によって硬化前のエポキシ樹脂の流動性が高まるので、プリプレグ91の切断部分にエポキシ樹脂が流れ込み、実装基板1に穴ができることを防ぐことができる。
なお、プリプレグ91の切断の際に、図9(b)や(c)に示す位置を切断しても、同様の効果を得ることができる。図9(b)や(c)に示す切断を行うためには、切断過程において切断方向を変換する必要があるが、その分切断回数を減少することができるという特徴がある。
(第2実施形態)
次に、本発明の第2実施形態について図10を用いて説明する。図10は本発明の第2実施形態の半導体装置を説明する図であり、図10(a)は第2実施形態の半導体装置の実装基板の平面模式図、図10(b)は第2実施形態の半導体装置の側面図である。この第2実施形態は、次に述べる点で第1実施形態と相違するものであり、その他の点については第1実施形態と基本的には同一であるので、重複する説明を省略する。
この第2実施形態では、1枚の実装基板1に複数個の半導体パッケージ7が搭載されている。実装基板1に存在する複数の半導体パッケージ搭載部4の熱変形量を減少するため、この第2実施形態ではx方向の線膨張係数が大きい異方性領域2a、y方向の線膨張係数が大きい異方性領域2bがそれぞれの半導体パッケージ搭載部4の周囲に位置する様に複数設けられていることを特徴とする。
この第2実施形態によれば、複数の半導体パッケージ7を搭載することが可能であると共に、任意の半導体パッケージ搭載部4を用いて半導体パッケージ7を搭載することにより設計自由度を向上することができる。また、複数の半導体パッケージ搭載部4の間の異方性領域2aは両側の半導体パッケージ搭載部4に対抗するように大きな線膨張係数の機能が作用することとなり、コンパクトな構成で半導体パッケージ搭載部の熱変形量を効果的に減少することができる。
(第3実施形態)
次に、本発明の第3実施形態について図11を用いて説明する。図11は本発明の第3実施形態の半導体装置に用いる実装基板の平面模式図である。この第3実施形態は、次に述べる点で第2実施形態と相違するものであり、その他の点については第2実施形態と基本的には同一であるので、重複する説明を省略する。
この第3実施形態では、1枚の実装基板にx方向の線膨張係数が大きい異方性領域2a、y方向の線膨張係数が大きい異方性領域2bが多数碁盤目状に配置されている。この実施形態では、実装基板上に熱変形量の小さい領域が多数あるため、実装基板上に搭載する半導体パッケージ7の位置や数の自由度が大きい。そのため、電気特性や配線の引き回し性などを鑑みた基板設計を容易にすることができる。
(第4実施形態)
次に、本発明の第4実施形態について図12を用いて説明する。図12は本発明の第4実施形態の半導体装置に用いる実装基板の平面模式図である。この第4実施形態は、次に述べる点で第1実施形態と相違するものであり、その他の点については第1実施形態と基本的には同一であるので、重複する説明を省略する。
この第4実施形態では、実装基板に設けられるx方向の線膨張係数が大きい異方性領域2a、y方向の線膨張係数が大きい異方性領域2bの形状が長方形となっていることを特徴としている。この第4実施形態の様に異方性領域2a、2bを長方形状とすることで、プリプレグ91の除去などの製造工程をx、y方向のみの加工で行うことができると共に、異方性領域2a、2bの半導体パッケージ搭載部4への作用を強化することができる。その一方、半導体パッケージ搭載部4の角部近傍では、異方性材料による昇温時の押し付けや降温時の引張りの荷重が第1実施形態と比較して小さくなるため、半導体パッケージ搭載部の熱変形量減少効果は第1実施形態よりも小さくなる。
(第5実施形態)
次に、本発明の第5実施形態について図13を用いて説明する。図13は本発明の第5実施形態の半導体装置の説明図である。この第5実施形態は、次に述べる点で第4実施形態と相違するものであり、その他の点については第4実施形態と基本的には同一であるので、重複する説明を省略する。
この第5実施形態では、1枚の実装基板1にy方向の線膨張係数が大きい異方性領域2bは設けず、x方向の線膨張係数が大きい異方性領域2aのみが複数配置されている。この第5実施形態で実装基板1に搭載する半導体パッケージ7は、長手方向と短手方向の長さの比が大きい。この様な半導体パッケージ7では、半導体パッケージ短手方向の半導体パッケージ7と実装基板1の熱変形量差が接続部の信頼性に及ぼす影響は小さく、接続部の信頼性は主に半導体パッケージ長手方向の半導体パッケージ7と実装基板1の熱変形量差に支配される。したがって、実装基板1にx方向の線膨張係数が大きい異方性領域2aのみを配置して半導体パッケージ搭載部4のx方向の熱変形量のみを減少させ、半導体パッケージ長手方向とx方向が一致する様に半導体パッケージを実装基板上に配置すれば、接続部の信頼性を向上することができる。この場合、異方性領域2aが半導体パッケージ搭載部7の対応する辺よりも前後に長く延びた対向する辺を有しているので、半導体パッケージ搭載部7の最も熱変形し易い角部の熱変形量を確実に減少することができる。
以上、本発明を各実施形態に基づき具体的に説明したが、本発明は前記各実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の第1実施形態の半導体装置を説明する図である。 本発明の第1実施形態に用いる実装基板と一般的に用いられるガラスエポキシ樹脂基板との違いを説明する図である。 図1の実装基板の各領域の線膨張係数の大小関係を示す模式図である。 図1の実装基板の温度上昇時の応力分布を示す図である。 図1の実装基板の温度上昇時のひずみ量(見かけの線膨張係数)の分布を示す図である。 図1の実装基板における異方性領域の大きさと半導体パッケージ搭載部の見かけの線膨張係数との関係を示す特性図である。 第1実施形態の半導体装置を構成する実装基板の第1の製造方法を説明する図である。 第1実施形態の半導体装置を構成する実装基板の第2の製造方法を説明する図である。 第1実施形態の半導体装置を構成する実装基板の第3の製造方法を説明する図である。 本発明の第2実施形態を説明する図である。 本発明の第3実施形態を説明する図である。 本発明の第4実施形態を説明する図である。 本発明の第5実施形態を説明する図である。
符号の説明
1…実装基板、2a…x方向の線膨張係数が大きい異方性材料、2b…y方向の線膨張係数が大きい異方性材料、3…半導体素子、4…半導体パッケージ搭載部、5…ランド、6…半導体パッケージ搭載部から離れた領域、7…半導体パッケージ、8…モールドレジン、9…はんだボール、10…半導体パッケージ基板、21…ガラス繊維が除去された領域、81…プリプレグが除去された領域の充填部材、91…プリプレグ、92…プリプレグの切断線。

Claims (12)

  1. 半導体素子を備えた半導体パッケージが実装基板に搭載された半導体装置において、
    前記実装基板の半導体パッケージ搭載部を挟むようにその両側に設けられ且つ線膨張係数が異方性を持った少なくとも2つの異方性領域を前記実装基板に備え、
    前記異方性領域における前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きいこと、
    を特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さをその方向に交差する方向のガラス繊維の長さよりも短くしたこと、を特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の量をその方向に交差する方向のガラス繊維の量よりも少なくしたこと、を特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、前記異方性領域の半導体パッケージ搭載部側の辺が前記半導体パッケージ搭載部の対応する辺よりも両側に長く形成されていること、を特徴とする半導体装置。
  5. 請求項1に記載の半導体装置において、前記異方性領域が前記半導体パッケージ搭載部の前後と左右の両側にそれぞれ設けられた2組で前記半導体パッケージ搭載部を取り囲むように構成されていること、を特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、前記異方性領域における前記半導体パッケージ搭載部に近い側の辺が半導体パッケージ搭載部の対応する辺とほぼ同じ長さに形成されると共にその遠い側の辺が前記近い側の辺よりも長く形成されていること、を特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、前記半導体パッケージ搭載部が複数並置され、これらの半導体パッケージ搭載部の間に位置する領域を前記異方性領域としたこと、を特徴とする半導体装置。
  8. 半導体素子を備えた半導体パッケージを実装基板上に接合して搭載する半導体装置の製造方法において、
    前記実装基板の半導体パッケージ搭載部を挟むように、前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きい少なくとも2つの異方性領域を設けた後、
    前記実装基板の半導体パッケージ搭載部上に前記半導体パッケージを接合すること、
    を特徴とする半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、ガラス繊維を含む樹脂で形成したプリプレグを複数枚積層して前記実装基板を形成すること、を特徴とする半導体装置の製造方法。
  10. 請求項9に記載の半導体装置の製造方法において、前記複数枚のプリプレグのうちの少なくとも1枚における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さがその方向に交差する方向のガラス繊維の長さよりも短くなるように切断した後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること、を特徴とする半導体装置の製造方法。
  11. 請求項9に記載の半導体装置の製造方法において、直交する2方向のガラス繊維を有するガラス繊維シートを含むエポキシ樹脂で前記複数枚のプリグレフを形成し、前記複数枚のプリプレグのうちの少なくとも1枚における前記ガラス繊維の直交する何れかの方向に沿って前記ガラス繊維シートに切れ目を入れて1方向のガラス繊維の長さを短くした後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること、を特徴とする半導体装置の製造方法。
  12. 請求項9に記載の半導体装置の製造方法において、1方向のガラス繊維を含む樹脂で前記複数枚のプリグレフを形成し、これらのプリプレグのうちの少なくとも1枚における前記異方性領域に相当する部分を切除した後に、これらのプリプレグを前記ガラス繊維の方向が異なるように積層して前記異方性領域を形成すること、を特徴とする半導体装置の製造方法。
JP2005348638A 2005-12-02 2005-12-02 半導体装置及びその製造方法 Expired - Fee Related JP4469329B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005348638A JP4469329B2 (ja) 2005-12-02 2005-12-02 半導体装置及びその製造方法
US11/607,312 US20070126095A1 (en) 2005-12-02 2006-11-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348638A JP4469329B2 (ja) 2005-12-02 2005-12-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007157865A true JP2007157865A (ja) 2007-06-21
JP4469329B2 JP4469329B2 (ja) 2010-05-26

Family

ID=38117871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348638A Expired - Fee Related JP4469329B2 (ja) 2005-12-02 2005-12-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20070126095A1 (ja)
JP (1) JP4469329B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2020088102A (ja) * 2018-11-21 2020-06-04 日立オートモティブシステムズ株式会社 電子回路装置、圧力センサ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015207857A1 (de) * 2015-04-29 2016-11-03 Robert Bosch Gmbh Thermoelektrische Vorrichtung sowie Herstellungsverfahren derselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888247A (en) * 1986-08-27 1989-12-19 General Electric Company Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite
US5124192A (en) * 1989-11-15 1992-06-23 General Electric Company Plastic mold structure and method of making
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2020088102A (ja) * 2018-11-21 2020-06-04 日立オートモティブシステムズ株式会社 電子回路装置、圧力センサ
JP7037471B2 (ja) 2018-11-21 2022-03-16 日立Astemo株式会社 電子回路装置、圧力センサ

Also Published As

Publication number Publication date
US20070126095A1 (en) 2007-06-07
JP4469329B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
JP4504798B2 (ja) 多段構成半導体モジュール
US8344260B2 (en) Multilayer wiring board
JP5980566B2 (ja) 半導体装置及びその製造方法
US20150156877A1 (en) Strip level substrate including warpage preventing member and method of manufacturing the same
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP4469329B2 (ja) 半導体装置及びその製造方法
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
JP2011108929A (ja) 回路基板および回路基板の製造方法
JP5028968B2 (ja) 半導体装置、積層型半導体装置およびインターポーザ基板
JP2006245076A (ja) 半導体装置
JP2009252916A (ja) 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
JP2009238855A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5343315B2 (ja) 実装構造及び半導体装置
KR20170025415A (ko) 패키지 기판 및 프리프레그
US20150062850A1 (en) Printed circuit board
JP5173338B2 (ja) 多層配線基板及びその製造方法
JP2008118155A (ja) 半導体装置用パッケージ
JP4521415B2 (ja) 半導体装置
JP2008010555A (ja) 配線基板及びその製造方法
JP5489454B2 (ja) 積層型半導体パッケージ
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
US9818682B2 (en) Laminate substrates having radial cut metallic planes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees