JP2007157865A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007157865A JP2007157865A JP2005348638A JP2005348638A JP2007157865A JP 2007157865 A JP2007157865 A JP 2007157865A JP 2005348638 A JP2005348638 A JP 2005348638A JP 2005348638 A JP2005348638 A JP 2005348638A JP 2007157865 A JP2007157865 A JP 2007157865A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- mounting portion
- semiconductor device
- semiconductor
- glass fiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0287—Unidirectional or parallel fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置は、半導体素子3を備えた半導体パッケージ7が実装基板1に搭載されている。実装基板1は、実装基板1の半導体パッケージ搭載部を挟むようにその両側に設けられ且つ線膨張係数が異方性を持った少なくとも2つの異方性領域2aを備える。異方性領域2aは、異方性領域における半導体パッケージ搭載部4の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ半導体パッケージ搭載部4における異方性領域の方向に向かう方向の線膨張係数よりも大きい。
【選択図】図1
Description
(1)ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さをその方向に交差する方向のガラス繊維の長さよりも短くしたこと。
(2)ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の量をその方向に交差する方向のガラス繊維の量よりも少なくしたこと。
(3)前記異方性領域の半導体パッケージ搭載部側の辺が前記半導体パッケージ搭載部の対応する辺よりも両側に長く形成されていること。
(4)前記異方性領域が前記半導体パッケージ搭載部の前後と左右の両側にそれぞれ設けられた2組で前記半導体パッケージ搭載部を取り囲むように構成されていること。
(5)前記(4)に加えて、前記異方性領域における前記半導体パッケージ搭載部に近い側の辺が半導体パッケージ搭載部の対応する辺とほぼ同じ長さに形成されると共にその遠い側の辺が前記近い側の辺よりも長く形成されていること。
(6)前記半導体パッケージ搭載部が複数並置され、これらの半導体パッケージ搭載部の間に位置する領域を前記異方性領域としたこと。
(1)ガラス繊維を含む樹脂で形成したプリプレグを複数枚積層して前記実装基板を形成すること。
(2)前記(1)に加えて、前記複数枚のプリプレグのうちの少なくとも1枚における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さがその方向に交差する方向のガラス繊維の長さよりも短くなるように切断した後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること。
(3)直交する2方向のガラス繊維を有するガラス繊維シートを含むエポキシ樹脂で前記複数枚のプリグレフを形成し、前記複数枚のプリプレグのうちの少なくとも1枚における前記ガラス繊維の直交する何れかの方向に沿って前記ガラス繊維シートに切れ目を入れて1方向のガラス繊維の長さを短くした後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること。
(4)1方向のガラス繊維を含む樹脂で前記複数枚のプリグレフを形成し、これらのプリプレグのうちの少なくとも1枚における前記異方性領域に相当する部分を切除した後に、これらのプリプレグを前記ガラス繊維の方向が異なるように積層して前記異方性領域を形成すること。
(第1実施形態)
本発明の第1実施形態を図1から図10を用いて説明する。
(第2実施形態)
次に、本発明の第2実施形態について図10を用いて説明する。図10は本発明の第2実施形態の半導体装置を説明する図であり、図10(a)は第2実施形態の半導体装置の実装基板の平面模式図、図10(b)は第2実施形態の半導体装置の側面図である。この第2実施形態は、次に述べる点で第1実施形態と相違するものであり、その他の点については第1実施形態と基本的には同一であるので、重複する説明を省略する。
(第3実施形態)
次に、本発明の第3実施形態について図11を用いて説明する。図11は本発明の第3実施形態の半導体装置に用いる実装基板の平面模式図である。この第3実施形態は、次に述べる点で第2実施形態と相違するものであり、その他の点については第2実施形態と基本的には同一であるので、重複する説明を省略する。
(第4実施形態)
次に、本発明の第4実施形態について図12を用いて説明する。図12は本発明の第4実施形態の半導体装置に用いる実装基板の平面模式図である。この第4実施形態は、次に述べる点で第1実施形態と相違するものであり、その他の点については第1実施形態と基本的には同一であるので、重複する説明を省略する。
(第5実施形態)
次に、本発明の第5実施形態について図13を用いて説明する。図13は本発明の第5実施形態の半導体装置の説明図である。この第5実施形態は、次に述べる点で第4実施形態と相違するものであり、その他の点については第4実施形態と基本的には同一であるので、重複する説明を省略する。
Claims (12)
- 半導体素子を備えた半導体パッケージが実装基板に搭載された半導体装置において、
前記実装基板の半導体パッケージ搭載部を挟むようにその両側に設けられ且つ線膨張係数が異方性を持った少なくとも2つの異方性領域を前記実装基板に備え、
前記異方性領域における前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きいこと、
を特徴とする半導体装置。 - 請求項1に記載の半導体装置において、ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さをその方向に交差する方向のガラス繊維の長さよりも短くしたこと、を特徴とする半導体装置。
- 請求項1に記載の半導体装置において、ガラス繊維を含む樹脂を前記実装基板の材料として用い、前記異方性領域における前記半導体パッケージ搭載部に向かう方向のガラス繊維の量をその方向に交差する方向のガラス繊維の量よりも少なくしたこと、を特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記異方性領域の半導体パッケージ搭載部側の辺が前記半導体パッケージ搭載部の対応する辺よりも両側に長く形成されていること、を特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記異方性領域が前記半導体パッケージ搭載部の前後と左右の両側にそれぞれ設けられた2組で前記半導体パッケージ搭載部を取り囲むように構成されていること、を特徴とする半導体装置。
- 請求項5に記載の半導体装置において、前記異方性領域における前記半導体パッケージ搭載部に近い側の辺が半導体パッケージ搭載部の対応する辺とほぼ同じ長さに形成されると共にその遠い側の辺が前記近い側の辺よりも長く形成されていること、を特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記半導体パッケージ搭載部が複数並置され、これらの半導体パッケージ搭載部の間に位置する領域を前記異方性領域としたこと、を特徴とする半導体装置。
- 半導体素子を備えた半導体パッケージを実装基板上に接合して搭載する半導体装置の製造方法において、
前記実装基板の半導体パッケージ搭載部を挟むように、前記半導体パッケージ搭載部の中央部に向かう方向の線膨張係数がその方向に直交する実装基板面内方向の線膨張係数よりも大きく且つ前記半導体パッケージ搭載部における異方性領域方向に向かう方向の線膨張係数よりも大きい少なくとも2つの異方性領域を設けた後、
前記実装基板の半導体パッケージ搭載部上に前記半導体パッケージを接合すること、
を特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、ガラス繊維を含む樹脂で形成したプリプレグを複数枚積層して前記実装基板を形成すること、を特徴とする半導体装置の製造方法。
- 請求項9に記載の半導体装置の製造方法において、前記複数枚のプリプレグのうちの少なくとも1枚における前記半導体パッケージ搭載部に向かう方向のガラス繊維の長さがその方向に交差する方向のガラス繊維の長さよりも短くなるように切断した後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること、を特徴とする半導体装置の製造方法。
- 請求項9に記載の半導体装置の製造方法において、直交する2方向のガラス繊維を有するガラス繊維シートを含むエポキシ樹脂で前記複数枚のプリグレフを形成し、前記複数枚のプリプレグのうちの少なくとも1枚における前記ガラス繊維の直交する何れかの方向に沿って前記ガラス繊維シートに切れ目を入れて1方向のガラス繊維の長さを短くした後、前記複数枚のプリプレグを重ねて熱硬化することにより前記短く切断されたガラス繊維領域を前記異方性領域とすること、を特徴とする半導体装置の製造方法。
- 請求項9に記載の半導体装置の製造方法において、1方向のガラス繊維を含む樹脂で前記複数枚のプリグレフを形成し、これらのプリプレグのうちの少なくとも1枚における前記異方性領域に相当する部分を切除した後に、これらのプリプレグを前記ガラス繊維の方向が異なるように積層して前記異方性領域を形成すること、を特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348638A JP4469329B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置及びその製造方法 |
US11/607,312 US20070126095A1 (en) | 2005-12-02 | 2006-11-30 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348638A JP4469329B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007157865A true JP2007157865A (ja) | 2007-06-21 |
JP4469329B2 JP4469329B2 (ja) | 2010-05-26 |
Family
ID=38117871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005348638A Expired - Fee Related JP4469329B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070126095A1 (ja) |
JP (1) | JP4469329B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248897A (ja) * | 2012-09-18 | 2012-12-13 | Dainippon Printing Co Ltd | 部品内蔵配線板の製造方法、部品内蔵配線板 |
JP2020088102A (ja) * | 2018-11-21 | 2020-06-04 | 日立オートモティブシステムズ株式会社 | 電子回路装置、圧力センサ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015207857A1 (de) * | 2015-04-29 | 2016-11-03 | Robert Bosch Gmbh | Thermoelektrische Vorrichtung sowie Herstellungsverfahren derselben |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4888247A (en) * | 1986-08-27 | 1989-12-19 | General Electric Company | Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite |
US5124192A (en) * | 1989-11-15 | 1992-06-23 | General Electric Company | Plastic mold structure and method of making |
DE10213296B9 (de) * | 2002-03-25 | 2007-04-19 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens |
US7714432B2 (en) * | 2002-07-26 | 2010-05-11 | Intel Corporation | Ceramic/organic hybrid substrate |
-
2005
- 2005-12-02 JP JP2005348638A patent/JP4469329B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-30 US US11/607,312 patent/US20070126095A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248897A (ja) * | 2012-09-18 | 2012-12-13 | Dainippon Printing Co Ltd | 部品内蔵配線板の製造方法、部品内蔵配線板 |
JP2020088102A (ja) * | 2018-11-21 | 2020-06-04 | 日立オートモティブシステムズ株式会社 | 電子回路装置、圧力センサ |
JP7037471B2 (ja) | 2018-11-21 | 2022-03-16 | 日立Astemo株式会社 | 電子回路装置、圧力センサ |
Also Published As
Publication number | Publication date |
---|---|
US20070126095A1 (en) | 2007-06-07 |
JP4469329B2 (ja) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504798B2 (ja) | 多段構成半導体モジュール | |
US8344260B2 (en) | Multilayer wiring board | |
JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
US20150156877A1 (en) | Strip level substrate including warpage preventing member and method of manufacturing the same | |
JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP4469329B2 (ja) | 半導体装置及びその製造方法 | |
JP4844216B2 (ja) | 多層回路配線基板及び半導体装置 | |
JP2011108929A (ja) | 回路基板および回路基板の製造方法 | |
JP5028968B2 (ja) | 半導体装置、積層型半導体装置およびインターポーザ基板 | |
JP2006245076A (ja) | 半導体装置 | |
JP2009252916A (ja) | 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法 | |
JP7037521B2 (ja) | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 | |
JP2009238855A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP5343315B2 (ja) | 実装構造及び半導体装置 | |
KR20170025415A (ko) | 패키지 기판 및 프리프레그 | |
US20150062850A1 (en) | Printed circuit board | |
JP5173338B2 (ja) | 多層配線基板及びその製造方法 | |
JP2008118155A (ja) | 半導体装置用パッケージ | |
JP4521415B2 (ja) | 半導体装置 | |
JP2008010555A (ja) | 配線基板及びその製造方法 | |
JP5489454B2 (ja) | 積層型半導体パッケージ | |
JP6806520B2 (ja) | 半導体装置および配線基板の設計方法 | |
JP2009070898A (ja) | 部品実装用基板、電子装置及び部品実装方法 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
US9818682B2 (en) | Laminate substrates having radial cut metallic planes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |