JP5343315B2 - 実装構造及び半導体装置 - Google Patents
実装構造及び半導体装置 Download PDFInfo
- Publication number
- JP5343315B2 JP5343315B2 JP2006342905A JP2006342905A JP5343315B2 JP 5343315 B2 JP5343315 B2 JP 5343315B2 JP 2006342905 A JP2006342905 A JP 2006342905A JP 2006342905 A JP2006342905 A JP 2006342905A JP 5343315 B2 JP5343315 B2 JP 5343315B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing layer
- thermal expansion
- circuit board
- expansion coefficient
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
半導体素子のマザーボードへの実装は、半導体素子よりも一般に幅が大きい、回路基板(パッケージ用基板)に半導体素子を実装し、さらに、機器全体のマザーボードに回路基板を実装することにより行う。
このような温度で実装を行うと、封止材がガラス転移点以上の高温状態になり、封止材の熱膨張率が増加する。一方、回路基板の面内方向の熱膨張率については、その内部に補強材が備えられているために、封止材のガラス転移点以上の温度でも低い熱膨張率を示す。
図1は半導体装置の要部断面模式図である。この半導体装置10は、回路基板20の片面に半導体素子30を実装し、半導体素子30は、第1の封止層40及び第2の封止層41によって封止され、各封止層の熱膨張率に差が設けられた構造をしている。
従って、リフロー温度では、ガラスクロス20bの熱膨張率は、低いままであり、回路基板20の面内方向の熱膨張率は、ガラスクロス20bを面内方向に備えていることから、リフロー温度においても低熱膨張率になる。
第2の封止層41は、例えば、ガラス繊維で構成されたシート状のガラスクロス41aにエポキシ系の樹脂41bを含浸させた層である。その層の厚さは、例えば、100μmである。そして、樹脂41bについては、そのガラス転移点がリフロー温度よりも低い材料を用いている。具体的には、樹脂41bのガラス転移点は、150℃〜180℃である。
尚、図1に示す第2の封止層41は、一例として単層構造を示したが、第2の封止層41については、単層に限らず、複数層形成してもよい。即ち、半導体装置10は、第1の封止層40の表面に、少なくとも1層の封止層を備える。
反り量の測定は、回路基板20の下面の中心部の高さ方向の変位量(μm)を公知のモアレ法で計測し、半導体装置10を室温から235℃まで上昇させ、235℃から室温に下降させた過程での最大変位量を比較することにより反りの効果を確かめた。また、評価に用いた回路基板20のサイズは、10mm×10mmである。
比較例1は、図1に示す第2の封止層41を設けず、第1の封止層40の表面が露出した半導体装置の反りの結果である。図3に示すように、比較例1の235℃での最大変形量は50μmであった。これに対し、比較例2は、図1に示す封止構造を備えた半導体装置の反りの結果である。図3に示すように、比較例2の235℃での最大変形量は15μmであった。このように、第2の封止層41を設けた場合は、最大変形量が減少することが分かった。
図4は比較例1で用いた半導体装置の温度が樹脂のガラス転移点以下にある状態の概念図である。
図5に示すように、リフロー温度が樹脂20a及び第1の封止層40を構成する樹脂のガラス転移点を超え、半導体装置11の温度がこれらの樹脂のガラス転移点以上になると、樹脂の熱膨張率はより増加する。
半導体装置10では、第1の封止層40の上に、さらに第2の封止層41が形成されている。従って、変形量は、第1の封止層40の熱膨張の等方性と、回路基板20及び第2の封止層41の異方性に支配される。
前記半導体素子が第1の封止層で封止され、前記第1の封止層の上に第2の封止層が少なくとも1層形成され、前記第1の封止層のガラス転移点以上での前記回路基板及び前記第2の封止層の面内方向の熱膨張率が前記第1の封止層の熱膨張率より低いことを特徴とする実装構造。
(付記3) 前記第2の封止層の内部に補強材が備えられ、前記補強材が前記第2の封止層の面内方向に含有されていることを特徴とする付記1または2記載の実装構造。
(付記6) 前記ガラスクロスはガラス繊維を交互に交差させた織物であることを特徴とする付記5記載の実装構造。
前記半導体素子が第1の封止層で封止され、前記第1の封止層の上に第2の封止層が少なくとも1層形成され、前記第1の封止層のガラス転移点以上での前記回路基板及び前記第2の封止層の面内方向の熱膨張率が前記第1の封止層の熱膨張率よりも低いことを特徴とする半導体装置。
(付記9) 前記第2の封止層の内部に補強材が備えられ、前記補強材が前記第2の封止層の面内方向に含有されていることを特徴とする付記7または8記載の半導体装置。
(付記12) 前記ガラスクロスはガラス繊維を交互に交差させた織物であることを特徴とする付記11記載の半導体装置。
20 回路基板
20a,41b 樹脂
20b,41a ガラスクロス
21 半田ボール
22 電極パッド
30 半導体素子
31 半田バンプ
40 第1の封止層
41 第2の封止層
42 ガラス繊維
43 ガラス繊維束
Claims (4)
- 回路基板上に搭載された半導体素子が第1の封止層で封止され、
前記第1の封止層の表面に、前記第1の封止層を被覆する第2の封止層が設けられ、
前記回路基板は、第1のガラスクロスと前記第1のガラスクロスに設けられた第1の樹脂とを有し、
前記第2の封止層は、第2のガラスクロスと前記第2のガラスクロスに設けられた第2の樹脂とを有し、
前記第1の封止層のガラス転移点以上での前記回路基板の前記第1のガラスクロスに沿った面内方向の熱膨張率、及び、前記第1の封止層のガラス転移点以上での前記第2の封止層の前記第2のガラスクロスに沿った面内方向の熱膨張率が、前記第1の封止層の熱膨張率よりも低いことを特徴とする実装構造。 - 前記第2の封止層の厚さ方向の熱膨張率と、前記第2の封止層の前記第2のガラスクロスに沿った面内方向の熱膨張率に異方性があることを特徴とする請求項1に記載の実装構造。
- 前記第2のガラスクロスの融点及びガラス転移点が、前記実装構造を備えた半導体装置を基板に実装する温度よりも高いことを特徴とする請求項1又は2に記載の実装構造。
- 回路基板と、
前記回路基板上に搭載された半導体素子と、
前記半導体素子を封止する第1の封止層と、
前記第1の封止層の表面に設けられ、前記第1の封止層を被覆する第2の封止層と
を含み、
前記回路基板は、第1のガラスクロスと前記第1のガラスクロスに設けられた第1の樹脂とを有し、
前記第2の封止層は、第2のガラスクロスと前記第2のガラスクロスに設けられた第2の樹脂とを有し、
前記第1の封止層のガラス転移点以上での前記回路基板の前記第1のガラスクロスに沿った面内方向の熱膨張率、及び、前記第1の封止層のガラス転移点以上での前記第2の封止層の前記第2のガラスクロスに沿った面内方向の熱膨張率が、前記第1の封止層の熱膨張率よりも低いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342905A JP5343315B2 (ja) | 2006-12-20 | 2006-12-20 | 実装構造及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342905A JP5343315B2 (ja) | 2006-12-20 | 2006-12-20 | 実装構造及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153601A JP2008153601A (ja) | 2008-07-03 |
JP5343315B2 true JP5343315B2 (ja) | 2013-11-13 |
Family
ID=39655417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342905A Expired - Fee Related JP5343315B2 (ja) | 2006-12-20 | 2006-12-20 | 実装構造及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343315B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823186B2 (en) | 2010-12-27 | 2014-09-02 | Shin-Etsu Chemical Co., Ltd. | Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus |
KR101654518B1 (ko) * | 2015-01-30 | 2016-09-06 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 이의 제조 방법 |
JP6873791B2 (ja) * | 2017-03-31 | 2021-05-19 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP7528865B2 (ja) * | 2021-05-27 | 2024-08-06 | 株式会社デンソー | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62101053A (ja) * | 1985-10-28 | 1987-05-11 | Toshiba Corp | 薄型電子回路ユニツト |
JPH1187557A (ja) * | 1997-09-11 | 1999-03-30 | Rohm Co Ltd | 半導体チップを備えた半導体装置の構造 |
JP2000124363A (ja) * | 1998-10-12 | 2000-04-28 | Citizen Electronics Co Ltd | 半導体パッケージ |
-
2006
- 2006-12-20 JP JP2006342905A patent/JP5343315B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008153601A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504798B2 (ja) | 多段構成半導体モジュール | |
US9716075B2 (en) | Semiconductor chip assembly and method for making same | |
TWI573229B (zh) | 配線基板 | |
JP5877291B2 (ja) | 半導体装置およびその製造方法 | |
JP5343315B2 (ja) | 実装構造及び半導体装置 | |
JP5228843B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
JP5644107B2 (ja) | 半導体装置 | |
KR102520917B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20090250802A1 (en) | Multilayer wiring substrate, semiconductor package, and methods of manufacturing semiconductor package | |
JP6077436B2 (ja) | 配線基板および配線基板への半導体素子の実装方法 | |
JP2009049218A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006245076A (ja) | 半導体装置 | |
JP6656836B2 (ja) | 実装構造体及びその製造方法 | |
JP4983113B2 (ja) | 配線基板及びその製造方法 | |
KR102419891B1 (ko) | 회로 기판 및 이를 이용한 반도체 패키지 | |
KR102494332B1 (ko) | 전자소자 패키지 | |
JP4469329B2 (ja) | 半導体装置及びその製造方法 | |
JP4521415B2 (ja) | 半導体装置 | |
JP4830493B2 (ja) | 半導体装置、その実装構造およびその実装方法 | |
KR20070083021A (ko) | 휨 방지용 인쇄회로기판 | |
JP5284125B2 (ja) | 半導体装置およびその製造方法 | |
JP5392726B2 (ja) | 集合配線基板 | |
JP2006080356A (ja) | 半導体装置及びその製造方法 | |
US20220246516A1 (en) | Semiconductor device and substrate | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |