KR20070083021A - 휨 방지용 인쇄회로기판 - Google Patents

휨 방지용 인쇄회로기판 Download PDF

Info

Publication number
KR20070083021A
KR20070083021A KR1020060016206A KR20060016206A KR20070083021A KR 20070083021 A KR20070083021 A KR 20070083021A KR 1020060016206 A KR1020060016206 A KR 1020060016206A KR 20060016206 A KR20060016206 A KR 20060016206A KR 20070083021 A KR20070083021 A KR 20070083021A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
substrate body
layer
warpage
Prior art date
Application number
KR1020060016206A
Other languages
English (en)
Inventor
문성천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060016206A priority Critical patent/KR20070083021A/ko
Publication of KR20070083021A publication Critical patent/KR20070083021A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 휨 방지용 인쇄회로기판에 관한 것으로, 종래의 경우, 인쇄회로기판의 구성 요소들이 각기 다른 열 팽창 계수를 가지며, 각기 다른 형태, 두께 및 면적을 가지고 형성되기 때문에, 반도체 패키지 조립 공정 중에 고온의 열이 인가됨에 따라서, 인쇄회로기판에 휨이 발생된다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 기판 몸체의 일면과 타면 중 열 수축률이 큰 부분에 구리 배선층 및 솔더 레지스트층과 비교하여 열 수축률이 작은 복수개의 휨 방지 바가 형성된 휨 방지용 인쇄회로기판을 제공한다. 본 발명에 따르면, 반도체 패키지 조립 공정 중에 고온의 열이 인가되더라도, 인쇄회로기판에 휨이 발생되는 것을 방지할 수 있다.
휨, 열 수축률, 휨 방지 바, 인쇄회로기판, 반도체 패키지

Description

휨 방지용 인쇄회로기판{PRINTED CIRCUIT BOARD FOR PREVENTING WARPAGE}
도 1은 종래기술에 따른 인쇄회로기판을 나타내는 단면도이다.
도 2는 종래기술에 따른 인쇄회로기판을 이용하여 제조된 반도체 패키지를 나타내는 단면도이다.
도 3은 본 발명의 실시예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 4는 본 발명의 실시예에 따른 인쇄회로기판의 하부면을 나타내는 평면도이다.
도 5는 본 발명의 실시예에 따른 인쇄회로기판을 이용하여 제조된 반도체 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판 몸체(board body)
12 : 합성 수지층(synthetic resin layer)
14 : 직물 시트(fabric sheet)
15 : 상부 유리 섬유층(top glass fiber layer)
16 : 하부 유리 섬유층(bottom glass fiber layer)
20 : 구리 배선층(copper wiring layer)
22 : 상부 배선층(top wiring layer)
23 : 기판 패드(board pad)
24 : 하부 배선층(bottom wiring layer)
25 : 볼 패드(ball pad)
30 : 솔더 레지스트층(solder resist layer)
32 : 상부 레지스트층(top resist layer)
34 : 하부 레지스트층(bottom resist layer)
40 : 휨 방지 바(warpage preventing bar)
50 : 인쇄회로기판(printed circuit board)
60 : 반도체 칩(semiconductor chip)
62 : 칩 패드(chip pad)
71 : 접착층(adhesive layer)
73 : 본딩 와이어(bonding wire)
75 : 수지 봉합부(resin molding portion)
80 : 솔더 볼(solder ball)
100 : 반도체 패키지(semiconductor package)
본 발명은 패키지 기판에 관한 것으로, 더욱 상세하게는 반도체 패키지를 제조하는 데 사용될 수 있는 휨 방지용 인쇄회로기판에 관한 것이다.
최근에, 전자 휴대기기의 메모리 용량이 대용량화됨에 따라서, 전자 휴대기기 내에 장착되는 반도체 패키지 내의 반도체 칩은 점차 고집적화되고 있다. 이로 인하여, 반도체 칩의 크기는 점차 대형화되고 있다. 반면에, 전자 휴대기기의 크기가 소형화됨에 따라서, 패키지 기판에 반도체 칩을 실장하여 제조되는 반도체 패키지는 점차 소형화, 박형화 및 경량화되고 있는 추세이다.
이에 따라, 반도체 패키지 내에서 반도체 칩이 실장되는 패키지 기판으로 인쇄회로기판이 이용되고 있다. 인쇄회로기판은 우수한 전기적 특성을 가지면서 얇고 가벼운 형태를 취하고 있기 때문에, 인쇄회로기판을 이용하여 제조되는 반도체 패키지가 소형화, 박형화 및 경량화될 수 있는 장점을 갖는다.
종래기술에 따른 인쇄회로기판(150)은, 도 1에 도시된 바와 같이, 유리 섬유(glass fiber)로 이루어진 직물 시트(114) 내에 합성 수지층(112)이 형성된 기판 몸체(110)와, 기판 몸체(110)의 양면에 형성된 구리 배선층(120)과 솔더 레지스트층(130)으로 구성된다.
그런데, 이러한 인쇄회로기판(150)을 이용하여 반도체 패키지(200)를 제조하는 경우, 반도체 패키지 조립 공정(semiconductor package assembly process) 중에, 고온의 열(熱)이 인가됨에 따라서, 도 2에 도시된 바와 같이, 인쇄회로기판(150)에 휨이 발생된다. 이러한 휨은 인쇄회로기판(150)의 구성 요소들이 각기 다른 열 팽창 계수(Coefficient of Thermal Expansion; CTE)를 가지며, 각기 다른 형태, 두께 및 면적을 가지고 형성되기 때문에, 인쇄회로기판(150)에 발생된다.
나아가, 인쇄회로기판(150)에 휨이 발생됨에 따라서, 후속으로 이어지는 반 도체 패키지(200)의 테스트 공정(test process) 또는 모듈 실장 공정(module mounting process)이 원활하게 진행되지 않아, 양산성이 저하되는 공정 진행 불량이 야기된다.
이와 같은 문제점을 해결하기 위해서, 휨이 발생된 인쇄회로기판에 물리적인 힘을 가하여 휨을 강제적으로 보정하는 방법이 제안되고 있다. 그러나, 물리적인 힘은 인쇄회로기판 또는 인쇄회로기판을 제외한 반도체 패키지 내의 구성 요소들에 스트레스(stress)로 작용할 수 있기 때문에, 이러한 방법은 바람직하지 못하다.
따라서, 본 발명의 목적은, 반도체 패키지 조립 공정 중에 휨이 발생되는 것이 방지될 수 있는 휨 방지용 인쇄회로기판을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은, 일정 두께를 갖는 기판 몸체와, 기판 몸체의 양면에 형성된 구리 배선층과, 구리 배선층이 보호되도록 기판 몸체의 양면에 형성된 솔더 레지스트층과, 기판 몸체 일면의 솔더 레지스트층으로부터 합성 수지층까지 수직으로 형성된 복수개의 휨 방지 바를 포함하는 것을 특징으로 하는 휨 방지용 인쇄회로기판을 제공한다.
본 발명에 따른 인쇄회로기판에 있어서, 휨 방지 바는 기판 몸체 일면의 구리 배선층 및 솔더 레지스트층과 비교하여 열 수축률(rate of thermal contraction)이 작다.
본 발명에 따른 인쇄회로기판에 있어서, 기판 몸체 일면의 구리 배선층 및 솔더 레지스트층은 기판 몸체 타면의 구리 배선층 및 솔더 레지스트층과 비교하여 열 수축률이 크다.
본 발명에 따른 인쇄회로기판에 있어서, 휨 방지 바는 비전도성 물질로 이루어진다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 인쇄회로기판을 나타내는 단면도이다. 도 4는 본 발명의 실시예에 따른 인쇄회로기판의 하부면을 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판(50)은 기판 몸체(10), 구리 배선층(20), 솔더 레지스트층(30) 및 휨 방지 바(40)를 포함하며, 복수개의 휨 방지 바(40)가 다른 영역과 비교하여 열 수축률이 큰 영역에 형성된 구조를 갖는다. 이 때, 휨 방지 바(40)는 휨 방지 바(40)의 형성 위치의 주변 영역과 비교하여 열 수축률이 작다.
이러한 본 발명의 실시예에 따른 인쇄회로기판(50)에 대해서 구체적으로 설명하면 다음과 같다.
기판 몸체(10)는 일정 두께를 갖는 절연판으로서, 유리 섬유가 씨실(weft)과 날실(warp)로 사용되어 직조(織造)된 직물 시트(14)와 유리 섬유로 이루어진 씨실과 날실 사이에 형성된 합성 수지층(12)으로 구성된다. 이러한 기판 몸체(10)는 유리 섬유들을 서로 직각으로 교차시켜 평면으로 직조하여 직물 시트(14)를 제조한 다음, 직물 시트(14)의 일면에 합성 수지를 도포하여 유리 섬유들 사이로 스며들게 한 후 경화시켜 합성 수지층(12)을 형성하는 과정에 따라서 제조된다. 이에 따라, 기판 몸체(10)는 합성 수지층(12)의 양면에 상부 유리 섬유층(15)과 하부 유리 섬유층(16)이 형성된 구조를 갖는다.
한편, 본 발명의 실시예에 개시된 기판 몸체(10)는 하나의 반도체 패키지를 형성할 부분만 개시되었으나, 다수개의 반도체 패키지를 함께 형성할 수 있는 매트릭스(matrix) 형태로 제공될 수 있다.
구리 배선층(20)은 기판 몸체(10)의 양면에 동박(copper foil)을 열압착(thermo-compression)한 다음, 동박을 패터닝(patterning)함에 따라서 기판 몸체(10)의 양면에 형성되며, 상부 배선층(22)과 하부 배선층(24)으로 구성된다. 상부 배선층(22)은 상부 유리 섬유층(15)에 형성되며, 기판 몸체(10) 상부면의 중심 부분에 형성될 칩 실장 영역(chip mounting area)에 근접하게 형성되어 반도체 칩과 전기적으로 연결되는 기판 패드(23)를 포함한다. 하부 배선층(24)은 하부 유리 섬유층(16)에 형성되며, 솔더 볼이 형성되어 외부 시스템과 전기적으로 연결되는 볼 패드(25)를 포함한다.
이 때, 도시되지는 않았으나, 서로 대응되는 기판 패드(23)와 볼 패드(25)는 기판 몸체(10)를 관통하여 형성되는 비아(via)에 의해 전기적으로 연결될 수 있다.
솔더 레지스트층(30)은 구리 배선층(20)의 보호층으로서, 상부 배선층(22)을 보호하도록 상부 유리 섬유층(15)에 형성된 상부 레지스트층(32)과 하부 배선층(24)을 보호하도록 하부 유리 섬유층(16)에 형성된 하부 레지스트층(34)으로 구성된다. 이 때, 상부 레지스트층(32)은 기판 패드(23)들을 외부로 노출시키고, 하부 레지스트층(34)은 볼 패드(25)들을 외부로 노출시키는 구조를 갖는다. 이러한 솔더 레지스트층(30)은 구리 배선층(20)을 포함하여 기판 몸체(10)의 양면에 일정 두께로 포토 솔더 레지스트(Photo Solder Resist;PSR)를 도포하고 경화시켜 코팅(coating)한 다음, 기판 패드(23) 및 볼 패드(25)가 노출되도록 패터닝함에 따라서 형성된다.
이 때, 상부 배선층(22) 및 상부 레지스트층(32)과 하부 배선층(24) 및 하부 레지스트층(34) 사이에는 형태, 두께 및 면적의 차이가 발생된다. 이로 인하여, 합성 수지층(12)을 경계로 기판 몸체(10)의 상부와 하부의 열 수축률이 다를 수 있다.
휨 방지 바(40)들은 기판 몸체(10)의 상부와 하부 중 열 수축률이 큰 부분에 형성된다. 이러한 휨 방지 바(40)들은 기판 몸체(10)의 상부와 하부의 열 수축률을 유사하게 하는 역할을 한다. 즉, 기판 몸체(10)의 상부와 하부 중 비교적 열 수축률이 큰 부분의 솔더 레지스트층(30)으로부터 합성 수지층(12)까지 수직으로 복수개의 휨 방지 바(40)들이 형성됨으로써, 휨 방지 바(40)들이 형성된 부분과 형성되지 않은 부분의 열 수축률이 유사하게 된다.
이 때, 휨 방지 바(40)들은 구리 배선층(20) 및 솔더 레지스트층(30)과 비교하여 열 수축률이 작은 물질로 이루어진다. 또한, 휨 방지 바(40)들은 구리 배선층(20)과 접촉하여 전기적 간섭을 발생시키지 않도록, 비전도성 물질로 이루어진다.
이와 같은 구조를 갖는 본 발명의 실시예에 따른 인쇄회로기판(50)을 이용하여 제조된 반도체 패키지(100)가 도 5에 도시되어 있다. 도 4를 참조하면, 반도체 패키지(100)는 인쇄회로기판(50)의 상부면에 반도체 칩(60)이 실장되고, 인쇄회로기판(50)의 하부면에 솔더 볼(80)이 형성된 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 일종으로, 인쇄회로기판(50) 상부면의 칩 실장 영역에 접착층(71)을 형성하여 반도체 칩(60)을 접착시킨다. 반도체 칩(60)의 칩 패드(62)와 인쇄회로기판(50) 상부면의 기판 패드(23)는 본딩 와이어(73)에 의해 전기적으로 연결된다. 인쇄회로기판(50) 상부면에 형성된 반도체 칩(60)과 본딩 와이어(73)는 액상의 성형 수지로 봉합하여 형성된 수지 봉합부(75)에 의해 보호된다. 그리고 인쇄회로기판(50) 하부면의 볼 패드(25)에 각각 솔더 볼(80)이 형성된다.
이 때, 기판 몸체(10)의 상부와 비교하여 열 수축률이 큰 기판 몸체(10)의 하부에 복수개의 휨 방지 바(40)가 형성된 인쇄회로기판(50)을 이용함으로써, 반도체 패키지(100) 조립 공정 중에 고온의 열이 인가되더라도, 인쇄회로기판(50)에 휨이 발생되지 않는다.
한편, 전술한 실시예에서는 휨 방지 바가 기판 몸체의 하부에 형성된 인쇄회로기판에 대해서만 개시하였으나, 기판 몸체의 상부가 하부와 비교하여 열 수축률이 큰 경우, 기판 몸체의 상부에 휨 방지 바를 형성하여 본 발명에 따른 인쇄회로기판을 구현할 수 있다. 즉, 기판 몸체의 상부와 하부 중 열 수축률이 큰 부분에 휨 방지 바를 형성함으로써, 반도체 패키지 조립 공정 중에 인쇄회로기판에 휨이 발생되는 것을 방지할 수 있다.
따라서, 본 발명의 구조를 따르면, 구리 배선층 및 솔더 레지스트층과 비교 하여 열 수축률이 작은 휨 방지 바를 기판 몸체의 상부와 하부 중 열 수축률이 큰 부분에 형성함으로써, 반도체 패키지 조립 공정 중에 고온의 열이 인가되더라도, 인쇄회로기판에 휨이 발생되는 것을 방지할 수 있다.
나아가, 반도체 패키지 조립 공정의 후속으로 이어지는 반도체 패키지의 테스트 공정 또는 모듈 실장 공정이 원활하게 진행됨으로써, 반도체 패키지의 양산성이 향상될 수 있다.

Claims (4)

  1. 일정 두께를 갖는 기판 몸체;
    상기 기판 몸체의 양면에 형성된 구리 배선층;
    상기 구리 배선층이 보호되도록 상기 기판 몸체의 양면에 형성된 솔더 레지스트층; 및
    상기 기판 몸체 일면의 상기 솔더 레지스트층으로부터 상기 합성 수지층까지 수직으로 형성된 복수개의 휨 방지 바;를 포함하는 것을 특징으로 하는 휨 방지용 인쇄회로기판.
  2. 제 1항에 있어서, 상기 휨 방지 바는 상기 기판 몸체 일면의 상기 구리 배선층 및 상기 솔더 레지스트층과 비교하여 열 수축률이 작은 것을 특징으로 하는 휨 방지용 인쇄회로기판.
  3. 제 1항에 있어서, 상기 기판 몸체 일면의 상기 구리 배선층 및 상기 솔더 레지스트층은 상기 기판 몸체 타면의 상기 구리 배선층 및 상기 솔더 레지스트층과 비교하여 열 수축률이 큰 것을 특징으로 하는 휨 방지용 인쇄회로기판.
  4. 제 1항에 있어서, 상기 휨 방지 바는 비전도성 물질로 이루어진 것을 특징으로 하는 휨 방지용 인쇄회로기판.
KR1020060016206A 2006-02-20 2006-02-20 휨 방지용 인쇄회로기판 KR20070083021A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016206A KR20070083021A (ko) 2006-02-20 2006-02-20 휨 방지용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016206A KR20070083021A (ko) 2006-02-20 2006-02-20 휨 방지용 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20070083021A true KR20070083021A (ko) 2007-08-23

Family

ID=38612472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016206A KR20070083021A (ko) 2006-02-20 2006-02-20 휨 방지용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20070083021A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US8987904B2 (en) 2012-07-09 2015-03-24 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same
US9082871B2 (en) 2012-07-09 2015-07-14 Samsung Electronics Co., Ltd. Substrate of semiconductor package and method of fabricating semiconductor package using the same

Similar Documents

Publication Publication Date Title
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US6835897B2 (en) Warpage preventing substrate
JP3494593B2 (ja) 半導体装置及び半導体装置用基板
JP2015162607A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20050098879A1 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
JP2007201250A (ja) 配線基板および半導体装置
US20070181995A1 (en) Circuit board structure embedded with semiconductor chips
TWI578475B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
KR100723529B1 (ko) 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR100722597B1 (ko) 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
KR101070905B1 (ko) 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판
KR20070083021A (ko) 휨 방지용 인쇄회로기판
CN109427725B (zh) 中介基板及其制法
US10314166B2 (en) Printed wiring board
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
KR102494332B1 (ko) 전자소자 패키지
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20160190072A1 (en) Stacked semiconductor packages with cantilever pads
KR20030085449A (ko) 개량된 플립 칩 패키지
KR20090089175A (ko) 반도체 패키지용 기판
KR100225237B1 (ko) 반도체 패키지
JP7219571B2 (ja) 印刷回路基板及びそれを含む半導体パッケージ
US11139228B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination