TWI578475B - 基板及具有用於增加的柱高之介電質移除之基板的總成 - Google Patents

基板及具有用於增加的柱高之介電質移除之基板的總成 Download PDF

Info

Publication number
TWI578475B
TWI578475B TW105103726A TW105103726A TWI578475B TW I578475 B TWI578475 B TW I578475B TW 105103726 A TW105103726 A TW 105103726A TW 105103726 A TW105103726 A TW 105103726A TW I578475 B TWI578475 B TW I578475B
Authority
TW
Taiwan
Prior art keywords
substrate
resist layer
solder resist
layer
concave edge
Prior art date
Application number
TW105103726A
Other languages
English (en)
Other versions
TW201624654A (zh
Inventor
佐久間和夫
菲利普 丹姆伯格
貝勒卡塞姆 哈巴
Original Assignee
泰斯拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泰斯拉公司 filed Critical 泰斯拉公司
Publication of TW201624654A publication Critical patent/TW201624654A/zh
Application granted granted Critical
Publication of TWI578475B publication Critical patent/TWI578475B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)

Description

基板及具有用於增加的柱高之介電質移除之基板的總成
本發明係關於電子封裝技術，且更特定而言係關於併入半導體晶片之總成及在製作此等總成中有用之方法及組件。
諸多電子裝置利用半導體晶片(通常稱作併入許多電子元件之「積體電路」)。此等晶片安裝於實體支撐該等晶片且將每一晶片與該電路之其他元件電互連之基板上。該基板可係用以固持一單個晶片且具備用於互連至外部電路元件之端子之一離散晶片封裝之一部分。此等基板可緊固至一外部電路板或底板。另一選擇為，在一所謂的「混合電路」中，一或多個晶片直接安裝至形成一電路面板之一基板，該電路面板經配置以將該等晶片與安裝至該基板的其他電路元件互連。在任一情形中，該晶片須牢固固持在基板上且須具備至該基板的可靠電互連。該晶片自身與其支撐基板之間的互連通常稱作「第一級別」總成或晶片互連，區分於該基板與該電路之較大元件的互連(通常稱作一「第二級別」互連)。
用以提供該晶片與該基板之間的第一級別連接之結構須容納至該晶片的所有所需電互連。至外部電路元件的連接(通常稱作「輸入-輸出」或「I/O」連接)之數目係由該晶片之結構及功能判定。能夠執行許多 功能之高級晶片可需要大量數目個I/O連接。
將一晶片連接至一基板的第一級別互連結構通常經受由於在操作期間熱循環隨著裝置內之溫度改變而造成之大量應變。彌散於該晶片內之電力往往將晶片及基板加熱，因此該晶片及基板之溫度在每次接通該裝置時上升且在每次關斷該裝置時下降。由於該晶片及該基板通常係由具有不同熱膨脹係數之不同材料形成，因此該晶片及基板通常膨脹及收縮不同量。此造成該晶片上之電觸點相對於該基板上之電接觸墊而移動，此乃因該晶片及基板之溫度改變了。此相對移動使該晶片與該基板之間的電互連變形且將其置於機械應力下。藉助該裝置之重複操作重複施加此等應力，且此等應力可造成該等電互連斷裂。熱循環應力甚至可在該晶片與該基板係由具有類似熱膨脹係數之相似材料形成之情形下發生，此乃因在電力首先施加至該晶片時該晶片之溫度可比該基板之溫度增加得更快。
在所謂的覆晶接合中，該晶片之正表面上之觸點通常具備焊料凸塊。該基板具有配置成對應於該晶片上之觸點陣列之一陣列的接觸墊。具有焊料凸塊之晶片經反轉以使得其正表面面向該基板之頂部表面，其中該晶片上之每一觸點及焊料凸塊定位於該基板之適當接觸墊上。然後將該總成加熱以便使該焊料液化且將該晶片上之每一觸點接合至該基板之對立接觸墊。由於該覆晶配置不需要配置成一扇出圖案之引線，因此其提供一緊湊式總成。該等接觸墊所佔據之基板面積可與該晶片自身之大小大約相同。此外，覆晶接合方法不限於該晶片之周邊上的觸點。而是，該晶片上之觸點可配置成覆蓋該晶片之實質上整個正面之一所謂的「面積陣列」。因此覆晶接合極適用於與具有大量I/O觸點之晶片一起使用。使用該 晶片或該基板中之一或多者上之相對小支柱或柱結構之覆晶結構已用以形成一更堅固且易於組裝之封裝。然而，關於覆晶仍存在大小限制，甚至是在支柱或柱結構之情形下，此乃因此接合通常需要該晶片上之觸點配置成一面積陣列以給焊料凸塊提供足夠間隔。因此，覆晶接合通常不可應用於具有緊密隔開之觸點列之晶片，尤其是在期望該晶片之正面與基板之間的一距離大於晶片之間距時。
本發明之一實施例係關於一互連基板。該基板包括界定第一及第二橫向方向之至少一個佈線層之複數個導電元件。用於接合至該基板外部之至少一個組件之導電觸點之導電突出部自該至少一個佈線層上方之該等導電元件延伸。該等導電突出部具有遠離該等導電元件之端部分及在該等導電元件與該等端部分之間的頸部分。該等端部分具有沿著該等橫向方向中之至少一者自該等頸部分向外延伸之下部表面。該基板進一步包括上覆於該等導電元件上且沿著該等頸部分至少向上延伸至該等下部表面之一介電層。至少該等導電突出部之間的該介電層之部分凹陷於該等下部表面之一高度下方。
該介電層可係以一焊料遮罩之形式。該介電層之凹陷部分可凹陷於該等導電突出部之該等下部表面下方之至少五微米之一距離處。該介電層可完全覆蓋該等頸部分。該介電層可完全覆蓋該等導電突出部之該等下部表面或該介電層可僅部分覆蓋該等導電突出部之該等下部表面。
該等導電突出部可包括一金屬，諸如銅、銅合金、鋁、鎳及金或其組合。焊料可至少結合至該等導電突出部之該等端部分。該等突出 部之該等端部分可具有遠離該等下部表面之端表面及在該等下部表面與該等端表面之間延伸之邊緣表面。
該介電層之凹陷部分可界定該佈線層上方之一第一厚度，且該等端表面可隔開於該佈線層上方大於該第一厚度之介於20μm與70μm之間的一第一高度處。此外，該等導電突出部可沿著該佈線層定位成一陣列，在該陣列中該等導電突出部以小於200μm之一間距彼此間隔開。該等凹陷部分可界定該佈線層上方之一第一厚度以使得該等端表面隔開於該佈線層上方大於該第一厚度之至少20μm之一第一高度處。該等凹陷部分可界定凹陷表面，且該等端部分之該等下部表面可定位於該等凹陷表面上方至少5μm之一第二高度處。
該基板可進一步包括一薄片樣聚合介電元件，且該等導電元件可沿著該介電元件延伸。該基板之一元件(諸如該介電層)可具有小於8ppm/℃之一熱膨脹係數(CTE)。此一元件可係由半導體、玻璃或陶瓷材料中之至少一者製成。
該基板可進一步包括至少沿著該等導電突出部之該等端部分延伸之焊料球。該等焊料球可界定沿著該等導電突出部之下部邊緣，該等焊料球藉由抗焊劑層之部分而與凹陷部分間隔開。一微電子總成可組合一微電子元件而包括此一基板，該微電子元件具有其上曝露有觸點之一正面及與該正面間隔開之一背面。該微電子元件之該第一面可面對抗焊劑層且該等焊料球可結合至該微電子元件之該等觸點中之各別者。此一總成亦可包括安置於該微電子元件之該正面與該基板之間的一底填充層。該底填充層可實質上包圍該等焊料球之邊緣表面且可沿著該介電層之凹陷部分延 伸。該微電子元件之正面可在一第一距離處與該抗焊劑層之凹陷部分間隔開，且該等焊料球可界定具有小於第一距離之直徑之一球體之部分。此一微電子總成可用於多種電子系統中，其中一或多個其他電子組件電連接至該微電子總成。
根據另一實施例之一互連基板可包括界定第一及第二橫向方向之至少一個佈線層之複數個導電元件及具有用於接合至該基板外部之至少一個組件之導電觸點之接合表面之導電突出部。導電突出部自該至少一個佈線層上方之該等導電元件延伸且該等導電突出部具有自該等接合表面朝向該等導電元件向內且向下延伸之凹形邊緣表面。該基板亦包括上覆於該等導電元件上且沿著該等凹形邊緣表面延伸之一介電層，該等導電突出部之間的該介電層凹陷於該等接合表面之一高度下方。
該等接合表面可在一邊界處與該等凹形邊緣表面會合，且該等接合表面與該等凹形邊緣表面可一起形成在該邊界處突然改變方向之一連續邊緣表面。該介電層之各別部分可沿著該等凹形邊緣表面延伸至該邊界附近之頂部邊緣。該等接合表面可係凸形。該介電層之部分可沿著該等導電突出部之該等凹形邊緣表面延伸以界定該等介電層部分之凹形邊緣表面。
本發明之另一實施例係關於一種用於製作一微電子基板之方法。該方法包括在一製程中單元上形成一介電層，該製程中單元包括一佈線層，該佈線層具有沿著第一及第二橫向方向延伸之複數個導電元件及遠離該佈線層上之該等元件而延伸之複數個導電突出部。該等導電突出部具有遠離該等導電元件之端部分及在該等導電元件與該等端部分之間支撐 該等端部分之頸部分。該等端部分具有沿著該等橫向方向中之至少一者自頸部分向外延伸之下部表面。該介電層形成於該等頸部分上且至少一直到該等下部表面。然後移除該介電層之部分以在該等突出部之間形成凹陷部分。
可實施移除該介電層之部分之該步驟以使得該介電層之部分保持沿著該等頸部分延伸且至少接觸該等下部表面。該介電層可係一抗焊劑層。
可藉由一濕式噴砂製程來實施移除該介電層之部分的該步驟。該濕式噴砂製程可使得朝向該介電層之選定區域引導一液體介質中之研磨顆粒之一混合物。該等研磨顆粒可具有至少約5μm之一直徑。該液體介質可係具有化學蝕刻性質之一液體。該濕式噴砂製程可包括形成以一預定流速之該混合物之一引導流且使該基板以一預定速度通過該經引導流一預定次數。該濕式噴砂製程可使該等突出部之端部分變形以界定其上之凸形端表面。
可在形成該介電層之前形成該等突出部之頸部分，且可在形成抗焊劑層之後且在移除該抗焊劑層之部分之前形成該等突出部之端部分。
該方法可進一步包括至少將焊料球沈積於該等突出部之端部分上方之步驟。可藉由沿著該等頸部分延伸之抗焊劑層之部分將該等焊料球與該抗焊劑層之凹陷部分間隔開。一種用於製作一微電子總成之方法可包括藉由以上方法製作一微電子基板且將一微電子元件安裝於該基板上。該微電子元件可包括其上具有觸點之一正表面及與該正表面間隔開且 實質上平行於該正表面之一後表面。可藉由將該等觸點結合至該等焊料球中之各別者而將該微電子元件安裝至該基板。
一種用於製作一微電子基板之方法之一替代性實施例可包括在一製程中單元上形成一介電層，該製程中單元包括一佈線層，該佈線層具有沿著第一及第二橫向方向延伸之複數個導電元件及遠離該佈線層上之該等元件而延伸之複數個導電突出部。該等導電突出部可具有用於接合至該基板外部之至少一個組件之導電觸點之接合表面。該等導電突出部可具有自該等接合表面朝向該等導電元件向內且向下延伸之凹形邊緣表面，且該介電層可上覆於該等導電元件上且沿著該等凹形邊緣表面延伸。然後移除該介電層之部分以在該等突出部之間形成凹陷部分。可實施移除該介電層之部分之該步驟以使得該介電層之部分保持沿著該等凹形邊緣表面延伸至形成於該邊緣表面與該接合表面之間的一邊界。可藉由一濕式噴砂製程來進一步實施移除該介電層之部分。該濕式噴砂製程可使該等突出部之接合表面變形以界定其上之凸形表面。該濕式噴砂製程可進一步使該等接合表面變形以使得該接合表面之一周邊至少沿著其一部分加寬。
10‧‧‧基板
10'‧‧‧基板
10"‧‧‧基板
11‧‧‧佈線層
12‧‧‧跡線/導電跡線
14‧‧‧導電墊/墊
16‧‧‧表面
18‧‧‧突出部/導電突出部
20‧‧‧頸部分
22‧‧‧基底
24‧‧‧拐角
26‧‧‧頸邊緣表面
28‧‧‧孔
30‧‧‧端部分
32‧‧‧下部表面
34‧‧‧端表面
34'‧‧‧端表面
36‧‧‧端邊緣表面
38‧‧‧電鍍層
40‧‧‧介電層
42‧‧‧凹陷部分/凹陷
44‧‧‧介電層
46‧‧‧凹陷表面
48‧‧‧第一表面部分/第一部分
48'‧‧‧第一表面
48'''‧‧‧第一表面
50‧‧‧介電邊緣表面
54‧‧‧焊料球
60‧‧‧下部層/層
62‧‧‧佈線層
64‧‧‧導電通孔
68‧‧‧微電子總成
70‧‧‧微電子元件
72‧‧‧接觸墊
76‧‧‧底填充層
90‧‧‧系統/結構
91‧‧‧外殼
92‧‧‧電子組件
94‧‧‧電子組件
95‧‧‧焊料球
96‧‧‧電路面板
98‧‧‧導體
99‧‧‧透鏡
118‧‧‧突出部
210‧‧‧基板
210'‧‧‧基板
218‧‧‧導電突出部
218'‧‧‧突出部
220‧‧‧基底
226‧‧‧凹形邊緣表面/邊緣表面
226'‧‧‧邊緣表面
232‧‧‧上部部分
234‧‧‧凸形端表面/端表面
234'‧‧‧端表面
236‧‧‧凸形邊緣表面/端表面/上部部分
240‧‧‧介電層
240'‧‧‧介電層
242‧‧‧凹陷部分
244‧‧‧第一部分/部分/介電層
246‧‧‧凹陷表面
248'‧‧‧表面
250‧‧‧介電邊緣表面
254‧‧‧焊料球
260‧‧‧層
G1‧‧‧空隙
G2‧‧‧空隙
H1‧‧‧高度
H2‧‧‧高度
P1‧‧‧間距
P2‧‧‧間距
T1‧‧‧厚度
T2‧‧‧厚度
圖1A展示根據本發明之一實施例之一連接基板之一部分；圖1B係圖1之連接基板之一部分之一俯視平面視圖；圖2展示包括圖1之連接基板之一微電子封裝之一部分；圖3展示一連接基板之一替代性實施例；圖4至圖8展示一連接基板(諸如圖1之彼連接基板)之一製造方法之各 個階段期間的該連接基板；圖9展示根據本發明之一替代性實施例之一連接基板之一部分；圖10展示具有結合至圖9之連接基板的一接合元件之該連接基板之一部分；圖11展示一替代性連接基板之一部分；圖12至圖14展示一連接基板(諸如圖9之彼連接基板)之一製造方法之各個階段期間的該連接基板；圖15展示包括類似於圖1之彼基板之一基板之一微電子總成；及圖16展示包括一微電子總成之一電子系統，該微電子總成具有類似於圖15之彼基板之一基板。
現在轉到圖式，其中使用類似參考數字來指示對應特徵，圖1展示根據本發明之一實施例之一基板10之一部分。基板10包括其中形成有導電特徵之一佈線層11，該等導電特徵可用於透過基板10且基板10內之電連接。此等導電特徵可包括導電墊14及可與導電墊14電連接之跡線12。一介電層40上覆於佈線層11上且給其提供支撐。介電層40可經構造以使得佈線層11可沿著其一實質上平坦表面延伸且可上覆於此一表面上。在一項實施例中，佈線層11可部分或完全嵌入於介電層40內。
基板10之一導電突出部18可在佈線層11之一導電特徵上方諸如自墊14之表面16沿著一方向延伸。導電突出部18遠離墊14及佈線層11而延伸至界定突出部18在佈線層11上方之一高度H1之一端表面34。突出部18包括一頸部分20及一端部分30。頸部分20毗鄰墊14而定位且 包括突出部18之基底22。端部分30包括藉由頸部分20遠離基底22而隔開之一下部表面32以使得頸部分20延伸至實質上界定頸部分20之上部端之一拐角24。頸邊緣表面26自基底22延伸至拐角24且界定頸20之一外周邊。端部分30具有遠離下部表面32而延伸之一表面36。如圖1中所見，端部分30可具有一端表面34及在下部表面32與端表面34之間延伸之一端邊緣表面36以便界定端部分30之一外周邊。另一選擇為，端部分30可呈現自下部表面32連續延伸至端部分30的一連續表面。
如圖1中所展示，頸部分20之至少部分比端部分30之至少一部分窄。在所展示之實施例中，端部分30在端邊緣表面36與下部表面32會合之地方較寬以使得下部表面32延伸超過頸邊緣表面26，其中下部表面32實質上面對佈線層11。圖1展示頸部分逐漸變細以使得其在基底22處比在拐角24處窄，然而可存在其他配置，包括其中頸部分之直徑實質上均勻或其自基底22處之一較大寬度逐漸變細至拐角24處之一較小寬度之配置。端部分30可自端邊緣表面36與下部表面32會合處之一較大厚度逐漸變細至端表面34處之一較小厚度，然而端部分30之厚度可實質上均勻。
佈線層11之導電元件(包括跡線12及墊14)以及突出部18可係由一導電材料形成。此等導電材料可包括銅、金、鎳、鋁或包含其混合物之各種合金。另外，佈線層11內之特徵可係由不同於突出部18之材料之一材料製成。
介電層40實質上在所有佈線層11上方沿著由佈線層11界定之橫向方向延伸。介電層40在其第一部分44上方具有一厚度T1以使得至少第一表面部分48與柱18之下部表面32實質上齊平。介電層40包括其 沿著頸邊緣表面26延伸且實質上包圍頸部分20之部分。第一表面部分48形成於第一部分44上以使得其沿著端部分30之下部表面32延伸，其中端邊緣表面36及端表面34未被介電層40覆蓋。
介電層40中包括凹陷部分42且該等凹陷部分在其中界定凹陷表面46，該等凹陷表面與佈線層11比與第一表面部分48隔開地較近。因此，在凹陷部分42內，介電層具有小於厚度T1之一厚度T2。在一實施例中，T2比T1小至少約5μm。此外，第一部分48係介電層。介電邊緣表面50至少部分在第一表面部分48與凹陷部分42之間延伸且可界定第一部分44與凹陷部分42之間的一邊界。此外，第一部分48可大體定位於下部表面32下方或可大體定位於對應墊14與下部表面32之間。一過渡表面52可在凹陷表面46與介電邊緣表面50之間延伸且可定位於下部表面32外部。藉由在介電層40中包括具有減小之厚度T2之凹陷部分42，導電突出部具有凹陷部分42上方之一高度H2，該高度成為介電層40上方之有效突出部高度。在一實施例中，H2可介於約20μm與70μm之間。在另一實施例中，H2可係至少約20μm。
突出部18可用以形成微電子封裝中之連接。舉例而言，突出部18可用以將一微電子元件70(其可呈一微晶片或諸如此類之形式)連接至基板10以使得突出部18在微電子元件70與佈線層11之間提供一電連接，從而形成一微電子總成68。此一微電子總成68之一部分展示於圖2中，但包括根據本發明之一實施例之一經放大基板60之一完整總成之一實施例展示於圖14中。如圖2中所展示，微電子元件可在其上包括接觸墊72，該等接觸墊曝露於其一正表面74上。微電子元件70可藉由接合於各別突出部 18與接觸墊72之間的焊料球而覆晶接合至基板10。在此一結構中，一空隙G1形成於微電子元件70之正面74與介電層40之凹陷表面46之間。一底填充層76可在空隙G1內微電子元件70之正表面74與基板10之間。底填充層76可沿著曝露於焊料球74之間的表面74之部分以及焊料球54之邊緣且沿著介電邊緣表面50且沿著凹陷表面44延伸。底填充層76可係由一可固化聚合材料形成。
介電層40可係由一焊料遮罩層形成以使得焊料球54在形成於突出部18上時或在組裝期間回流時不遊走或以其他方式接觸介電邊緣表面50之實質部分或沿著其延伸且保持不與凹陷表面46接觸。在此一實施例中，焊料球54僅沿著端表面34及端邊緣表面36延伸。因此，包括具有一直徑D1之一焊料球54之一連接結構可經形成以允許一空隙G1，空隙G1大於可在其中介電層40之表面148沒有凹陷之一配置(圖3)中可達成之空隙G2。由於焊料在沈積或回流時往往由於該金屬在熔化時之表面張力而形成實質上球面邊緣表面，因此在具有一相應增加之直徑之一較大總焊料球中已造成增加之柱高度。然而，如圖2中所展示，一柱結構可具備比圖3之柱結構大之一有效高度H2，這可在具有一相當直徑D1之焊料球54之情形下造成與空隙G2相比較大之一空隙G1。因此，突出部18可以一間距P1彼此間隔開(圖1B中所展示)，間距P1與僅由圖3配置中之較短突出部允許之間距相當。在一實施例中，間距P1可小於約200μm。
亦如圖2中所展示，基板10可係以一多層基板之形式，舉例而言其包括佈線層11及介電層40下方之一另外介電層82。介電質82可支撐具有墊或跡線或其一組合之任何額外佈線層62。雖然圖2中展示僅一 單個跡線84層，但可存在較大數目個佈線層。此等層可藉由導電通孔64或諸如此類連接，圖2中展示將佈線層62連接至墊14之該等導電通孔或諸如此類。
圖4至圖8圖解說明形成根據圖1及圖2中所展示之實施例之一基板10時之步驟。如圖4中所展示，將一製程中單元10'展示為一介電材料層40，如上文所闡述該介電材料層可係一焊料遮罩層。包括導電跡線12及導電墊14之佈線層11經形成以沿著介電層40之一表面而延伸。舉例而言，可藉由自形成於一載體之頂部上或一多層基板之下部層上之一金屬層蝕刻佈線層11之特徵來形成製程中單元10'，如關於圖2所闡述，但本文僅圖解說明製程中單元10'。另一選擇為，可藉由蝕刻一金屬層或藉由在一介電層之一表面上直接電鍍來形成一類似佈線層。
在圖5中，在介電層40中形成複數個孔28。可藉由使用一遮罩或抗蝕劑層進行光蝕刻來形成孔28或可藉由雷射蝕刻、化學蝕刻或諸如此類來形成該等孔。孔28形成於墊14上方或以其他方式形成於期望位置中以用於稍後經形成以用於電連接至所得基板10上方之一特徵的導電突出部18。孔28曝露墊14之至少一部分以用於對其進行接近。
在圖6中，在介電層40之第一表面48'上方且在孔28內形成一電鍍層38。可藉由鍍銅直至在表面41上方構建適當厚度且填充孔28來形成層38。層38之部分形成孔28內之頸部分20，包括沿著層38之部分接觸墊14且接合至墊14的基底22。界定孔28之頸邊緣表面26沿著介電層40之部分而形成以使得介電層40沿著頸邊緣表面26延伸。電鍍層38之一下部表面32'沿著第一表面48'''而形成。
如圖7中所展示，然後使用化學蝕刻或諸如此類選擇性地蝕刻電鍍層38以形成用於導電突出部18之端部分30'。在該蝕刻製程中，移除電鍍層38之選定區域外部之區域，該等選定區域對應於墊14及在圖6中所展示之步驟中形成於該等墊上之頸部分20。在選定區域中移除電鍍層38以使得介電層之表面48'曝露於端部分30'之間。此外，端部分30'經形成以使得電鍍層38之表面32'之部分保持沿著表面48'之部分自頸邊緣表面26向外延伸。
在介電層40中形成凹陷部分42從而造成圖8之結構。上文關於圖2在結構上闡述了凹陷部分42，且在一項實施例中可使用一濕式噴砂製程形成該等凹陷部分。濕式噴砂係使用一高壓將集中液流引入基板10'處以自該基板移除材料之一機械蝕刻製程。在一特定實施例中，該液體介質可包括一蝕刻劑，該蝕刻劑可幫助相對於曝露於該流之金屬選擇性地蝕刻或移除介電層之部分。可以一選擇性方式執行濕式噴砂以使得該製程相對於端部分30選擇性地減小介電層40之一厚度而不需要使用一遮罩層或類似結構。亦可在(例如)突出部18之端30上方或在介電層40不期望凹陷之區域上方施加一遮罩層之後實施濕式噴砂。此外，可依賴於各種結構之硬度差別以一非選擇性方式在整個基板上方實施濕式噴砂以形成期望結構。濕式噴砂製程隨時間移除凹陷部分42之區域中之材料且實施該濕式噴砂製程直至在凹陷部分42內針對介電層40之區域達到期望厚度T2。在濕式噴砂操作期間，端部分30可變形，舉例而言包括端表面34之周邊處變圓或諸如此類，或可自端表面34之周邊移除材料；然而，此變形可小於介電層40之變形，從而使端部分30實質上完整無缺。安置於下部表面32下方之介電 層40之部分實質上免受濕式噴砂之影響，且因此亦留下而包圍頸部分20。
舉例而言，可使用一研磨液或一液體介質中之研磨顆粒之混合物來實施濕式噴砂。研磨顆粒可類似於可用於噴砂或噴珠中之彼等研磨顆粒且該等研磨顆粒可具有至少約5μm之一直徑。該液體介質可係水或可係一化學品或化學品混合物。此等化學品或混合物可包括化學蝕刻劑或焊料遮罩剝離化學品。該液體介質亦可包括用於pH控制或其他性質之添加劑。沒有液體介質之噴砂或噴珠亦可用作濕式噴砂製程之替代性方案。
依據該介質內之粒子特性及密度，可調整基板曝露至該流之時間量以達成期望之凹陷深度。此等參數亦可經調整以達成具有一期望形狀(例如，端表面懸垂於邊緣表面之程度)之突出部。
亦留下第一表面48之部分以沿著下部表面32中之至少某些下部表面延伸。此步驟亦造成在端邊緣表面36下方延伸之介電邊緣表面50之形成。亦可藉由其他還原劑製程(諸如機械蝕刻或化學蝕刻)形成凹陷42。可使用一鋸或雷射藉由沿著兩個橫向方向通過數次穿過用於凹陷42之期望區域在介電層40上方移動而在端部分之間形成凹陷。在此情形中，該等凹陷可不與端部分30之邊緣36對準，而是可與其替代性地間隔開。
然後可使用所闡述之步驟所形成之基板10來形成如圖2中所展示之一經封裝微電子元件。可在微電子元件70之正表面74與凹陷表面46之間形成一底填充層76且使其經形成以包圍焊料球54及介電邊緣表面50。該濕式噴砂程序可造成表面46及50上之一粗糙度以使得底填充黏附性相比於(例如)一未經噴砂表面(諸如表面48)而得以改良。
在以上實施例之一變化形式中，基板210可具有導電突出部 218，如圖9及圖10中所展示。基板210包括具有安置於基底220與凸形端表面234之間的凹形邊緣表面226之導電突出部218。凹形邊緣表面可在基底220與端表面234之間連續延伸。邊緣表面226可係如此使得其上部部分232向外延伸且至少部分地面向佈線層211。介電層240沿著邊緣表面226(包括沿著其上部部分232)延伸且包括形成於其中之凹陷部分242。凹陷部分242沿著其底部部分界定凹陷表面246，其中介電層40具有一厚度T2。介電層240之第一部分244在凸形端表面234下方至少部分地定位於由凸形邊緣表面236界定之凸形區域內(包括凸形邊緣表面236之上部部分236下方)。第一部分244界定自端表面236實質上向下延伸且過渡至凹陷表面246之介電邊緣表面250。
如上文關於圖2所闡述，介電層240可係由一焊料遮罩材料製成以使得形成於突出部218上之焊料球254不沿著介電邊緣表面250延伸且不接觸凹陷表面246。如相比於圖11中所繪示之先前技術結構如圖10之實施例中所展示，具有一較小直徑D2之一焊料球可形成於突出部218上方而不是形成於先前技術之突出部118上方，此乃因該焊料不向下游走。因此，多個突出部218可形成一陣列，該陣列具有比具有相同高度H3之一突出部之圖11中所展示之結構中原本可能之間距小之一間距。
圖12至圖14展示在用於製造基板之相繼步驟期間呈各種形式之基板210。在圖12中，突出部218'形成於係形成於一下部層260上之墊214上，該下部層將形成一多層基板結構，但可存在用於經封裝之微電子結構之其他基板配置。突出部218'展示為係由包括一蝕刻終止層223之一個三金屬層之一個層形成之一蝕刻柱，然而可使用替代性結構(諸如針對圖1中 之突出部18之端部分30所展示之結構)。在一實施例中，層260可係一薄片樣聚合元件。在一另外實施例中，層260可係具有一低熱膨脹係數(「CTE」)(諸如每℃每百萬之8份(「PPM/℃」)或更小)之一材料。此等材料可包括某些類型之半導體材料、玻璃或陶瓷。
在圖13中，介電層240'形成於層260上方及墊214之任何曝露部分上方且沿著突出部218'之邊緣表面226向上而形成。可使端表面234'曝露於介電層之表面248'上。隨後將關於圖8所闡述之一濕式噴砂製程應用於基板210'以移除突出部218'之間及用於凹陷部分242之期望區域中之介電層240'之部分。由於介電層240'之材料比柱218'之材料軟，因此濕式噴砂製程自介電層240'比自突出部218'以一更快速率移除材料。因此，隨著該製程開始，邊緣表面226'之部分可變為曝露於介電層240'上方。邊緣表面226'之部分之曝露可允許突出部218'變形，包括用於端表面234之一凸形形狀之形成及隨著在介電層240上方在上部部分232之曝露區域中向外推動邊緣表面226'之上部部分236(見圖14)而邊緣表面226'之凸形形狀之程度增加。自突出部218'的某一材料移除亦可發生於此製程期間。隨著濕式噴砂製程繼續，邊緣表面226之上部部分236可在介電層240之一部分244上方向外延伸，從而進一步遮蔽彼部分244免受濕式噴砂之進一步效應。因此，圖14之結構可造成包圍端表面234下方之突出部18且沿著邊緣表面226延伸之介電層244之部分。
可將上文所闡述之互連組件用於如圖16中所展示之多種電子系統之構造中。舉例而言，根據本發明之一另外實施例之一系統90可包括一微電子總成68，該微電子總成係由基板10上之一微電子元件70之總 成形成之一單元，該微電子總成類似於圖15中所展示之微電子總成68，其中使用類似的參考數字以識別類似的元件。所展示之實施例以及如上文所闡述之該所展示之實施例之互連組件或總成之其他變化形式可結合其他電子組件92及94一起使用，如圖16所示。在所繪示之實例中，組件92可係一半導體晶片或封裝或包括一半導體晶片之其他總成，而組件94係一顯示器螢幕，但可使用任何其他組件。當然，雖然為清楚圖解說明起見圖16中僅繪示兩個額外組件，但該系統可包括任一數目個此類組件。在一另外變型中，可使用包括一微電子元件及一互連組件之任一數目個微電子總成。微電子總成及組件92及94安裝於以虛線示意性地繪示之一共同外殼91中，且可視需要彼此電互連以形成期望電路。在圖16所展示之實例性系統90中，該系統包括一電路面板96(諸如一撓性印刷電路板)，且該電路面板包括使該等組件彼此互連之若干導體98。然而，此僅係實例性的；可使用用於製作電連接之任一適合結構，包括可連接至接觸墊或諸如此類或與其形成整體之若干跡線。電路面板96可在其上具有觸點52，且電路面板96可使用焊料球95或諸如此類連接至互連組件2。將外殼91繪示為(例如)可用於一蜂巢式電話或個人數位助理中之類型之一可攜式外殼，且螢幕94曝露於該外殼之表面處。在結構90包括一光敏元件(諸如一成像晶片)，亦可提供一透鏡99或其他光學裝置以用於將光路由至該結構。再次，圖16中所展示之簡化系統90僅係實例性的；可使用上文所論述之結構製成其他系統，包括共同被視為固定結構之系統，諸如桌上型電腦、路由器及諸如此類。
雖然本文已參考特定實施例闡述了本發明，但應理解，此等 實施例僅圖解說明本發明之原理及應用。因此應理解，可對圖解說明性實施例做出若干修改且可設想出其他配置，而並不背離隨附申請專利範圍所界定之本發明之精神及範疇。
10‧‧‧基板
11‧‧‧佈線層
12‧‧‧跡線/導電跡線
14‧‧‧導電墊/墊
16‧‧‧表面
20‧‧‧頸部分
22‧‧‧基底
24‧‧‧拐角
26‧‧‧頸邊緣表面
30‧‧‧端部分
32‧‧‧下部表面
34‧‧‧端表面
36‧‧‧端邊緣表面
40‧‧‧介電層
44‧‧‧介電層
46‧‧‧凹陷表面
50‧‧‧介電邊緣表面
H1‧‧‧高度
H2‧‧‧高度
P1‧‧‧間距
T1‧‧‧厚度
T2‧‧‧厚度

Claims (18)

  1. 一種互連基板，其包含：界定第一及第二橫向方向之至少一個佈線層之複數個導電元件；導電突出部，其具有用於接合至該基板外部之至少一個組件之導電觸點之接合表面，該等導電突出部自該至少一個佈線層上方之該等導電元件延伸，該等導電突出部具有自該等接合表面朝向該等導電元件向內且向下延伸之凹形邊緣表面；及抗焊劑層，其沿著該等導電元件之經曝露表面延伸且沿著該等凹形邊緣表面延伸，如此以防止接合金屬遊走(wick)遠離該等接合表面且沿著該等凹形邊緣表面向內且向下遊走，在該等導電突出部之間的該抗焊劑層係凹陷於該等接合表面之高度下方。
  2. 如申請專利範圍第1項的互連基板，其中該等接合表面在邊界處與該等凹形邊緣表面會合，且其中該等接合表面與該等凹形邊緣表面一起形成在該邊界處突然改變方向之連續邊緣表面。
  3. 如申請專利範圍第2項的互連基板，其中該抗焊劑層之個別部分沿著該等凹形邊緣表面延伸至該邊界附近之頂部邊緣。
  4. 如申請專利範圍第1項的互連基板，其中該等接合表面係凸形的。
  5. 如申請專利範圍第3項的互連基板，其中沿著該等導電突出部之該等凹形邊緣表面延伸之該抗焊劑層之部分界定該等抗焊劑層部分之凹形邊緣表面。
  6. 如申請專利範圍第1項的互連基板，其中該等凹形邊緣表面之上部部分向外延伸且至少部分地面向該佈線層。
  7. 如申請專利範圍第2項的互連基板，其中該抗焊劑層是安置在該邊界處。
  8. 如申請專利範圍第1項的互連基板，其進一步包含沿著至少該等導電突出部之該等接合表面延伸之焊料球，且其中該等焊料球沿著該等導電突出部界定下部邊緣且藉由該抗焊劑層之部分與該等凹陷部分間隔開。
  9. 一種微電子總成，其包含：如請求項第8項的互連基板；及微電子元件，其具有其上曝露有觸點之正面及與該正面間隔開之背面，其中該微電子元件之第一面面向抗該焊劑層且其中該等焊料球結合至該微電子元件之該等觸點中之個別者。
  10. 如申請專利範圍第9項的微電子總成，其中該微電子元件之該正面在第一距離處與該抗焊劑層之該等凹陷部分間隔開，且其中該等焊料球界定具有小於該第一距離之直徑之球體之部分。
  11. 如申請專利範圍第10項的微電子總成，其中囊封劑在該抗焊劑層與該微電子元件之該正面之間延伸。
  12. 一種用於製作微電子基板之方法，其包含以下步驟：在製程中單元上形成抗焊劑層，該製程中單元包括佈線層，該佈線層具有沿著第一及第二橫向方向延伸之複數個導電元件及遠離該佈線層上方之該等元件而延伸之複數個導電突出部，該等導電突出部具有用於接合至該基板外部之至少一個組件之導電觸點之接合表面，該等導電 突出部具有自該等接合表面朝向該等導電元件向內且向下延伸之凹形邊緣表面，該抗焊劑層沿著該等導電元件之經曝露表面延伸且沿著該等凹形邊緣表面延伸，如此以防止接合金屬遊走遠離該等接合表面且沿著該等凹形邊緣表面向內且向下遊走；及移除該抗焊劑層之部分以在該等突出部之間形成凹陷部分。
  13. 如申請專利範圍第12項的方法，其中移除該抗焊劑層之部分之該步驟是經實施以使得該抗焊劑層之部分保持沿著該等凹形邊緣表面延伸至形成於該邊緣表面與該接合表面之間的邊界。
  14. 如申請專利範圍第12項的方法，其中該等接合表面係凸形的。
  15. 如申請專利範圍第12項的方法，其中移除該抗焊劑層之部分之該步驟是經實施以使得該抗焊劑層是至少部分地定位於該等接合表面下方。
  16. 如申請專利範圍第12項的方法，其中移除該介電層之部分之該步驟是藉由濕式噴砂製程來實施。
  17. 如申請專利範圍第16項的方法，其中該濕式噴砂製程使該等突出部之該等接合表面變形以界定其上之凸形表面。
  18. 如申請專利範圍第16項的方法，其中該濕式噴砂製程進一步使該等接合表面變形以使得該接合表面之周邊至少沿著其一部分加寬。
TW105103726A 2011-06-08 2012-06-08 基板及具有用於增加的柱高之介電質移除之基板的總成 TWI578475B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/155,845 US8884432B2 (en) 2011-06-08 2011-06-08 Substrate and assembly thereof with dielectric removal for increased post height

Publications (2)

Publication Number Publication Date
TW201624654A TW201624654A (zh) 2016-07-01
TWI578475B true TWI578475B (zh) 2017-04-11

Family

ID=46246310

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105103726A TWI578475B (zh) 2011-06-08 2012-06-08 基板及具有用於增加的柱高之介電質移除之基板的總成
TW101120776A TWI532134B (zh) 2011-06-08 2012-06-08 基板及具有用於增加的柱高之介電質移除之基板的總成

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101120776A TWI532134B (zh) 2011-06-08 2012-06-08 基板及具有用於增加的柱高之介電質移除之基板的總成

Country Status (3)

Country Link
US (3) US8884432B2 (zh)
TW (2) TWI578475B (zh)
WO (1) WO2012170639A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US9485853B2 (en) * 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
US8563416B2 (en) * 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
US9449933B2 (en) * 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
TWI655727B (zh) * 2014-06-17 2019-04-01 恆勁科技股份有限公司 封裝基板及包含該封裝基板的覆晶封裝電路
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
US11569160B2 (en) * 2018-06-06 2023-01-31 Intel Corporation Patterning of dual metallization layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294316B1 (en) * 1999-01-20 2001-09-25 Sony Chemicals Corp. Processes for manufacturing flexible printed wiring boards
US20040020045A1 (en) * 2001-01-31 2004-02-05 Junya Hirano Method for connecting electronic parts
US20090146316A1 (en) * 2007-12-05 2009-06-11 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
KR100328807B1 (ko) * 1998-05-08 2002-03-14 가네코 히사시 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
KR100403619B1 (ko) 2001-02-21 2003-10-30 삼성전자주식회사 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법
US6500760B1 (en) 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
JP2004288785A (ja) 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
US7279390B2 (en) 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20080112318A1 (en) 2006-11-13 2008-05-15 Rejean Groleau Traffic shaping and scheduling in a network
US7485564B2 (en) 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
KR101627574B1 (ko) 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
US8399350B2 (en) 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
JP2012099738A (ja) 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体レーザ装置およびその製造方法
JP5601380B2 (ja) 2010-12-28 2014-10-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294316B1 (en) * 1999-01-20 2001-09-25 Sony Chemicals Corp. Processes for manufacturing flexible printed wiring boards
US20040020045A1 (en) * 2001-01-31 2004-02-05 Junya Hirano Method for connecting electronic parts
US20090146316A1 (en) * 2007-12-05 2009-06-11 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening

Also Published As

Publication number Publication date
US20160233109A1 (en) 2016-08-11
US9666450B2 (en) 2017-05-30
WO2012170639A1 (en) 2012-12-13
TWI532134B (zh) 2016-05-01
US8884432B2 (en) 2014-11-11
TW201308546A (zh) 2013-02-16
US20120313242A1 (en) 2012-12-13
TW201624654A (zh) 2016-07-01
US20150028480A1 (en) 2015-01-29
US9318460B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
TWI578475B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US9818713B2 (en) Structures and methods for low temperature bonding using nanoparticles
JP5065586B2 (ja) 半導体装置の製造方法
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US20170047307A1 (en) Structures and methods for low temperature bonding
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
US9301391B2 (en) Substrate structure, semiconductor package device, and manufacturing method of substrate structure
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
US20210202394A1 (en) Package structure
US9324681B2 (en) Pin attachment
JP2011142185A (ja) 半導体装置
US20230335531A1 (en) Structures for low temperature bonding using nanoparticles
CN110729254B (zh) 封装体的接着结构及其制造方法
US20110176285A1 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
US20070158837A1 (en) Semiconductor device
CN113013105A (zh) 具有用于直接芯片安装的毛细管流动结构的半导体裸片
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US20070085217A1 (en) Mounting board and semiconductor device
JP2006093290A (ja) 半導体装置およびその製造方法ならびに電子機器
JP2007067129A (ja) 半導体装置の実装構造
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
US7504726B2 (en) Chip and manufacturing method and application thereof
JP2023503716A (ja) 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees