KR101037450B1

KR101037450B1 - 패키지 기판

Info

Publication number: KR101037450B1
Application number: KR1020090090098A
Authority: KR
Inventors: 김진호; 이석규; 이재준; 정승원
Original assignee: 삼성전기주식회사
Priority date: 2009-09-23
Filing date: 2009-09-23
Publication date: 2011-05-26
Also published as: JP2011071454A; KR20110032550A; US20110067901A1

Abstract

본 발명은 패키지 기판에 관한 것으로, 마더보드와 연결되는 레이어에 형성된 제1 도금층의 도금면적이 전자부품과 연결되는 레이어에 형성된 제2 도금층의 도금면적보다 큰 패키지 기판에 있어서, 상기 제1 도금층에는 오픈부가 형성되어 있는 것을 특징으로 하며, 제1 도금층에 오픈부를 형성함으로써, 레이어에 형성된 도금층의 도금면적 밸런스를 맞춤으로써 열팽창계수 차이에 의한 휨을 최소화할 수 있는 패키지 기판을 제공한다.

도금면적, 오픈부, 열팽창계수, 휨, 기판

Description

패키지 기판{A package substrate}

본 발명은 패키지 기판에 관한 것이다.

전자기기의 고성능화, 소형화에 따라 반도체칩, 다이와 같은 전자부품의 단자수는 현저하게 증가하고 있으며, 이러한 전자부품을 마더보드(mother board)에 용이하게 탑재할 수 있도록 전자부품과 마더보드 사이에서 상호 간의 전기적 접속을 위한 용도로 사용되는 패키지 기판 또한 박형화되어 가고 있는 실정이다.

이러한 추세에 따라, 코어기판을 제거함으로써 신호 전달 특성을 향상시키고 박형화가 가능한 코어리스 구조(coreless structure)가 패키지 기판으로 많이 채용되고 있다.

도 1에는 종래기술에 따른 코어리스 구조를 갖는 패키지 기판의 단면도가 도시되어 있다. 일례로 도 1에는 패키지 기판이 6층 구조를 갖는 것으로 도시하였다.

도 1에 도시한 바와 같이, 종래기술에 따른 패키지 기판은 절연층(300)에 음각 및 양각의 도금층(100, 200)이 형성된 다층의 코어리스 구조를 갖는다. 이때, 제1 레이어 내지 제3 레이어(1L, 2L, 3L)는 마더보드에 실장되는 하부 레이어(Lb) 를 구성하게 되며, 절연층(300)에 하부 도금층(100)이 형성된 구조를 갖는다. 또한, 제4 레이어 내지 제6 레이어(4L, 5L, 6L)는 전자부품이 실장되는 상부 레이어(Lu)를 구성하게 되며, 절연층(300)에 상부 도금층(200)이 형성된 구조를 갖는다. 그리고, 최외층에 형성된 회로층을 외부환경으로부터 보호하기 위해, 제1 레이어(1L)에는 하부 솔더레지스트층(400a)이 형성되고, 제6 레이어(6L)에는 상부 솔더레지스트층(400b)이 형성되며, 최외층 상부 도금층(200c)에는 전자부품 실장을 위한 범프(500)가 형성된다.

그러나, 코어리스 구조를 갖는 종래기술에 따른 패키지 기판은 코어기판을 사용하는 구조에 비해 강도가 약하기 때문에 휨(warpage)이 많이 발생하는 문제점이 있었다. 이러한 휨은 패키지 기판이 서로 다른 기계적 물성을 가진 재료들이 적층되어 형성되기 때문에 서로 다른 열팽창계수(CTE)를 가지며, 이에 따라 리플로우(reflow) 공정시의 열 이력에 대해 서로 다른 열적 거동을 보이기 때문에 발생한다.

이러한 문제점을 해결하기 위해, 종래에는 별도의 보강판을 삽입하거나, 더미영역에 별도의 더미패턴을 형성하거나, 또는 솔더레지스트층의 두께 또는 오픈 면적을 조절하려는 시도가 있었다. 이러한 시도는 어느 정도 효과가 입증되었으나, 추가적인 부재가 사용되거나 추가적인 공정이 수반되어야 하는 문제점이 있었다.

한편, 하기 표 1에는 도 1에 도시된 패키지 기판의 레이어별 도금면적과 도 금면적 비율이 개시되어 있다. 표 1에서 알 수 있는 바와 같이, 하부 레이어(Lb)의 도금면적이 상부 레이어(Lu)의 도금면적보다 큼을 알 수 있다. 특히, 전자부품 실장영역의 도금면적은 상부 레이어(Lu)와 하부 레이어(Lb)에 약 40%까지 차이가 있음을 알 수 있다. 일반적으로, 패키지 기판에서 하부 레이어(Lb)는 그라운드 역할을 수행하고, 상부 레이어(Lu)는 전자부품이 실장되는 영역으로 미세패턴 구조를 가지기 때문에, 이러한 도금면적 차이는 필연적일 수밖에 없다.

레이어	도금면적(%)	도금면적비	전자부품 실장영역의 도금면적비
1L	70.75	76.57	53.7
2L	79.20		68.7
3L	79.75		71.0
4L	83.10	81.95	83.9
5L	82.90		93.9
6L	79.85		93.3

이와 같이, 하부 도금층(100)과 상부 도금층(200)의 도금면적이 다를 경우, 상부 레이어(Lu)와 하부 레이어(Lb) 사이에는 열팽창계수의 차이가 발생할 수밖에 없고, 이는 패키지 기판에 휨을 발생시키는 주요인자가 될 수밖에 없다.

종래에는 패키지 기판에서 많은 부분을 차지하는 도금층(100, 200)에 대해서는 배제한 채, 별도의 보강판을 삽입한다든지 솔더 레지스트층의 두께조절만으로 휨을 방지하기 위한 시도는 있었으나, 이는 부수적인 부분의 보강을 통한 간접적인 휨 방지 방안에 불과한 것이었다.

따라서, 이러한 하부 도금층(100)과 상부 도금층(200)의 도금면적 편차로부터 필연적으로 발생할 수밖에 없는 패키지 기판의 휨을 방지하기 위한 대책이 시급한 실정이다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 기판의 레이어에 형성된 도금층의 도금면적 밸런스를 맞춤으로써 열팽창계수 차이에 의한 휨을 최소화할 수 있는 패키지 기판을 제공하기 위한 것이다.

본 발명의 바람직한 제1 실시예에 따른 패키지 기판은, 마더보드와 연결되는 레이어에 형성된 제1 도금층의 도금면적이 전자부품과 연결되는 레이어에 형성된 제2 도금층의 도금면적보다 큰 패키지 기판에 있어서, 상기 제1 도금층에는 오픈부가 형성되어 있는 것을 특징으로 한다.

여기서, 상기 오픈부는 격자무뉘 형상을 갖는 것을 특징으로 한다.

또한, 상기 오픈부는 다수의 오픈홀이 형성된 구조를 갖는 것을 특징으로 한다.

또한, 상기 오픈부는 상기 제1 도금층의 도금면적이 상기 제2 도금층의 도금면적과 동일하도록 상기 제1 도금층에 형성되는 것을 특징으로 한다.

또한, 상기 오픈부는 상기 제1 도금층의 각 레이어별 도금면적이 중립면을 기준으로 대칭되는 상기 제2 도금층의 각 레이어별 도금면적과 동일하도록, 상기 제1 도금층의 각 레이어에 형성되는 것을 특징으로 한다.

또한, 상기 오픈부는 상기 마더보드와 연결되는 최외층 레이어에 형성된 제1 도금층에 형성된 것을 특징으로 한다.

본 발명의 바람직한 제2 실시예에 따른 패키지 기판은, 전자부품과 연결되는 레이어의 전자부품 실장영역에 형성된 제2 도금층의 도금면적이, 중립면을 기준으로 상기 전자부품 실장영역과 대응되는 영역의, 마더보드와 연결되는 레이어에 형성된 제1 도금층의 도금면적보다 작은 패키지 기판에 있어서, 상기 제1 도금층에는 오픈부가 형성되어 있는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전 적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따르면, 마더보더와 연결되는 제1 도금층에 오픈부를 형성하여 전자부품과 연결되는 제2 도금층과 도금면적 밸런스를 맞출 수 있게 된다. 이에 따라, 레이어에 형성된 도금층의 도금면적 편차에 기인한 열팽창계수의 차이를 없앰으로써, 패키지 기판의 휨 발생을 최소화할 수 있게 된다.

또한, 본 발명에 따르면, 각 레이어에 형성된 제1 도금층의 도금면적을 이와 대칭되는 제2 도금층의 도금면적과 동일하게 조절함으로써, 각 레이어별로 도금면적 편차를 줄일 수 있게 된다. 이에 따라, 패키지 기판의 층간 도금면적 편차에 따른 휨 발생을 최소화할 수 있게 된다.

또한, 본 발명에 따르면, 전자부품 실장영역에 대응되는 영역의 제1 도금층에 오픈부를 형성함으로써 전자부품 실장영역의 극심한 도금면적 편차를 줄임으로써, 패키지 기판의 휨 발생을 최소화할 수 있게 된다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명의 바람직한 제1 실시예에 따른 패키지 기판의 개략적인 단면도이고, 도 3a 및 도 3b는 도 2에 도시된 패키지 기판의 마더보더와 연결되는 레이어에 형성된 도금층의 평면도이다. 이하, 이를 참조하여 본 실시예에 따른 패키지 기판에 대해 설명하기로 한다.

도 2 및 도 3(3a, 3b)에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 패키지 기판은, 마더보더와 연결되는 레이어(Lb)에 형성된 제1 도금층(100)의 도금면적이, 전자부품과 연결되는 레이어(Lu)에 형성된 제2 도금층(200)의 도금면적보다 큰 패키지 기판에서, 제1 도금층(100)에 오픈부(600)가 형성된 구조를 갖는다.

여기서, 도금면적은 절연층(300)에 형성된 제1 도금층(100)과 제2 도금층(200)의 면적비율, 즉 평면상의 면적비율을 의미한다.

일반적으로, 패키지 기판에서는 마더보더와 연결되는 레이어(Lb)와 전자부품과 연결되는 레이어(Lu)에서 도금면적의 편차가 발생할 수밖에 없다. 이는, 마더보드와 연결되는 레이어(Lb)에 형성된 제1 도금층(100)은 주로 그라운드(ground) 기능을 수행하기 때문에 동박층 형상을 가짐에 반해, 전자부품과 연결되는 레이어(Lu)에 형성된 제2 도금층(200)은 전자부품의 전극단자와 연결되도록 패터닝되기 때문에 발생하는 현상이다. 이러한 도금면적의 편차는 중립면(NP)을 기준으로 열팽창계수의 차이를 초래하기 때문에, 기판의 휨을 발생시키게 된다.

본 발명에서는, 제1 도금층(100)에 오픈부(600)를 형성함으로써, 제1 도금층(100)의 도금면적을 제2 도금층(200)의 도금면적과 일치시킬 수 있게 되어 패키지 기판의 휨발생을 최소화할 수 있게 된다. 여기서, 오픈부(600)는 제1 도금층(100)을 패터닝하는 공정에서 형성될 수 있기 때문에, 실제 양산 적용성이 상당히 높다 할 것이다. 구체적으로, 제1 레이어(1L)에 형성된 제1 도금층(100a), 제2 레이어(2L)에 형성된 제1 도금층(100b), 및/또는 제3 레이어(3L)에 형성된 제1 도금층(100c)에 오픈부(600)를 형성한다.

이때, 오픈부(600)는 제1 도금층(100)과 제2 도금층(200)의 도금면적 편차를 줄일 수 있도록, 즉 동일한 수준의 도금면적을 갖도록 제1 도금층(100)에 소정면적으로 형성되는 것이 바람직하다. 여기서, 오픈부(600)가 차지하는 면적은 제1 도금층(100)과 제2 도금층(200)의 도금면적 편차를 고려하여 적절하게 조절될 수 있다.

예를 들어, 오픈부(600)는 가로라인과 세로라인이 교차되어 형성된 격자무뉘 형상(도 3a 참조)을 가지거나, 다수의 오픈홀이 형성된 구조(도 3b)를 가질 수 있 다. 여기서, 오픈부(600)는 형성위치의 편차로 인한 패키지 기판의 휨 발생을 방지하기 위해 제1 도금층(100)에 균일한 분포를 갖도록 형성되는 것이 바람직하다. 도시의 편의를 위해 제2 레이어(2L)에 형성된 제1 도금층(100b)에 오픈부(600)가 형성된 상태를 도시하였다. 한편, 도 3a 및 도 3b에 도시된 오픈부(600)의 형상은 예시적인 것으로서, 다양하게 변경될 수 있음은 자명하다 할 것이다.

또한, 패키지 기판의 휨은 최외층에 형성된 도금층의 영향을 가장 많이 받기 때문에, 레이어(Lb)의 최외층에 형성된 제1 도금층(100a)의 도금면적이 레이어(Lu)의 최외층에 형성된 제2 도금층(200c)의 도금면적과 일치하도록, 제1 도금층(100a)에 오픈부(600)를 가공하는 것이 바람직하다.

한편, 제1 도금층(100)의 각 레이어별(1L, 2L, 3L) 도금면적은 중립면(NP)을 기준으로 대칭되는 제2 도금층(200)의 각 레이어별(4L, 5L, 6L) 도금면적과 동일하도록, 제1 도금층(100)의 각 레이어(1L, 2L, 3L)에 오픈부(600)가 형성되는 것이 바람직하다. 즉, 제1 레이어(1L)에 형성된 제1 도금층(100)에는 제6 레이어(6L)에 형성된 제2 도금층(200c)과 동일한 도금면적을 갖도록 오픈부(600)가 형성되고, 제2 레이어(2L)에 형성된 제1 도금층(100b)에는 제5 레이어(5L)에 형성된 제2 도금층(200b)와 동일한 도금면적을 갖도록 오픈부(600)가 형성되며, 제3 레이어(3L)에 형성된 제1 도금층(100c)에는 제4 레이어(4L)에 형성된 제2 도금층(200a)와 동일한 도금면적을 갖도록 오픈부(600)가 형성되는 것이 바람직하다.

이와 같이, 대칭되는 각 레이어에 형성된 제1 도금층(100)과 제2 도금 층(200)의 도금면적을 조절함으로써, 각 레이어별로 도금면적 편차를 줄일 수 있게 된다. 이에 따라, 전체 도금면적이 동일하더라도 층간 도금면적 편차로부터 발생할 수 있는 휨 발생을 최소화할 수 있게 된다.

도 4a 및 도 4b는 본 발명의 바람직한 제2 실시예에 따른 패키지 기판의 마더보더와 연결되는 레이어에 형성된 도금층의 평면도이다.

도 4a 및 도 4b에 도시한 바와 같이, 본 실시예는 전자부품과 연결되는 레이어의 전자부품 실장영역(C4)에 형성된 제2 도금층(200)의 도금면적이, 중립면(NP)을 기준으로 전자부품 실장영역(C4)과 대응되는 영역의, 마더보드와 연결되는 레이어에 형성된 제1 도금층(100)의 도금면적보다 작은 패키지 기판에 있어서, 제1 도금층(100)에 오픈부(600)가 형성된 구조를 갖는다.

본 실시예는 전자부품 실장영역(C4)을 기준으로 전자부품과 연결되는 레이어와 마더보더와 연결되는 레이어의 극심한 도금면적 편차를 고려하여, 전자부품 실장영역의 도금면차를 개선함으로써 기판의 전반적인 휨을 방지할 수 있는 구조를 제안하게 된다.

표 1에서 알 수 있는 바와 같이, 도금면적비는 전자부품 실장영역(C4)에서 제1 도금층(100)과 제2 도금층(200)이 최대 40% 정도의 도금면적 편차를 갖게 된다. 따라서, 다른 영역을 제외하고 전자부품 실장영역(C4)에 대응하는 영역의 제1 도금층(100)에 오픈부(600)를 가공함으로써 도금면적 편차, 열행창계수의 편차, 및 기판의 휨을 획기적으로 줄일 수 있게 된다.

이때, 오픈부(600)는 가로라인과 세로라인이 교차되어 형성된 격자무뉘 형상(도 4a 참조)을 가지거나, 다수의 오픈홀이 형성된 구조(도 4b)를 가질 수 있다.

한편, 본 실시예에서도 최외층 도금층의 도금면적을 동일하게 하는 것이 바람직하다. 또한, 각 레이어별 도금층의 도금면적을 동일하게 하는 것이 바람직하다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지 기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1은 종래기술에 따른 코어리스 구조를 갖는 패키지 기판의 단면도이다.

도 2는 본 발명의 바람직한 제1 실시예에 따른 패키지 기판의 개략적인 단면도이다.

도 3a 및 도 3b는 도 2에 도시된 패키지 기판의 마더보더와 연결되는 레이어에 형성된 도금층의 평면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 제1 도금층 200 : 제2 도금층

300 : 절연층 400a, 400b : 솔더레지스트층

500 : 범프 600 : 오픈부

Lb, Lu : 레이어

NP : 중립면

Claims

마더보드와 연결되는 레이어에 형성된 제1 도금층의 도금면적이 전자부품과 연결되는 레이어에 형성된 제2 도금층의 도금면적보다 큰 패키지 기판에 있어서,

상기 제1 도금층에는 오픈부가 형성되어 있는 것을 특징으로 하는 패키지 기판.
청구항 1에 있어서,

상기 오픈부는 격자무뉘 형상을 갖는 것을 특징으로 하는 패키지 기판.
청구항 1에 있어서,

상기 오픈부는 다수의 오픈홀이 형성된 구조를 갖는 것을 특징으로 하는 패키지 기판.
청구항 1에 있어서,

상기 오픈부는 상기 제1 도금층의 도금면적이 상기 제2 도금층의 도금면적과 동일하도록 상기 제1 도금층에 형성되는 것을 특징으로 하는 패키지 기판.
청구항 1에 있어서,

상기 오픈부는 상기 제1 도금층의 각 레이어별 도금면적이 중립면을 기준으로 대칭되는 상기 제2 도금층의 각 레이어별 도금면적과 동일하도록, 상기 제1 도금층의 각 레이어에 형성되는 것을 특징으로 하는 패키지 기판.
청구항 1에 있어서,

상기 오픈부는 상기 마더보드와 연결되는 최외층 레이어에 형성된 제1 도금층에 형성된 것을 특징으로 하는 패키지 기판.
전자부품과 연결되는 레이어의 전자부품 실장영역에 형성된 제2 도금층의 도금면적이, 중립면을 기준으로 상기 전자부품 실장영역과 대응되는 영역의, 마더보드와 연결되는 레이어에 형성된 제1 도금층의 도금면적보다 작은 패키지 기판에 있어서,

상기 제1 도금층에는 오픈부가 형성되어 있는 것을 특징으로 하는 패키지 기판.
청구항 7에 있어서,

상기 오픈부는 격자무뉘 형상을 갖는 것을 특징으로 하는 패키지 기판
청구항 7에 있어서,

상기 오픈부는 다수의 오픈홀이 형성된 구조를 갖는 것을 특징으로 하는 패 키지 기판.
청구항 7에 있어서,

상기 오픈부는 상기 제1 도금층의 도금면적이 상기 제2 도금층의 도금면적과 동일하도록 상기 제1 도금층에 형성되는 것을 특징으로 하는 패키지 기판.
청구항 7에 있어서,

상기 오픈부는 상기 제1 도금층의 각 레이어별 도금면적이 중립면을 기준으로 대칭되는 상기 제2 도금층의 각 레이어별 도금면적과 동일하도록, 상기 제1 도금층의 각 레이어에 형성되는 것을 특징으로 하는 패키지 기판.
청구항 7에 있어서,

상기 오픈부는 상기 마더보드와 연결되는 최외층 레이어에 형성된 제1 도금층에 형성된 것을 특징으로 하는 패키지 기판.