JP5302635B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP5302635B2 JP5302635B2 JP2008291073A JP2008291073A JP5302635B2 JP 5302635 B2 JP5302635 B2 JP 5302635B2 JP 2008291073 A JP2008291073 A JP 2008291073A JP 2008291073 A JP2008291073 A JP 2008291073A JP 5302635 B2 JP5302635 B2 JP 5302635B2
- Authority
- JP
- Japan
- Prior art keywords
- layers
- layer
- resin base
- substrate
- weave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
- Y10T442/30—Woven fabric [i.e., woven strand or strip material]
- Y10T442/3179—Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
- Y10T442/322—Warp differs from weft
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Description
導電材料からなる配線および絶縁性の樹脂で構成されたn(nは4以上の偶数)層の配線層と、繊維束およびこれに含浸された絶縁性の樹脂で構成された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
少なくとも、一方の実装面から数えて(n−1)番目の樹脂基材層は、その繊維束の交錯点の密度が、他の層のそれよりも小さいとともに、織り組織が、他の層のそれと異なり、
かつn/2番目の前記樹脂基材層を境として、前記一方の実装面から数えて1番目からn/2番目までの前記配線層における、配線層面積に占める銅配線の面積比である残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さいことを特徴とする。
nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
(n/2+1)番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことが好ましい。
nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことが好ましい。
前記1番目の樹脂基材層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことが好ましい。
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番
目までの前記配線層の残銅率の平均値より小さく、
(n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことも好ましい。
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことも好ましい。
(1)ベース層104の下側のビルドアップ層105(樹脂基材層B4およびB5)のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が大きい織り組織の繊維束を用いる。
(2)ベース層104の上側のビルドアップ層105(樹脂基材層B1およびB2)のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が小さい織り組織の繊維束を用いる。
最初に、図3に示した基板100bの構成、すなわち5層の樹脂基材層のうちB1、B2、B3、B5には平織の繊維束を用い、B4のみ綾織の繊維束を用いた場合についてシミュレーションを行った。なお、上記の平織と綾織の繊維束の樹脂基材層の繊維束含有率はともに33%である。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。配線層Cの各層の厚みは10μm、樹脂基材層Bの各層の厚みは30μmである。また基板の大きさは50mm×50mmである。
次に、図13に示す従来の基板100hについて反りシミュレーションの結果を説明する。従来の基板100hでは、5層の樹脂基材層(B1〜B5)に平織の繊維束を用いている。各配線層の残銅率は上述した例と同じ、すなわち図12に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。配線層Cの各層の厚み(10μm)、樹脂基材層Bの各層の厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図5は基板100cの構成を示す。基板100cは、上部から順にC1〜C6までの6層の配線層を有し、各配線層Cの間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。また各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図6に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図6の結果を図14の結果と比較すると、図6(基板100c)では483μmの反り量を呈しているのに対し、図14(基板100h)では840μmの反り量を呈しており、本発明によって反りが約43%低減されていることがわかる。
図7にベースとなる樹脂基材層の織り組織が綾織である基板100dの構成を示す。基板100dは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。また各配線層の残銅率は、C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図8に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの反り形状を示す。シミュレーションの反り量は883μmであった。
次に、図15に示す基板100iについて反りシミュレーションの結果を説明する。基板100iは、図13に示す従来の基板100hに対し、5層の樹脂基材層(B1〜B5)の織り組織を、平織から綾織に変えたものであり、基板100iの樹脂基材層の繊維束含有率は従来の基盤100hの繊維束含有率と同じ33%である。各配線層の残銅率、配線層Cの各層の厚み、樹脂基材層Bの各層の厚みおよび基板の大きさ共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図9に基板100eの構成を示す。基板100eは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
「多層ばり理論によるプリント基板の応力・変形の評価」 尾田 十八、阿部 新吾 日本機械学会論文集(A編) 59巻563号 p.203−208
(1)基板の下側のビルドアップ層105のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が大きい織り組織の繊維束を用いる。
(2)基板の上側のビルドアップ層105のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が小さい織り組織の繊維束を用いる。
C1〜C6 配線層
11 たて糸
12 よこ糸
13 繊維
100b〜100f 多層配線基板
101 銅配線
102 繊維束
103 樹脂
104 ベース層
105 ビルドアップ層
108 ダミーパターン
Claims (7)
- 導電材料からなる配線および絶縁性の樹脂で構成されたn(nは4以上の偶数)層の配線層と、繊維束およびこれに含浸された絶縁性の樹脂で構成された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
少なくとも、一方の実装面から数えて(n−1)番目の樹脂基材層は、その繊維束の交錯点の密度が、他の層のそれよりも小さいとともに、織り組織が、他の層のそれと異なり、
かつn/2番目の前記樹脂基材層を境として、前記一方の実装面から数えて1番目からn/2番目までの前記配線層における、配線層面積に占める銅配線の面積比である残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さいことを特徴とする多層配線基板。 - 前記(n−1)番目の樹脂基材層の繊維束の織り組織は綾織であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項1記載の多層配線基板。
- 前記(n−1)番目の樹脂基材層の繊維束の織り組織は朱子織であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項1記載の多層配線基板。
- 前記(n−1)番目の樹脂基材層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項1記載の多層配線基板。
- 前記(n−1)番目の樹脂基材層の繊維束の織り組織は朱子織であり、他の層の繊維束の織り組織は綾織であることを特徴とする、請求項1記載の多層配線基板。
- 前記(n−1)番目の樹脂基材層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は綾織であることを特徴とする、請求項1記載の多層配線基板。
- 前記(n−1)番目の樹脂基材層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は朱子織であることを特徴とする、請求項1記載の多層配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291073A JP5302635B2 (ja) | 2008-11-13 | 2008-11-13 | 多層配線基板 |
US12/615,593 US8217271B2 (en) | 2008-11-13 | 2009-11-10 | Multilayered wiring board |
CN2009102220575A CN101742810B (zh) | 2008-11-13 | 2009-11-13 | 多层布线基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291073A JP5302635B2 (ja) | 2008-11-13 | 2008-11-13 | 多層配線基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013129538A Division JP5506984B2 (ja) | 2013-06-20 | 2013-06-20 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118523A JP2010118523A (ja) | 2010-05-27 |
JP5302635B2 true JP5302635B2 (ja) | 2013-10-02 |
Family
ID=42164149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291073A Expired - Fee Related JP5302635B2 (ja) | 2008-11-13 | 2008-11-13 | 多層配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8217271B2 (ja) |
JP (1) | JP5302635B2 (ja) |
CN (1) | CN101742810B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8022310B2 (en) * | 2007-08-23 | 2011-09-20 | Panasonic Corporation | Multilayer wiring board |
JP5497334B2 (ja) * | 2009-05-19 | 2014-05-21 | パナソニック株式会社 | 多層配線基板 |
JP5488112B2 (ja) * | 2010-03-29 | 2014-05-14 | 富士通株式会社 | プリント基板製造方法およびプリント基板 |
US8237058B2 (en) * | 2010-05-06 | 2012-08-07 | Oracle America, Inc. | Printed circuit board with low propagation skew between signal traces |
JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
US9105535B2 (en) | 2012-06-19 | 2015-08-11 | International Business Machines Corporation | Copper feature design for warpage control of substrates |
JP6039318B2 (ja) * | 2012-08-31 | 2016-12-07 | 矢崎総業株式会社 | プリント配線基板 |
US8910670B2 (en) * | 2013-02-12 | 2014-12-16 | Kai-Hsi Tseng | X weave of composite material and method of weaving thereof |
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
JP6107412B2 (ja) * | 2013-05-22 | 2017-04-05 | 富士通株式会社 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
JP2015023251A (ja) * | 2013-07-23 | 2015-02-02 | ソニー株式会社 | 多層配線基板およびその製造方法、並びに半導体製品 |
US9384314B2 (en) | 2014-02-28 | 2016-07-05 | International Business Machines Corporation | Reduction of warpage of multilayered substrate or package |
US9613915B2 (en) * | 2014-12-02 | 2017-04-04 | International Business Machines Corporation | Reduced-warpage laminate structure |
US20180014402A1 (en) * | 2015-01-21 | 2018-01-11 | Nec Corporation | Wiring board and method for designing same |
JP6801705B2 (ja) * | 2016-03-11 | 2020-12-16 | 株式会社村田製作所 | 複合基板及び複合基板の製造方法 |
KR102419891B1 (ko) * | 2017-08-14 | 2022-07-13 | 삼성전자주식회사 | 회로 기판 및 이를 이용한 반도체 패키지 |
US10685851B2 (en) * | 2018-01-27 | 2020-06-16 | Yuci Shen | Hybrid-cloth-based method for making TSV substrates |
KR102669257B1 (ko) | 2019-07-12 | 2024-05-28 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
US11245075B2 (en) | 2020-05-25 | 2022-02-08 | International Business Machines Corporation | Optimum warp in organic substrates |
EP3964824B1 (en) * | 2020-09-02 | 2024-02-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Expansion coefficient determination with deformation measurement and simulation |
CN113068326B (zh) * | 2021-03-29 | 2022-09-30 | 北京小米移动软件有限公司 | 一种焊接质量处理方法及装置、电路板 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4282011A (en) * | 1980-05-30 | 1981-08-04 | Dan River Incorporated | Woven fabrics containing glass fibers and abrasive belts made from same |
US4876120A (en) * | 1987-04-21 | 1989-10-24 | General Electric Company | Tailorable multi-layer printed wiring boards of controlled coefficient of thermal expansion |
JPS6445841A (en) * | 1987-08-13 | 1989-02-20 | Nitto Boseki Co Ltd | Fabric for fiber reinforced thermoplastic resin laminate material |
US4814945A (en) * | 1987-09-18 | 1989-03-21 | Trw Inc. | Multilayer printed circuit board for ceramic chip carriers |
JP2545957B2 (ja) * | 1988-12-15 | 1996-10-23 | 日東紡績株式会社 | プリント配線基板及び同基板用織物 |
JPH0427189A (ja) * | 1990-05-22 | 1992-01-30 | Mitsubishi Electric Corp | プリント配線板 |
US5435877A (en) * | 1992-05-07 | 1995-07-25 | Mitsubishi Gas Chemical Company, Inc. | Process for the production of copper-clad laminate |
US6586352B1 (en) * | 1997-06-13 | 2003-07-01 | International Business Machines Corporation | Method for reducing coefficient of thermal expansion in chip attach packages |
US6136733A (en) * | 1997-06-13 | 2000-10-24 | International Business Machines Corporation | Method for reducing coefficient of thermal expansion in chip attach packages |
US6314118B1 (en) | 1998-11-05 | 2001-11-06 | Gore Enterprise Holdings, Inc. | Semiconductor device with aligned oxide apertures and contact to an intervening layer |
JP2000151035A (ja) | 1998-11-18 | 2000-05-30 | Toshiba Corp | 配線基板とその製造方法 |
JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
JP3760771B2 (ja) * | 2001-01-16 | 2006-03-29 | 松下電器産業株式会社 | 回路形成基板および回路形成基板の製造方法 |
US7056571B2 (en) * | 2002-12-24 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Wiring board and its production process |
TWI292445B (en) * | 2004-02-09 | 2008-01-11 | Asahi Schwebel Co Ltd | Double weaved glass cloth, and prepreg and substrate for print circuit board using the glass cloth |
TW200638812A (en) * | 2004-11-18 | 2006-11-01 | Matsushita Electric Ind Co Ltd | Wiring board, method for manufacturing same and semiconductor device |
WO2007126130A1 (ja) * | 2006-04-28 | 2007-11-08 | Sumitomo Bakelite Co., Ltd. | ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ |
WO2007135997A1 (ja) * | 2006-05-22 | 2007-11-29 | Panasonic Corporation | プリント基板 |
JP5040921B2 (ja) * | 2006-11-10 | 2012-10-03 | 日本電気株式会社 | 多層配線基板 |
US8022310B2 (en) * | 2007-08-23 | 2011-09-20 | Panasonic Corporation | Multilayer wiring board |
JP5497334B2 (ja) * | 2009-05-19 | 2014-05-21 | パナソニック株式会社 | 多層配線基板 |
KR101037450B1 (ko) * | 2009-09-23 | 2011-05-26 | 삼성전기주식회사 | 패키지 기판 |
US20110076472A1 (en) * | 2009-09-29 | 2011-03-31 | Jin Ho Kim | Package substrate |
-
2008
- 2008-11-13 JP JP2008291073A patent/JP5302635B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-10 US US12/615,593 patent/US8217271B2/en not_active Expired - Fee Related
- 2009-11-13 CN CN2009102220575A patent/CN101742810B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101742810A (zh) | 2010-06-16 |
JP2010118523A (ja) | 2010-05-27 |
US20100116530A1 (en) | 2010-05-13 |
US8217271B2 (en) | 2012-07-10 |
CN101742810B (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5302635B2 (ja) | 多層配線基板 | |
JP5497334B2 (ja) | 多層配線基板 | |
US8022310B2 (en) | Multilayer wiring board | |
US8686821B2 (en) | Inductor structure | |
JP4869007B2 (ja) | プリント配線板 | |
JP5225734B2 (ja) | 多層配線基板 | |
US8802997B2 (en) | Multi layer circuit board and manufacturing method of the same | |
JP5471104B2 (ja) | フレキシブル配線基板 | |
JP2011171473A (ja) | プリント配線板 | |
JP5506984B2 (ja) | 多層配線基板 | |
CN101374391B (zh) | 多层布线基板 | |
JP2783359B2 (ja) | フッ素樹脂多層回路基板 | |
JP7539820B2 (ja) | 配線基板及び半導体装置 | |
JP5589595B2 (ja) | 配線基板及びその製造方法 | |
JP2007157865A (ja) | 半導体装置及びその製造方法 | |
CN105500789B (zh) | 半固化片及其制造方法 | |
JP2024102544A (ja) | 配線基板 | |
JP2024102545A (ja) | 配線基板 | |
JP2017159615A (ja) | 金属張積層体 | |
JP7101454B2 (ja) | 光電気混載基板 | |
JP2021093416A (ja) | プリント配線板用樹脂基板およびその製造方法、ならびに多層型プリント回路基板およびその製造方法 | |
JP2024013103A (ja) | コア基板、その製造方法、多層配線基板 | |
JP2024044799A (ja) | プリント配線板 | |
JP2016104560A (ja) | プリプレグ及びその製造方法 | |
JP5082821B2 (ja) | 貫通基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5302635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |