JP2010118523A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2010118523A
JP2010118523A JP2008291073A JP2008291073A JP2010118523A JP 2010118523 A JP2010118523 A JP 2010118523A JP 2008291073 A JP2008291073 A JP 2008291073A JP 2008291073 A JP2008291073 A JP 2008291073A JP 2010118523 A JP2010118523 A JP 2010118523A
Authority
JP
Japan
Prior art keywords
layers
resin base
layer
base material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008291073A
Other languages
English (en)
Other versions
JP5302635B2 (ja
Inventor
Toru Okazaki
亨 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008291073A priority Critical patent/JP5302635B2/ja
Priority to US12/615,593 priority patent/US8217271B2/en
Priority to CN2009102220575A priority patent/CN101742810B/zh
Publication of JP2010118523A publication Critical patent/JP2010118523A/ja
Application granted granted Critical
Publication of JP5302635B2 publication Critical patent/JP5302635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]
    • Y10T442/3179Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
    • Y10T442/322Warp differs from weft

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】ダミーパターンを設けるスペースが十分にない場合、もしくはダミーパターンを設けることができない場合でも、リフローはんだ付け時の反りを低減できる多層配線基板を提供する。
【解決手段】少なくとも1層の樹脂基材層Bに、交錯点の密度が他の層のそれと異なる繊維束を用いると、樹脂基材層間の熱膨張量に差が生じる。配線層Cにおける残銅率が各配線層間において異なることによって生じる各配線層間の熱膨張量の差を、繊維束の交錯点の密度が異なることによって生じる樹脂基材層間の熱膨張量の差によって打ち消すことにより、リフローはんだ付けにおける基板の反りを低減する。
【選択図】図1

Description

本発明は、2層以上の配線層を備えたビルドアップ構造の多層配線基板に関する。
ビルドアップ構造の多層配線基板は、種々の電子部品を高密度に実装することを目的として開発された配線基板である。このビルドアップ構造の多層配線基板は、銅配線と樹脂で構成される複数の配線層と、樹脂と繊維束で構成される複数の樹脂基材層とが交互に重ね合わされた構造を有し、様々なデジタル機器やモバイル機器に用いられている。
最初に、一般的なビルドアップ構造の多層配線基板について説明する。図12にビルドアップ構造の多層配線基板100g(以降、場合により「基板」と略す)の一部の断面を示す。基板100gは、n層(nは3以上の整数)の配線層(C1〜Cn)と(n−1)層の樹脂基材層[B1〜B(n−1)]とが、交互に重なり合う状態で積層されている。以降、配線層および樹脂基材層を総称する場合には、それぞれ配線層Cおよび樹脂基材層Bと表示する。
配線層Cは銅配線101と絶縁性の樹脂103で構成されている。樹脂基材層Bは、通常、平織の繊維束102に絶縁性の樹脂103が含浸されて構成されている。なお、図12では、樹脂基材層Bとして、繊維束102に樹脂103が含浸された状態を模式的に表している。以後の図面においても同様に表示する。
繊維束102としては、一般にガラス繊維やアラミド繊維が用いられる。また、絶縁性の樹脂103としては、エポキシ樹脂、フェノール樹脂、ポリイミド、BT樹脂等の熱硬化性の樹脂が用いられる。
通常、配線層Cおよび樹脂基材層Bは、絶縁性の樹脂が含浸された繊維束と配線パターンが形成された銅箔とを交互に重ねた状態で加圧・加熱して樹脂を硬化させることにより形成される。また配線層Cを構成する樹脂103は、加圧・加熱の際に、繊維束に含浸された樹脂の一部が配線パターンの間に入り込むことにより形成される。
図には示されていないが、樹脂基材層Bにはビアホールもしくはスルーホールが形成されており、隣り合う配線層Cは、これらのビアホールやスルーホールにより電気的に接続されている。なお上記したビルドアップ構造の多層配線基板の構成については、非特許文献1に詳しく定義されている(第2頁の構造例3、4参照)。
樹脂基材層Bは、基板製造時の積層プレス工程において多層構造の中央層となるベース層104と、ベース層104の上下に積層されるビルドアップ層105とに分けられる。ベース層104およびビルドアップ層105を構成する樹脂基材については、同一の場合と異なる場合がある。これに対し、ビルドアップ層105の各層の樹脂基材については、繊維束の織り組織と含有率が同じである単一の材料が用いられる。
基板100gは、リフローはんだ付け工程において、表裏の実装面に電子部品が仮止めされた状態でリフローベルトあるいはリフローパレット上に配置され、常温から220℃以上に昇温してはんだ付けされた後、再び常温に降温される。このとき基板100gには、残銅率(配線層Cの全体の面積に占める銅配線の面積の比率)がそれぞれの配線層で異なることによって配線層間の熱膨張量に差が生じ、そのことに起因して反りが生じる。基板の反りが生じるメカニズムを、図12を参照しながら具体的に説明する。
図13に示す基板100hは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有する。各配線層の残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。この場合、ベース層104(樹脂基材層B3)を境にした上側の各配線層(C1〜C3)と下側の各配線層(C4〜C6)の残銅率の平均値を出すと、残銅率の平均値はベース層104の下側の方が大きい。
配線層Cを構成する銅配線101と樹脂103とを比較すると、樹脂103の方が銅配線101より線膨張係数が大きい。このため、残銅率が大きい配線層は温度負荷による熱膨張量が小さくなる。よって、図13に示す基板100hにおいては、ベース層104を境にした上側の熱膨張量が大きく、下側の熱膨張量が小さい。したがって、温度を負荷した場合、基板は上側に凸に反る。
リフローはんだ付け工程時に、基板の反りが生じたままの状態で電子部品を実装すると、電子部品と基板との間の接続信頼性を著しく低下させることとなる。このことは、多層配線基板を組み込んだ電子回路の品質を悪化させる大きな要因となっている。
リフローはんだ付け工程時の基板の反りを防止するために、従来、特許文献1に示す対策が採られていた。すなわち、前述の図12に示すように、各配線層Cにおいて残銅率の違いに由来する熱膨張量の差ができるだけ生じないようにするため、配線層Cに、電子回路を構成する本来の銅配線101とは別にダミーパターン108を形成し、各配線層Cの残銅率ができる限り同じになるようにしていた。
特開2000−151015号公報 「JPCA規格 ビルドアップ配線板(用語) (試験方法 )」長嶋 紀孝 編 (社)日本電子回路工業会
しかし、高密度実装が要求される小型電子機器用の基板では、電子部品実装用のランドの占める面積が増加し、ダミーパターンを設ける十分なスペースを確保することができない。また、高周波で動作する部品を基板に搭載する場合には、ダミーパターンを形成するとノイズ発生の原因となるため、ダミーパターンを設けることが制限されるという問題がある。このようにダミーパターンを設ける従来の対策では、基板の反りを低減する上で限界があった。
本発明は上記従来の問題点を解決するもので、配線層にダミーパターンを設ける十分なスペースがない場合、もしくはダミーパターンを設けることができない場合でも、反りが低減できる多層配線基板を提供することを目的とする。
上記目的を達成するために、本発明にかかる多層配線基板は、
導電材料からなる配線および絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、繊維束およびこれに含浸された絶縁性の樹脂で構成された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
前記(n−1)層の樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれと異なることを特徴とする。
本発明にかかる多層配線基板において、
nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
(n/2+1)番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことが好ましい。
ここで、前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は綾織、朱子織、または不織布であり、他の層の繊維束の織り組織は平織であることが好ましい。もしくは前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は朱子織または不織布であり、他の層の繊維束の織り組織は綾織であることが好ましい。もしくは前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は朱子織であることが好ましい。
本発明にかかる多層配線基板において、
nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことが好ましい。
前記1番目の樹脂基材層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことが好ましい。
またnは奇数であり、
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
(n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことが好ましい。
またnは奇数であり、
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことが好ましい。
本発明にかかる多層配線基板は、少なくとも1層の樹脂基材層に、交錯点の密度が他の層のそれと異なる繊維束を用いることにより、各樹脂基材層の間で熱膨張量に差が生じるようにしている。すなわち、それぞれの配線層の残銅率が異なることによって生じる配線層間の熱膨張量の差を、樹脂基材層間の熱膨張量の差を利用して打ち消すことにより、リフローはんだ付けにおける基板の反りを低減することができる。
以下、本発明にかかる多層配線基板について、図面を参照して説明する。最初に、多層配線基板の反りを低減するための原理について説明する。
図1に本発明にかかる多層配線基板100aの一部の断面を示す。基板100aは、n層(nは3以上の整数)の配線層(C1〜Cn)と(n−1)層の樹脂基材層[B1〜B(n−1)]とが、交互に重なり合う状態で積層されている。配線層Cは銅配線101と絶縁性の樹脂103で構成されている。また樹脂基材層Bは、織布状もしくは不織布状の繊維束102に絶縁性の樹脂103が含浸されて構成されている。これらの構成は、前述した図12に示した従来の基板の構成と同様であり、また各構成要素の機能も変わりはない。以後の説明においても同様とする。
本発明にかかる多層配線基板では、少なくとも1層の樹脂基材層(図1ではB1)に、交錯点の密度すなわち糸と糸が交錯する点の密度が、他の層のそれと異なる繊維束を用いている。
発明者は実験を重ねた結果、繊維束の含有率が等しい樹脂基材層であっても、交錯点の密度が異なる繊維束を用いると、樹脂基材層の熱膨張量に差が出ることを見出した。すなわち、交錯点の密度の高い繊維束ほど熱膨張量が小さく、結果として、その繊維束を含む樹脂基材層の熱膨張量が小さくなる。従って、各樹脂基材層に交錯点の密度が異なる繊維束を用いれば、各配線層の残銅率が異なることによって生じる配線層間の熱膨張量の差を、樹脂基材層間の熱膨張量の差により打ち消すことができる。
そして、一般的に、交錯点の密度は織り組織によって異なるため、繊維束の織り組織を変えることによって交錯点の密度を調整することができる。すなわち、織り組織の異なる繊維束を用いた複数の樹脂基材層を組み合わせることによって、樹脂基材層間の熱膨張量を調整して配線層間の熱膨張量の差を打ち消し、結果として、基板の反りを低減できる。
図2に基本的な繊維束の織り組織を示す。(A)は平織、(B)は綾織、(C)は朱子織、そして(D)は不織布の組織図である。同じ糸を用いて繊維束を作製した場合、一般に交錯点の密度は、平織、綾織、朱子織、および不織布の順で低くなる。この違いは織り方に起因している。以下、それぞれの織り組織について簡単に説明する。
「平織」は、図2(A)に示すように、たて糸11とよこ糸12が1本ずつ交互に交錯しており、織り組織の中で交錯点の密度が一番高い。
「綾織」は、図2(B)に示すように、たて糸11またはよこ糸12が2本以上並んで、よこ糸12やたて糸11に交錯して組み合わされている。平織の織り方は1種類しかないが、綾織および次に説明する朱子織には複数の織り方がある。図2(B)に示す綾織は、「3/1正則4枚斜分」と呼ばれている。
「朱子織」は、図2(C)に示すように、たて糸11またはよこ糸12が並行して飛び飛びに交錯点をもつ。図2(C)に示す朱子織は、「3飛び5枚朱子」と呼ばれている。
「不織布」は、上記3つの織り組織とは異なり、図2(D)に示すように、物理的・化学的手段や機械的手段により、比較的短い繊維13同士を絡ませたり接着したりして作る。不織布は、その名の通り繊維や糸を織ったものではなく、通常は織り組織には含まれないが、本明細書では便宜上、織り組織の一種として扱う。
図2(A)〜(D)に示す織り組織の繊維束を用いた樹脂基材層Bの縦弾性係数と線膨張係数のシミュレーション結果を表1に示す。本シミュレーションにおいて、樹脂103の縦弾性係数を10000(MPa)、線膨張係数を50×10-6(1/℃)、繊維束102の縦弾性係数を100000(MPa)、線膨張係数を5×10-6(1/℃)としている。繊維束102は熱硬化した樹脂103の中に埋設されており、繊維束の含有率は33%である。
なお、よこ糸の配列方向をX方向、たて糸の配列方向をY方向としたときに、綾織や朱子織では、部分的に見るとX方向とY方向で交錯点の分布に違いがあるが、交錯点が一定の周期で繰り返されるため、シミュレーションでは方向性がないものとして計算した。
Figure 2010118523
表1のシミュレーション結果からわかるように、樹脂基材層Bの線膨張係数は、平織、綾織、朱子織、不織布の順に大きくなっている。
現時点では、繊維束の交錯点の密度が異なることによって熱膨張量に差が出るメカニズムは解明されていない。推測すると、以下のようなメカニズムにより樹脂基材層の熱膨張量に差が出るものと思われる。
図1に示すように、繊維束102は熱硬化した樹脂103の中に埋設されている。繊維束に交錯点がなければ、たて糸とよこ糸は各々自由に延びることができる。しかし、交錯点があると、例えば、たて糸が自由に伸びようとするのをよこ糸が拘束し、たて糸は繊維の配列方向と直交する方向に変形する。このような現象がたて糸とよこ糸でそれぞれ発生し、結果として、交錯点の密度が高い繊維束ほど繊維の配列方向への熱膨張が抑制されるものと思われる。
上述した理由により、本発明にかかる多層配線基板では、織り組織の異なる複数の繊維束を用いることで、樹脂基材層間の熱膨張量に差を持たせている。
なお、図2(D)に示す不織布では、繊維同士が重なり合っておらず、交錯点がないように見える。図2(D)は、短い繊維13が無秩序に配列されている状態を端的に表現したものであり、実際には繊維同士が絡み合って交錯点が形成されている。ただし、繊維同士の拘束の程度は、平織などの繊維が織られた組織に比べて弱い。
図3に、本実施の形態にかかる多層配線基板100bの構成を示す。基板100bは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有する。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。残銅率は、基板CAD(Computer Aided Design)のデータに含まれる各配線層Cの残銅率から抽出した。なお、図中、図12および図13に示す基板と同一の構成要素には同一の符号を付し、詳細な説明を省略する。以降の説明においても同様とする。
上述した通り、基板100bの各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。ベース層104を境にした上側の各配線層(C1〜C3)と下側の各配線層(C4〜C6)の残銅率の平均値を出すと、それぞれ32%および51%となり、残銅率の平均値はベース層104の下側の方が大きい。
前述したように、配線層Cは、残銅率が大きいほど熱膨張量が小さくなる。また樹脂基材層Bの熱膨張量は、用いる繊維束の織り組織によって変わる。すなわち、熱膨張量は、平織より綾織の方が、綾織より朱子織の方が、さらに、朱子織より不織布の方が大きくなる。従って、以下のいずれかの方法により、基板100bの反りを低減できる。
(1)ベース層104の下側のビルドアップ層105(樹脂基材層B4およびB5)のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が大きい織り組織の繊維束を用いる。
(2)ベース層104の上側のビルドアップ層105(樹脂基材層B1およびB2)のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が小さい織り組織の繊維束を用いる。
上記のいずれの方法においても、基板の各配線層Cに働く、上に凸に反らせる力に対して、各樹脂基材層Bに下に凸に反らせる力を持たせることができ、基板の反りを低減するのに有効である。
なお、上述した方法では、繊維束の織り組織が異なる2種類の樹脂基材層を組み合わせることにより基板100bの反りの低減を図っている。これ以外の方法として、織り組織がそれぞれ異なる樹脂基材層を用いることも考えられる。しかしその場合、基板の製造時に、織り組織の異なる複数種類の樹脂基材層を用意する必要があり、多層配線基板を製造する際のコストアップを招くため、好ましくない。
以下、本実施の形態にかかる基板100bの構成について具体的に説明する。本実施の形態では、5層の樹脂基材層のうちB1、B2、B3およびB5には平織の繊維束を用い、B4(図2で※印を付与)のみ綾織の繊維束を用いた。なお、樹脂基材層の繊維束の含有率は全て33%である。
最初に、基板100bの製造方法について説明する。まず、繊維束の織り組織が異なる2種類の樹脂基材層を製造した。繊維束として、断面の長半径25μm、短半径10μmの楕円形のガラス繊維を布状に編んだものを用い、絶縁性の樹脂としてエポキシ樹脂を用いた。繊維束を製造する際に、繊維の織り方を変えて、織り構造の異なる2種類の繊維束を製造した。
次に、このようにして製造した布状の繊維束に樹脂を含浸させて、織り組織の異なる2種類の繊維束を用いた樹脂基材層を作製した。織り組織が異なる繊維束を用いた樹脂基材層を作製する際に、樹脂に、絶縁性等に影響を与えない程度の色素を加えて一方の樹脂基材層の色を変えると、見分けが容易となる。その結果、繊維束の織り組織が異なる樹脂基材層が誤った位置に配置される事態を防止でき、生産性の向上に寄与する。
次に、このようにして生成した樹脂基材層の所定の位置にレーザ加工等によって孔を開け、その孔にインナービアを形成するため、金属粉と熱硬化性樹脂を混合した導電性樹脂組成物を充填した。次に、一方の面に配線パターンが形成された2枚の離型フィルムで樹脂基材層の両面を覆った後、加圧した状態で加熱し、樹脂を硬化させると共に配線パターンを樹脂基材層に固着した。その後、樹脂基材層から離型フィルムを剥離した。なお、配線パターンの形成については、樹脂基材層の両面を銅箔で覆った後、エッチングによって配線パターンを形成する方法を採用してもよい。
このようにして得られた1層目の樹脂基材層の上に、樹脂基材層および一方の面に配線パターンが形成された離型フィルムを載せ、上述と同様の方法でインナービアを形成した後、加圧・加熱した。図3に示す順序で繊維束の織り組織が異なる2種類の樹脂基材層を積み重ねながら、上述の処理を繰り返して行い、最終的に5層の樹脂基材層Bおよび6層の配線層Cを有する基板100bを製造した。
製造された基板100bの配線層Cの各層の厚みは約10μm、樹脂基材層Bの各層の厚みは約30μmであった。このようにして製造された基板100bを50mm×50mmの大きさに切り出し、リフロー時の最高温度260℃を負荷したところ、反りは668μmであった。
比較例として、図13に示す構成の基板100hを、基板100bと同一の繊維束および樹脂を用いて製造し、50mm×50mmの大きさに切り出した。基板100bと基板100hとで異なるのは、樹脂基材層B4の繊維束の織り組織が基板100bでは綾織であるのに対し、基板100hでは他の樹脂基材層と同様に平織である点である。基板100hについてリフロー時の最高温度260℃を負荷したところ、反りは840μmであった。
次に、4層のビルドアップ層105のうち1層のビルドアップ層(樹脂基材層B1、B2、B4およびB5のいずれか)の繊維束の織り組織をそれぞれ変えた場合の基板の反りについて説明する。実際に1層の樹脂基材層の繊維束の織り組織を変えた基板を製造しようとすると、多額(100万円単位)の追加費用が必要となる。このため、以下の説明では多層配線基板を解析モデル化し、その解析モデルを用いて反りの状態をシミュレーションした結果を示す。なお、解析モデルを作成する際には、基板100bおよび100hを用いて実測した反りの値とシミュレーション結果がほぼ同じ値になるように計算式のパラメータを定めた。
<反りシミュレーションNo.1>
最初に、図3に示した本実施の形態の基板100bの構成、すなわち5層の樹脂基材層のうちB1、B2、B3、B5には平織の繊維束を用い、B4のみ綾織の繊維束を用いた場合についてシミュレーションを行った。なお、上記の平織と綾織の繊維束の樹脂基材層の繊維束含有率はともに33%である。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。配線層Cの各層の厚みは10μm、樹脂基材層Bの各層の厚みは30μmである。また基板の大きさは50mm×50mmである。
本反りシミュレーションにおいては、基板の各部材の物性値について、銅配線101の縦弾性係数を50000(MPa)、線膨張係数を17×10-6(1/℃)、樹脂103の縦弾性係数を10000(MPa)、線膨張係数を50×10-6(1/℃)、繊維束102の縦弾性係数を100000(MPa)、線膨張係数を5×10-6(1/℃)としている。
図4は、基板100bのシミュレーション結果における反り形状を図化したものである。図4は基板100bを斜め上から見た状態を示し、図中に表された複数のリングは等高線を示している。四角形状の基板の4つの頂点で形成される平面から中央のリングの中心部Tまでの距離が基板100bの反り量を示す。シミュレーション結果の反り量(図中の括弧内の数字)は実測値668μmと同じ値である。
<反りシミュレーションNo.2>
次に、図13に示す従来の基板100hについて反りシミュレーションの結果を説明する。従来の基板100hでは、5層の樹脂基材層(B1〜B5)に平織の繊維束を用いている。各配線層の残銅率は上述した例と同じ、すなわち図12に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。配線層Cの各層の厚み(10μm)、樹脂基材層Bの各層の厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図14に、従来の基板100hのシミュレーション結果における反り形状を示す。シミュレーションの反り量は実測値840μmと同じ値である。前述した図4の結果と図14の結果を比較すると、図4(基板100b)では668μmの反り量を呈しているのに対し、図14(基板100h)では840μmの反り量を呈しており、本発明によって反りが約20%低減されていることがわかる。
図13に示す、樹脂基材層Bの織り組織が単一の平織の繊維束で構成されている基板100hでは、温度負荷時の反りは、各配線層Cにおける残銅率が各配線層間において異なることに起因する、熱膨張量の差によって生じる。基板100hの場合は、残銅率が配線層C1から順に、32%、28%、37%、46%、52%、54%と下側になるほど高くなるため、6層の配線層Cには、基板100hを上に凸に反らせる力が働く。
これに対して、図3に示す基板100bでは、樹脂基材層B4の繊維束の織り組織(綾織)が他のビルドアップ層の織り組織(平織)と異なり、樹脂基材層B4のみが他の樹脂基材層より熱膨張量が大きいため、5層の樹脂基材層Bには基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
<反りシミュレーションNo.3>
図5は基板100cの構成を示す。基板100cは、上部から順にC1〜C6までの6層の配線層を有し、各配線層Cの間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。また各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図5の基板100cは、樹脂基材層B1、B2、B3、B4に平織の繊維束を用い、下側に位置する最外層の樹脂基材層B5(図5に※印を付与)のみに綾織の繊維束を用いている。
上記以外の構成、すなわち配線層Cの各層の厚み、樹脂基材層Bの各層の厚みおよび基板の大きさは、基板100bと同じであり、平織と綾織の繊維束を用いた樹脂基材層の繊維束含有率も基板100bと同様、ともに33%である。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図6に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図6の結果を図14の結果と比較すると、図6(基板100c)では483μmの反り量を呈しているのに対し、図14(基板100h)では840μmの反り量を呈しており、本発明によって反りが約43%低減されていることがわかる。
図5に示す基板100cでは、樹脂基材層B5の織り組織(綾織)が他の樹脂基材層の織り組織(平織)と異なり、樹脂基材層B5のみが他の樹脂基材層より熱膨張量が大きいため、5層の樹脂基材層Bには基板100cを下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
<反りシミュレーションNo.4>
図7にベースとなる樹脂基材層の織り組織が綾織である基板100dの構成を示す。基板100dは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。また各配線層の残銅率は、C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図7の基板100dは、樹脂基材層B1、B2、B3、B5に綾織の繊維束を用い、ベース層104を境にして下側に位置する樹脂基材層B4(図7に※印を付与)のみに朱子織の繊維束を用いている。
上記以外の構成、すなわち配線層Cの各層の厚み、樹脂基材層Bの各層の厚みおよび基板の大きさは基板100bと同じであり、綾織と朱子織の繊維束を用いた樹脂基材層の繊維束含有率も基板100bと同様、ともに33%である。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図8に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの反り形状を示す。シミュレーションの反り量は883μmであった。
<反りシミュレーションNo.5>
次に、図15に示す基板100iについて反りシミュレーションの結果を説明する。基板100iは、図13に示す従来の基板100hに対し、5層の樹脂基材層(B1〜B5)の織り組織を、平織から綾織に変えたものであり、基板100iの樹脂基材層の繊維束含有率は従来の基盤100hの繊維束含有率と同じ33%である。各配線層の残銅率、配線層Cの各層の厚み、樹脂基材層Bの各層の厚みおよび基板の大きさ共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図16に、基板100iのシミュレーション結果における反り形状を示す。シミュレーションの反り量は1058μmであった。前述した図8の結果と図16の結果を比較すると、図8(基板100d)では883μmの反り量を呈しているのに対し、図16(基板100i)では1058μmの反り量を呈しており、本発明によって反りが約17%低減されていることがわかる。
図15に示す、樹脂基材層Bが単一の織り組織(綾織)で構成されている基板100iでは、温度負荷時の反りは、各配線層Cにおける残銅率が各配線層間において異なることに起因する熱膨張量の差によって生じる。基板100iの場合は、残銅率が配線層C1から順に、32%、28%、37%、46%、52%、54%と下側になるほど高くなるため、6層の配線層Cには、基板100iを上に凸に反らせる力が働く。
これに対して、図7に示す基板100dでは、樹脂基材層B4の織り組織(朱子織)が他のビルドアップ層の織り組織(綾織)と異なり、樹脂基材層B4のみが他の樹脂基材層より熱膨張量が大きいため、5層の樹脂基材層Bには基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
<反りシミュレーションNo.6>
図9に基板100eの構成を示す。基板100eは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともにビルドアップ層105)、B3(ベース層104)、B4、B5(ともにビルドアップ層105)の5層の樹脂基材層を有している。各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図9の基板100eは、樹脂基材層B1、B2、B3、B4に綾織の繊維束を用い、下側に位置する最外層の樹脂基材層B5(図9に※印を付与)のみに朱子織の繊維束を用いている。
上記以外の構成、すなわち配線層Cの各層の厚み、樹脂基材層Bの各層の厚みおよび基板の大きさは、基板100bと同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図10に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図10の結果を図16の結果と比較すると、図10(基板100e)では694μmの反り量を呈しているのに対し、図16(基板100i)では1058μmの反り量を呈しており、本発明により約34%反りが低減されていることがわかる。
図9に示す基板100eでは、樹脂基材層B5の繊維束の織り組織(朱子織)が他の樹脂基材層の織り組織(綾織)と異なり、樹脂基材層B5のみが他の樹脂基材層より熱膨張量が大きいため、5層の樹脂基材層Bには基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
反りシミュレーションの結果に示すように、基板100cは基板100bに比較し、基板の反りを低減する効果が大きい。また、基板100eは基板100dに比較し、基板の反りを低減する効果が大きい。これは、樹脂基材層の配置に起因するものであり、樹脂基材層の最外層に、ベースとなる織り組織の繊維束とは異なる織り組織の繊維束を用いた樹脂基材層を配置した場合に、最も大きな効果が得られる。
表2は、ベースとした織り組織の繊維束を含む樹脂基材層に対して、1層のみ異なる織り組織の繊維束を含む樹脂基材層を採用した場合の反りシミュレーション結果をまとめたものである。対象とした基板は、図3の基板100bと同様に、各配線層の残銅率が配線層C1から順に、32%、28%、37%、46%、52%、54%であり、配線層Cの各層の厚み、樹脂基材層Bの各層の厚み、繊維束含有率も基板100bと同じである。
Figure 2010118523
同表の横の行は、ベースとなる繊維束の織り組織を示しており、縦の列は1層の異なる繊維束の織り組織と、その異なる層を示している。表中の数字は反りシミュレーションの結果である反り量を示しており、数字を四角で囲っているものは、異なる織り組織を採用せず、単一の織り組織で樹脂基材層を構成したものである。また下線が引かれている数字は、単一の織り組織で樹脂基材層を構成したものより反りが低減できているものである。これに対し、斜体字の数字は、単一の織り組織で樹脂基材層を構成したものより反りが増加しているもの、あるいは逆反り現象が生じているものである。なお、上記のシミュレーションNo.1〜No.6の結果には、表中にそれぞれ※1〜※6の印を付した。
表2の下線を付した反り量からわかるように、5層の樹脂基材層Bのうち1層の織り組織として、ベースとした層と異なる織り組織(すなわち交錯点の密度が異なる)の繊維束を用いることにより、基板の各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに下に凸に反らせる力を持たせ、反りの増加や逆反りを引き起こさずに、基板の反りを低減することができる。
ただし、表2のうち、ベースとなる織り組織に平織または綾織を用い、かつ1層のみ異なる織り組織として不織布を用いた場合、その1層をB5に配置すると、例外的に逆反りが生じる。これは、1層の樹脂基材層を不織布としたことによって生じた、基板を下に凸に反らせる力が大きすぎ、上に凸であった基板の反りが逆転したためである。
こうした事態を避けるため、下記の文献に示されている多層ばり理論によって、樹脂基材層に2種類以上の織り組織を採用した場合に、基板の反りが増大しないか、あるいは逆反りにならないかということを予測しておくとよい。その際には、あらかじめ配線層各層の縦弾性係数と線膨張係数、樹脂基材層各層の縦弾性係数と線膨張係数を求めておく。
「多層ばり理論によるプリント基板の応力・変形の評価」 尾田 十八、阿部 新吾 日本機械学会論文集(A編) 59巻563号 p.203−208
なお、上記実施の形態では、5層の樹脂基材層を持つ基板について説明したが、本発明はこれに限定されるものではない。また上記実施の形態では、基板の中央にベース層104がある場合、すなわち配線層が偶数ある場合について説明したが、本発明はこれに限定されない。本発明は、図11に示すように、基板の中央にベース層104がなく、基板100fがビルドアップ層105だけで構成されている場合、すなわち配線層が奇数ある場合についても、上述した実施の形態と同様の効果を発揮できる。
例えば、基板の中央にある配線層を除いて、基板の下側にある配線層の残銅率の平均値が、上側にある配線層の残銅率の平均値よりも大きい場合、以下のいずれかの方法により、基板の反りを低減できる。
(1)基板の下側のビルドアップ層105のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が大きい織り組織の繊維束を用いる。
(2)基板の上側のビルドアップ層105のうち少なくとも1層に、他のビルドアップ層105の熱膨張量より熱膨張量が小さい織り組織の繊維束を用いる。
また上記実施の形態では、1層の樹脂基材層の繊維束の織り組織を、その層を除く他の樹脂基材層の繊維束の織り組織と異ならせる場合について説明したが、これに限定されない。本発明は、2層以上の樹脂基材層の繊維束の織り組織を、それらの層を除く他の樹脂基材層の繊維束の織り組織と異ならせる場合にも適用できる。
さらに上記実施の形態では、各樹脂基材層の繊維束含有率を一定とした場合について説明した。しかし樹脂基材層の繊維束含有率を変えることによっても樹脂基材層の熱膨張量を調整できる。従って、本発明の交錯点の密度の異なる繊維束を用いることと、樹脂基材層の繊維束含有率を変えることとを組み合わせることにより、多層配線基板の反りの低減に対して、より柔軟に対応できる。
本発明の多層配線基板は、携帯電子機器をはじめ、デジタルモバイル商品などの電子回路形成のために搭載される配線基板として、多くの用途に適用できる。
本発明にかかる多層配線基板の構成を示す断面図である。 基本的な織り組織の組織図である。 反りシミュレーションのNo.1で用いた、本発明の実施の形態にかかる多層配線基板の構成を示す断面図である。 図3の多層配線基板の反りシミュレーションの結果を示した図である。 反りシミュレーションのNo.3で用いた多層配線基板の構成を示す断面図である。 図5の多層配線基板の反りシミュレーションの結果を示した図である。 反りシミュレーションのNo.4で用いた多層配線基板の構成を示す断面図である。 図7の多層配線基板の反りシミュレーションの結果を示した図である。 反りシミュレーションのNo.6で用いた多層配線基板の構成を示す断面図である。 図9の多層配線基板の反りシミュレーションの結果を示した図である。 本発明の他の実施の形態にかかる多層配線基板の構成を示す断面図である。 ビルドアップ構造の多層配線基板の基本構成を示す断面図である。 反りシミュレーションのNo.2で用いた、従来の多層配線基板の構成を示す断面図である。 図13の多層配線基板の反りシミュレーションの結果を示した図である。 反りシミュレーションのNo.5で用いた、従来の多層配線基板の構成を示す断面図である。 図15の多層配線基板の反りシミュレーションの結果を示した図である。
符号の説明
B1〜B5 樹脂基材層
C1〜C6 配線層
11 たて糸
12 よこ糸
13 繊維
100b〜100f 多層配線基板
101 銅配線
102 繊維束
103 樹脂
104 ベース層
105 ビルドアップ層
108 ダミーパターン

Claims (13)

  1. 導電材料からなる配線および絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、繊維束およびこれに含浸された絶縁性の樹脂で構成された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
    前記(n−1)層の樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれと異なることを特徴とする多層配線基板。
  2. nは偶数であり、
    かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
    (n/2+1)番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことを特徴とする、請求項1記載の多層配線基板。
  3. 前記(n−1)番目の樹脂基材層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことを特徴とする、請求項2記載の多層配線基板。
  4. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は綾織であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項2記載の多層配線基板。
  5. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は朱子織であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項2記載の多層配線基板。
  6. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は平織であることを特徴とする、請求項2記載の多層配線基板。
  7. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は朱子織であり、他の層の繊維束の織り組織は綾織であることを特徴とする、請求項2記載の多層配線基板。
  8. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は綾織であることを特徴とする、請求項2記載の多層配線基板。
  9. 前記樹脂基材層のうち少なくとも1層の繊維束の織り組織は不織布であり、他の層の繊維束の織り組織は朱子織であることを特徴とする、請求項2記載の多層配線基板。
  10. nは偶数であり、
    かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目からn/2番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
    1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことを特徴とする、請求項1記載の多層配線基板。
  11. 前記1番目の樹脂基材層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことを特徴とする、請求項10記載の多層配線基板。
  12. nは奇数であり、
    かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
    (n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも小さいことを特徴とする、請求項1記載の多層配線基板。
  13. nは奇数であり、
    かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
    1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層は、その繊維束の交錯点の密度が他の層のそれよりも大きいことを特徴とする、請求項1記載の多層配線基板。
JP2008291073A 2008-11-13 2008-11-13 多層配線基板 Expired - Fee Related JP5302635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008291073A JP5302635B2 (ja) 2008-11-13 2008-11-13 多層配線基板
US12/615,593 US8217271B2 (en) 2008-11-13 2009-11-10 Multilayered wiring board
CN2009102220575A CN101742810B (zh) 2008-11-13 2009-11-13 多层布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008291073A JP5302635B2 (ja) 2008-11-13 2008-11-13 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013129538A Division JP5506984B2 (ja) 2013-06-20 2013-06-20 多層配線基板

Publications (2)

Publication Number Publication Date
JP2010118523A true JP2010118523A (ja) 2010-05-27
JP5302635B2 JP5302635B2 (ja) 2013-10-02

Family

ID=42164149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008291073A Expired - Fee Related JP5302635B2 (ja) 2008-11-13 2008-11-13 多層配線基板

Country Status (3)

Country Link
US (1) US8217271B2 (ja)
JP (1) JP5302635B2 (ja)
CN (1) CN101742810B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2014206869A (ja) * 2013-04-12 2014-10-30 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
US9384314B2 (en) 2014-02-28 2016-07-05 International Business Machines Corporation Reduction of warpage of multilayered substrate or package
JPWO2016117320A1 (ja) * 2015-01-21 2017-10-05 日本電気株式会社 配線基板およびその設計方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
JP5488112B2 (ja) * 2010-03-29 2014-05-14 富士通株式会社 プリント基板製造方法およびプリント基板
US8237058B2 (en) * 2010-05-06 2012-08-07 Oracle America, Inc. Printed circuit board with low propagation skew between signal traces
US9105535B2 (en) 2012-06-19 2015-08-11 International Business Machines Corporation Copper feature design for warpage control of substrates
JP6039318B2 (ja) * 2012-08-31 2016-12-07 矢崎総業株式会社 プリント配線基板
US8910670B2 (en) * 2013-02-12 2014-12-16 Kai-Hsi Tseng X weave of composite material and method of weaving thereof
JP6107412B2 (ja) * 2013-05-22 2017-04-05 富士通株式会社 シミュレーション方法、シミュレーション装置及びシミュレーションプログラム
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
US9613915B2 (en) * 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
WO2017154692A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 複合基板及び複合基板の製造方法
KR102419891B1 (ko) * 2017-08-14 2022-07-13 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
US10685851B2 (en) * 2018-01-27 2020-06-16 Yuci Shen Hybrid-cloth-based method for making TSV substrates
KR102669257B1 (ko) 2019-07-12 2024-05-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11245075B2 (en) 2020-05-25 2022-02-08 International Business Machines Corporation Optimum warp in organic substrates
EP3964824B1 (en) * 2020-09-02 2024-02-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Expansion coefficient determination with deformation measurement and simulation
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282011A (en) * 1980-05-30 1981-08-04 Dan River Incorporated Woven fabrics containing glass fibers and abrasive belts made from same
US4876120A (en) * 1987-04-21 1989-10-24 General Electric Company Tailorable multi-layer printed wiring boards of controlled coefficient of thermal expansion
JPS6445841A (en) * 1987-08-13 1989-02-20 Nitto Boseki Co Ltd Fabric for fiber reinforced thermoplastic resin laminate material
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
JP2545957B2 (ja) * 1988-12-15 1996-10-23 日東紡績株式会社 プリント配線基板及び同基板用織物
JPH0427189A (ja) * 1990-05-22 1992-01-30 Mitsubishi Electric Corp プリント配線板
US5435877A (en) * 1992-05-07 1995-07-25 Mitsubishi Gas Chemical Company, Inc. Process for the production of copper-clad laminate
US6136733A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method for reducing coefficient of thermal expansion in chip attach packages
US6586352B1 (en) * 1997-06-13 2003-07-01 International Business Machines Corporation Method for reducing coefficient of thermal expansion in chip attach packages
US6314118B1 (en) 1998-11-05 2001-11-06 Gore Enterprise Holdings, Inc. Semiconductor device with aligned oxide apertures and contact to an intervening layer
JP2000151035A (ja) 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
JP3760771B2 (ja) * 2001-01-16 2006-03-29 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
US7056571B2 (en) * 2002-12-24 2006-06-06 Matsushita Electric Industrial Co., Ltd. Wiring board and its production process
TWI292445B (en) * 2004-02-09 2008-01-11 Asahi Schwebel Co Ltd Double weaved glass cloth, and prepreg and substrate for print circuit board using the glass cloth
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Ind Co Ltd Wiring board, method for manufacturing same and semiconductor device
US7859110B2 (en) * 2006-04-28 2010-12-28 Sumitomo Bakelite Co., Ltd. Solder resist material, wiring board using the solder resist material, and semiconductor package
WO2007135997A1 (ja) * 2006-05-22 2007-11-29 Panasonic Corporation プリント基板
WO2008056500A1 (fr) 2006-11-10 2008-05-15 Nec Corporation Substrat à circuit multicouche
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2014206869A (ja) * 2013-04-12 2014-10-30 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
US9384314B2 (en) 2014-02-28 2016-07-05 International Business Machines Corporation Reduction of warpage of multilayered substrate or package
US9672323B2 (en) 2014-02-28 2017-06-06 International Business Machines Corporation Reduction of warpage of multilayered substrate or package
JPWO2016117320A1 (ja) * 2015-01-21 2017-10-05 日本電気株式会社 配線基板およびその設計方法

Also Published As

Publication number Publication date
CN101742810A (zh) 2010-06-16
JP5302635B2 (ja) 2013-10-02
CN101742810B (zh) 2012-06-20
US20100116530A1 (en) 2010-05-13
US8217271B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP5302635B2 (ja) 多層配線基板
JP5497334B2 (ja) 多層配線基板
US8686821B2 (en) Inductor structure
JP5799237B2 (ja) プリント配線板
JP2010135418A (ja) 配線基板及び電子部品装置
US8022310B2 (en) Multilayer wiring board
KR101933311B1 (ko) 배선판 및 그 제조 방법
JP5225734B2 (ja) 多層配線基板
JP4869007B2 (ja) プリント配線板
JP6751910B2 (ja) 多層プリント配線板、多層プリント配線板の製造方法
US8802997B2 (en) Multi layer circuit board and manufacturing method of the same
JP2011023521A (ja) フレキシブル配線基板
JP2011171473A (ja) プリント配線板
JP2009252916A (ja) 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP5506984B2 (ja) 多層配線基板
JP2783359B2 (ja) フッ素樹脂多層回路基板
JP5589595B2 (ja) 配線基板及びその製造方法
CN105500789B (zh) 半固化片及其制造方法
JP7101454B2 (ja) 光電気混載基板
JP2017159615A (ja) 金属張積層体
JP2024013103A (ja) コア基板、その製造方法、多層配線基板
JP2021093416A (ja) プリント配線板用樹脂基板およびその製造方法、ならびに多層型プリント回路基板およびその製造方法
JP2008135469A (ja) プリント配線板および電子機器
JP2024044799A (ja) プリント配線板
KR102194717B1 (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5302635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees