JPWO2016117320A1 - 配線基板およびその設計方法 - Google Patents

配線基板およびその設計方法 Download PDF

Info

Publication number
JPWO2016117320A1
JPWO2016117320A1 JP2016570544A JP2016570544A JPWO2016117320A1 JP WO2016117320 A1 JPWO2016117320 A1 JP WO2016117320A1 JP 2016570544 A JP2016570544 A JP 2016570544A JP 2016570544 A JP2016570544 A JP 2016570544A JP WO2016117320 A1 JPWO2016117320 A1 JP WO2016117320A1
Authority
JP
Japan
Prior art keywords
signal
wiring
insulating layer
signal wiring
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016570544A
Other languages
English (en)
Other versions
JP6508219B2 (ja
Inventor
和弘 柏倉
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2016117320A1 publication Critical patent/JPWO2016117320A1/ja
Application granted granted Critical
Publication of JP6508219B2 publication Critical patent/JP6508219B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0248Skew reduction or using delay lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

[課題]設計の自由度を確保しつつ、差動信号配線を構成する2本の信号配線間の遅延量の差を抑制することが可能な配線基板を得る。[解決手段]配線基板を、第1の絶縁層1と、第1の信号配線2と、第2の信号配線3を備える構成とする。第1の絶縁層1は、第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維4と、第1の方向の繊維4の間を満たすように充てんされた絶縁材5を備えている。第1の信号配線2は、第1の絶縁層1上に第1の方向と略平行に形成されている。第2の信号配線3は、第1の信号配線2と平行に、第1の信号配線2との間隔が第1の間隔の略整数倍となるように形成され、第1の信号配線2で伝送される信号の差動信号を伝送する。

Description

本発明は、高周波信号を伝送する配線基板に関するものであり、特に高周波帯の差動信号を伝送する配線基板に関するものである。
情報通信社会の発達とともにデータ通信や信号処理が大容量で高速に行われるようになり、伝送される信号の高速化が進んでいる。信号の高速化とともに、配線基板上で伝送される際の信号の損失や遅延の影響が無視できなくなっている。そのため、大容量のデータを高速に処理するような電子装置の信号配線は、要求特性を満たす配線幅や配線長で設計する必要がある。一方で、大容量化や高速化に対応した半導体装置等を実装する配線基板では、信号の本数が増加するとともに高密度化し配線の設計が複雑化している。そのため、信号を高速で伝送するような配線基板では、信号配線の線幅や配置位置などを決定する際の自由度が出来るだけ確保されていることが望ましい。
信号の伝送速度が10Gbps(Giga bit per second)を超え、28Gbpsや56Gbpsなどのギガ領域で高速化が進み、プリント基板のような配線基板における信号配線では、差動信号配線が主流となっている。差動信号は、2本の信号配線で位相が逆の信号として伝送される。出力側で差動信号を正しく処理するためには、位相が逆の2つの信号の遅延時間の差が出来るだけ抑制されている必要がある。しかし、信号配線や絶縁層の電気特性の影響などにより、位相が逆の2つの信号間に遅延時間の差が生じると、出力側で逆位相の状態からずれて出力側の半導体装置等において正しく信号を検出することができない可能性がある。そのため、高速の差動信号を伝送するプリント基板のような配線基板において、2つの信号の遅延の差が抑制されている必要がある。
配線基板上での信号の損失や遅延を抑制するため、配線基板を形成する絶縁材料の低誘電率化等が行われている。また、プリント基板などの配線基板では、基板の機械強度の維持のため構造材としてガラスクロスが用いられることがある。ガラスクロスのガラス繊維は低誘電率化されている絶縁層に比べて比誘電率が高い。
プリント基板に用いられるガラスクロスは、数本の繊維束となったガラス繊維を縦方向と横方向に平織することにより形成されている。ガラスクロスでは、縦方向および横方向にそれぞれ並んだ繊維束の間には間隔が生じている。そのため、プリント基板上に形成された信号配線で伝送される信号は、ガラスクロスの存在する部分と絶縁用の樹脂のみの部分とを通過する。ガラスクロスのガラス繊維と絶縁層の樹脂は比誘電率が異なるため、ガラス繊維の部分を通過するときと、樹脂のみの部分を通過するときでは、信号の遅延量や損失量に差が生じる。そのため、それぞれ異なる位置を通る2つ差動信号配線で伝送される信号間の遅延量に差が生じる。差動信号の2つの信号間の遅延量の差が大きくなると、信号間の位相のずれが大きくなるため、挿入損失が増加して出力側での信号の処理に異常が生じる。そのため、プリント配線基板上に形成された差動信号配線において、設計上の自由度を確保しつつ信号間の遅延量の差を抑制できる技術があることが望ましい。高速の差動信号を伝送する配線基板において、信号の遅延を抑制する技術としては、例えば、特許文献1のような技術が開示されている。
特許文献1は、2つの異なる配線層に正信号と負信号の信号配線が形成された差動信号配線を備える配線基板に関するものである。特許文献1の配線基板では、2つの異なる配線層にそれぞれ差動信号配線が形成されている。特許文献1の配線基板では、差動信号配線としての1つのペアである2本の配線が、互いに重ならないように2つの異なる配線層に形成されている。特許文献1では、1つのペアの2本の信号配線の水平方向のずれ量、信号配線の幅および信号配線間の絶縁層の膜厚を基に計算される所定のパラメータが、一定の範囲内となるように、各設計値が設定される。特許文献1は、所定のパラメータが条件を満たすように設計することにより、差動信号の伝送損失を抑制することができるとしている。
特許文献2には、配線基板における最適なビアの配置方法が示されている。特許文献2では、格子の各点にビアを配置し、格子の各点でのビアの有無と配線特性などを基にビアの配置が適切であるかを判断している。特許文献2は、格子の各点にビアを配置して評価を行うことで、ビアが過剰な状態や少なすぎる状態を防ぐことができるとしている。
また、特許文献3には、信号の配線幅を適切に設定することにより差動信号配線間の遅延量の差を抑制する技術が示されている。特許文献3は、ガラスクロスを内部に有する絶縁層上に形成された差動信号配線を備える配線基板に関するものである。特許文献3では、ガラスクロスの折り目、すなわちガラス繊維の間隔に対し、信号の配線幅が75パーセント乃至95パーセントになるように設定されている。このように、特許文献3は、ガラスクロスの折り目の間隔に対して、配線幅を一定の範囲内に設定することにより伝送時間差の変化を抑制することができるとしている。
特開2008−109331号公報 特開2012−53726号公報 特開2014−130860号公報
しかしながら、特許文献1の技術は次のような点で十分ではない。特許文献1の技術は、異なる層に形成された2本の信号配線の間に入る絶縁層の平均的な特性は考慮しているが、実際に配線が通過する部分のガラスクロスと樹脂の特性の違いは考慮していない。よって、特許文献1では水平方向において絶縁層の電気特性が場所によって異なるとき、2本の信号配線が異なる電気特性の絶縁層上に形成されると、信号の損失や遅延量に差が生じ得る。また、特許文献2の技術は、ビアの水平方向の配置を行うためのものである。特許文献2でも、配線が実際に通過する水平方向の場所による絶縁層の電気特性の差については考慮されていない。よって、特許文献1と同様に差動信号配線として用いられる2本の信号配線において絶縁層の電気特性の差による信号の損失や遅延の差が生じ得る。そのため、特許文献1および特許文献2の技術は、差動信号配線を構成する2本の信号配線間の遅延の差を抑制する技術としては十分ではない。
特許文献3の技術は、絶縁層中のガラスクロスの間隔に対して、配線幅を所定の範囲内に設定している。そのため、特許文献3では、ガラスクロスの間隔により配線幅が大きく制約される。高周波信号の伝送路として用いる信号配線では、高周波信号の減衰等を抑制して伝送する上での信号配線の電気特性の制約も大きい。そのため、配線幅が所定の範囲内に制約されると、配線の膜厚等のパラメータによって電気特性を維持しなければならず、設計上で大きな制約を受けるか、動作可能な配線基板を設計できない恐れがある。また、特許文献3の技術では、配線を形成する位置については規定していないため、2本の差動信号配線のそれぞれの位置によっては、絶縁層の電気特性の違いによる遅延量の差が生じ得る。よって、特許文献3の技術は、設計の自由度を維持しつつ、差動信号配線を構成する2本の信号配線間の遅延の差を抑制する技術としては十分ではない。
本発明は、設計の自由度を確保しつつ、差動信号配線を構成する2本の信号配線間の遅延量の差を抑制することが可能な配線基板を得ることを目的としている。
上記の課題を解決するため、本発明の配線基板は、第1の絶縁層と、第1の信号配線と、第2の信号配線を備えている。第1の絶縁層は、第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維と、第1の方向の繊維の間を満たすように充てんされた絶縁材を備えている。第1の信号配線は、第1の絶縁層上に第1の方向と略平行に形成されている。第2の信号配線は、第1の信号配線と平行に、第1の信号配線との間隔が第1の間隔の略整数倍となるように形成され、第1の信号配線で伝送される信号の差動信号を伝送する。
本発明の配線基板の製造方法は、第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維と、第1の方向の繊維の間を満たすように充てんされた第1の絶縁材とを備える第1の絶縁層上に、第1の信号配線と、第2の信号配線とを形成する。第1の信号配線は、第1の方向と略平行に形成される。第2の信号配線は、第1の信号配線と平行に、第1の信号配線との間隔が第1の間隔の略整数倍となるように形成される。
本発明の配線基板の設計方法は、第1の方向に長軸を有する繊維が第1の繊維間隔で略平行に並んだ第1のガラスクロスと、第3の方向に長軸を有する繊維が第3の繊維間隔で略平行に並んだ第2のガラスクロスを、第1の絶縁層と第2の絶縁層に用いるガラスクロスとして第1の繊維間隔と第3の繊維間隔が一致するように選択する。本発明の配線基板の設計方法は、第1の絶縁層および第2の絶縁層の間に、第1の信号配線と、第1の信号配線で伝送される信号の差動信号を伝送する第2の信号配線を配置する。本発明の配線基板の設計方法は、第1の信号配線および第2の信号配線を、第1の方向と平行に、第1の信号配線と第2の信号配線の間隔が第1の繊維間隔の略整数倍となるように配置する。
本発明によると、設計の自由度を確保しつつ、差動信号配線を構成する2本の信号配線間の遅延量の差を抑制することができる。
本発明の第1の実施形態の構成の概要を示す図である。 本発明の第2の実施形態の構成の概要を示す図である。 本発明の第2の実施形態の構成の一部を示した図である。 本発明の第2の実施形態で用いられているガラスクロスの構成の例を示した図である。 本発明の第2の実施形態の構成の一部を示した図である。 本発明の第2の実施形態における信号配線とガラスクロスの位置関係を模式的に示した図である。 差動信号における遅延の例を示した図である。 本発明と対比した構成における差動信号配線の信号の遅延時間の例を示した図である。 本発明と対比した構成における差動信号配線の信号の挿入損失の例を示した図である。 本発明の第2の実施形態における差動信号配線の信号の遅延時間の例を示した図である。 本発明の第2の実施形態における差動信号配線の信号の挿入損失の例を示した図である。 本発明の第2の実施形態における配線基板の設計フローの概要を示した図である。 本発明の第2の実施形態におけるガラスクロスの特性の例を示す図である。 本発明の他の構成の例を示した図である。
(第1の実施形態)
本発明の第1の実施形態について図を参照して詳細に説明する。図1は、本実施形態の配線基板の構成の概要を示したものである。本実施形態の配線基板は、第1の絶縁層1と、第1の信号配線2と、第2の信号配線3を備えている。第1の絶縁層1は、第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維4と、第1の方向の繊維4の間を満たすように充てんされた絶縁材5を備えている。第1の信号配線2は、第1の絶縁層1上に第1の方向と略平行に形成されている。第2の信号配線3は、第1の信号配線2と平行に、第1の信号配線2との間隔が第1の間隔の略整数倍となるように形成され、第1の信号配線2で伝送される信号の差動信号を伝送する。
本実施形態の配線基板では、第1の絶縁層1上に、第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維4と略平行になるように第1の信号配線2が形成されている。また、第1の信号配線2で伝送される信号の差動信号を伝送する第2の信号配線3が第1の信号配線2と平行に、第1の信号配線2との間隔が第1の間隔の略整数倍となるように形成されている。
第1の信号配線2と第2の信号配線3の間隔を、第1の絶縁層1の繊維4間の第1の間隔の整数倍とすることで、第1の信号配線2と第2の信号配線3がそれぞれ通過する部分の繊維4と絶縁材5の面積比はほぼ等しくなる。そのため、第1の信号配線2と第2の信号配線3で伝送される信号が、第1の絶縁層1の電気特性からそれぞれ受ける影響はほぼ等しくなる。よって、第1の信号配線2と第2の信号配線3で伝送される差動信号の遅延量の差を抑制することができる。また、第1の信号配線2と第2の信号配線3の間隔を、第1の絶縁層1の繊維4間の第1の間隔の整数倍として選択できるので、配線設計の自由度の低下を抑えることができる。以上より、本実施形態の配線基板では、設計の自由度を確保しつつ、差動信号配線を構成する2本の信号配線間の遅延量の差を抑制することができる。
(第2の実施形態)
本発明の第2の実施形態について図を参照して詳細に説明する。図2は、本実施形態の配線基板の構成の概要を示したものである。
本実施形態の配線基板は、第1の絶縁層11と、第2の絶縁層12と、第1の信号配線13と、第2の信号配線14と、第1の電極15と、第2の電極16を備えている。また、第2の絶縁層12の上層には、第2の電極16を介して第3の絶縁層17が積層されている。
本実施形態の配線基板は、多層配線構造を有するプリント基板である。本実施形態の配線基板では、第1の絶縁層11および第3の絶縁層17がコア材として機能する。また、第2の絶縁層12は、積層した多層配線基板を圧接により形成する際に用いられるプリプレグ材である。第1の信号配線13および第2の信号配線14は、高周波帯域の差動信号を伝送する信号配線である。本実施形態では、第1の信号配線13で正信号、第2の信号配線14で負信号がそれぞれ伝送される。
図3は、図2に示した配線基板のうち第1の絶縁層11、第1の信号配線13および第2の信号配線14の部分を示したものである。図3の上段は、配線基板の平面図である。図3の下段は、図2と同様に示した配線基板の断面図であり、第1の絶縁層11、第1の信号配線13および第2の信号配線14の部分の断面図を示している。
第1の絶縁層11は、ガラスクロス21と、樹脂22を備えている。第1の絶縁層11は、配線基板のコア材料として配線基板の構造および機械強度を維持する機能を担う。
ガラスクロス21は、第1の絶縁層11の構造材として機能する。ガラスクロス21は、図3の上段に示すように2つの方向のガラス繊維が互いに直交するように平織で織り込まれている。ガラス繊維の方向とは、ガラス繊維の長軸に平行な方向のことをいう。本実施形態では、2つの方向をそれぞれ、第1の方向、第2の方向と呼ぶ。
図4は、ガラスクロス21の部分のみを示した図である。本実施形態のガラスクロス21は、第1の方向の長軸を有するガラス繊維の束がほぼ等間隔で平行に並んでいる。本実施形態では、第1の方向の長軸を有するガラス繊維の間隔をPg(x)とする。また、同様に第1の方向と直交する第2の方向に長軸を有するガラス繊維の束がほぼ平行に並んでいる。本実施形態においてガラス繊維の束が平行とは、同じ方向の繊維の束が互いに交差することなく長軸方向を合わせて並んでいて、ほぼ平行とみなせることをいう。本実施形態では、第2の方向の長軸を有するガラス繊維の間隔をPg(y)とする。ガラス繊維の間隔Pg(x)およびPg(y)は、数本で1つの束を形成しているガラス繊維の中心間の距離である。本実施形態のガラスクロス21は、第1の方向の繊維の束と、第2の方向の繊維の束が互いに直交するように平織で織り込まれている。第1の方向の1つの束の繊維は、第2の方向の繊維の束と直交する際に、第2の方向の繊維の1つの束ごとに上と下を交互に通る。
樹脂22は、絶縁特性を有し、ガラスクロス21のガラス繊維の間を満たすように充てんされている。樹脂22には、例えば、エポキシ樹脂を用いることができる。本実施形態の第1の絶縁層11は、第1の実施形態の第1の絶縁層1に相当する。また、本実施形態の樹脂22は、絶縁材5に相当する。本実施形態のガラスクロス21のガラス繊維は、第1の実施形態の繊維4に相当する。
第2の絶縁層12は、ガラスクロス23と、樹脂24を備えている。ガラスクロス23および樹脂24の材質は、第1の絶縁層11のガラスクロス21および樹脂22とそれぞれ同様である。本実施形態の第2の絶縁層12に用いられるガラスクロス23のガラス繊維の間隔は、第1の絶縁層11のガラスクロス21の繊維の間隔と同じである。
第1の信号配線13および第2の信号配線14は、高周波の差動信号を伝送する配線として備えられている。第1の信号配線13および第2の信号配線14では、互いに逆相の信号が伝送される。第1の信号配線13および第2の信号配線14は、互いに平行になるように形成される。また、第1の信号配線13および第2の信号配線14は、信号配線の直線部分が第1の方向または第2の方向と平行になるように形成される。第1の方向と平行とは、第1の方向と信号配線の直線部分がほぼ平行とみなせることをいう。また、第2の方向と平行とは、第2の方向と信号配線の直線部分がほぼ平行とみなせることをいう。例えば、第1の方向に平行な第1の信号配線13が、第1の方向に長軸を有する複数のガラス繊維の束と交差しないような状態のとき、平行であるとみなすことができる。第1の信号配線13および第2の信号配線14の間隔は、信号配線の方向と平行な方向に長軸を有するガラス繊維の間隔の正の整数倍となるように設定される。
本実施形態の第1の信号配線13は、第1の実施形態の第1の信号配線2に相当する。また、本実施形態の第2の信号配線14は、第1の実施形態の第2の信号配線3に相当する。
第1の方向に平行な第1の信号配線13と第2の信号配線14の間隔をPdxとすると、配線間隔Pdxは、Pdx=Nx×Pg(x)を満たすように設定される。Nxは自然数である。ガラスクロスの間隔Pg(x)から算出される配線間隔Pdxの値は、製造誤差を考慮してミリメートル単位で小数点第2位以下までの精度があることが望ましい。よって、整数倍の倍率を規定するNxの値も、厳密に整数である必要はなく、ある整数からのずれが小数点第2位以下のずれ、すなわち、0.10未満のずれであれば、整数と見なすことができる。そのため、以下では、整数から0.10未満のずれであるような略整数倍の状態も含めて、整数倍と呼ぶ。
第2の方向に平行な第1の信号配線13と第2の信号配線14の間隔をPdyとすると、配線間隔Pdyは、Pdy=Ny×Pg(y)を満たすように設定される。Nyは自然数である。第1の方向と同様にガラスクロスの間隔Pg(y)から算出される配線間隔Pdyの値は、ミリメートル単位で小数点第2位以下までの精度があることが望ましい。よって、整数倍の倍率を規定するNyの値も、厳密に整数である必要はなく、ある整数からのずれが小数点第2位以下のずれ、すなわち、0.10未満のずれであれば、整数と見なすことができる。
NxとNyは異なる値でもよい。第1の方向と第2の方向の信号配線が電気的に連続した信号配線である場合には、PdxとPdyが等しくなるように設定されていることが望ましい。屈曲部の配線の間隔を等しくすることで配線が通過する部分のガラスクロスと樹脂の割合が等しくなる可能性を高く、屈曲部における信号の遅延量の差を小さくすることができる。
信号配線を、ガラス繊維の方向と平行かつガラス繊維の間隔の正の整数倍とする構成は、基板全面で適用しなくてもよい。例えば、共通の電源配線やグランド配線などのような大規模な配線や低速の信号を伝送する配線には適用しなくともよい。本実施形態の構造は、配線基板上に実装された半導体装置や電子部品の間でギガ帯域の高速信号を伝送する差動信号配線に適用すれば遅延量の抑制の効果を得ることができる。また、配線基板内で配線ピッチが狭い領域で用いることで特に大きな効果を得ることができる。信号の遅延への絶縁層の電気特性の影響は、微細配線になるほど大きくなるからである。
第1の信号配線13および第2の信号配線14の配線幅および厚みは、配線基板の設計に応じた特性インピーダンスとなるように設定されている。本実施形態の第1の信号配線13および第2の信号配線14は、銅を用いて形成されている。第1の信号配線13および第2の信号配線14は、他の金属で形成されていてもよく、また、複数の金属の合金として形成されていてもよい。
第1の電極15は、第1の信号配線13および第2の信号配線14に対して第1の絶縁層11を介して対向側に備えられている。第1の電極15は、銅を用いて形成されている。第1の電極15は、他の金属で形成されていてもよく、また、複数の金属の合金として形成されていてもよい。本実施形態の第1の電極15は、第1の信号配線13および第2の信号配線14とストリップ線路を構成している。第1の電極15には、GND電圧が印加される。本実施形態では、信号配線はストリップ線路として構成されているが、マイクロストリップ線路として構成されていてもよい。
第2の電極16は、第1の信号配線13および第2の信号配線14に対して第2の絶縁層12を介して対向側に備えられている。第2の電極16の材質は、第1の電極15と同様である。本実施形態の第2の電極16には、GND電圧が印加される。第1の電極15および第2の電極16には、電源の電圧が印加されてもよい。
第3の絶縁層17は、第1の絶縁層11と同様の構成である。
図5を参照して本実施形態の配線基板についてより詳細に説明する。図5は、図2に示した配線基板のうち、第1の絶縁層11と第2の絶縁層12に相当する部分の構造を示している。図5では、第1の絶縁層11と第2の絶縁層12の間に3組の差動信号配線25が形成されている。差動信号配線25は、第1の信号配線13および第2の信号配線14の組み合わせで形成されている。
図5の中央の2本の信号配線で形成されている差動信号配線25は、第1の絶縁層11および第2の絶縁層12のガラスクロスの間隔Pgと配線間隔Pdが等しくなるように形成されている。中央の2本の信号配線のうち左側を正信号の信号配線、右側を負信号の信号配線とする。また、正信号の信号配線と第1の絶縁層11のガラスクロス21のガラス繊維とのずれ幅をΔDpc、負信号の信号配線と第1の絶縁層11のガラス繊維とのずれ幅をΔDncとする。このとき、ΔDpc=ΔDncとなり、第1の絶縁層11のガラス繊維と正信号の信号配線の重なり幅と、第1の絶縁層11のガラス繊維と負信号の信号配線の重なり幅が等しくなる。よって、正信号と負信号が第1の絶縁層11から受ける電気特性の影響はほぼ等しい。
同様に正信号の信号配線と第2の絶縁層12のガラスクロス23のガラス繊維とのずれ幅をΔDpp、負信号の信号配線と第2の絶縁層12のガラス繊維とのずれ幅をΔDnpとする。このとき、ΔDpp=ΔDnpとなり、第2の絶縁層12のガラス繊維と正信号の信号配線の重なり幅と、第2の絶縁層12のガラス繊維と負信号の信号配線の重なり幅が等しくなる。よって、正信号と負信号が第2の絶縁層12から受ける電気特性の影響はほぼ等しい。その結果、正信号および負信号が第1の絶縁層11および第2の絶縁層12からそれぞれ受ける電気特性の影響はほぼ等しくなり、正信号と負信号の遅延量が等しくなる。
また、本実施形態の配線基板では第1の絶縁層11のガラスクロス21と第2の絶縁層12のガラスクロス23は、互いに間隔が等しく、長軸方向が平行であれば正信号の負信号の遅延量の差が等しくなる。すなわち、第1の絶縁層11のガラスクロス21のガラス繊維と第2の絶縁層12のガラスクロス23のガラス繊維の基板垂直方向から見た位置が一致していない場合でも、正信号と負信号が受ける影響は等しくなる。本実施形態の配線基板は、第1の絶縁層11と第2の絶縁層12を重ね合せる際にガラスクロスのガラス繊維の方向のみをそろえればよいため製造が容易となる。
図5の配線基板の左側の2本の信号配線で形成されている差動信号配線25は、ガラス繊維の間隔に対して、信号の配線間隔が2倍となっている。このような場合においても、第1の絶縁層11のガラス繊維と2本の信号配線のずれ量はそれぞれ等しく、2本の信号配線とガラス繊維の重なり幅もそれぞれ等しい。また、2本の信号配線は、第2の絶縁層12のガラス繊維に対しても同様に等しい重なり幅を有する。よって、正信号と負信号が第1の絶縁層11および第2の絶縁層12から受ける電気特性の影響はほぼ等しい。その結果、正信号および負信号が第1の絶縁層11および第2の絶縁層12からそれぞれ受ける電気特性の影響はほぼ等しくなり、正信号および負信号の遅延量の差が等しくなる。差動信号配線の間隔が、ガラス繊維の間隔に対して3以上の正の整数倍となった場合においても同様である。
図6は、図2および図5に示した配線基板の第1の絶縁層11と差動信号配線25の部分をより模式的に示したものである。2本の信号配線が、第1の絶縁層11のガラスクロスのガラス繊維と重なる幅はそれぞれ等しい。また、同様に2本の信号配線が、第1の絶縁層11の樹脂のみの領域と重なる幅はそれぞれ等しい。信号配線の間隔がガラスクロスのガラス繊維の間隔が正の整数倍である限り、ガラス繊維および樹脂との重なり幅が等しくなる関係は成り立つ。また、第2の絶縁層12を形成した場合において、第2の絶縁層12のガラス繊維および樹脂に対しても、2本の信号配線のガラス繊維および樹脂との重なり幅が等しくなる関係は同様に成り立つ。よって、正信号および負信号が第1の絶縁層11および第2の絶縁層12からそれぞれ受ける電気特性の影響はほぼ等しくなり、正信号および負信号の遅延量の差を抑制することができる。
正信号および負信号の遅延量の差を抑制する効果は、第1の絶縁層11のガラス繊維の位置と第2の絶縁層12のガラス繊維の水平方向の位置が互いに一致していなくとも得ることができる。すなわち、配線間隔をガラス繊維の間隔の正の整数倍とすることで、長軸方向に直交する方向へのずれ量が信号の遅延量の差に与える影響は小さい。本実施形態の配線基板では、製造時にコア材およびガラス繊維を重ねあわせる際に、ガラス繊維および信号配線の長軸方向と直交する方向へのガラス繊維のずれ量を厳密に管理しなくてよいので製造工程の複雑化を防ぐことができる。
本実施形態の配線基板の動作について説明する。本実施形態の配線基板では、高周波の正信号が第1の信号配線13の入力側の一端から信号配線に入力され、出力側まで伝送されて出力される。また、正信号と周波数が同じで位相が逆の負信号が第2の信号配線14の入力側の一端から信号配線に入力されて出力側まで伝送されて出力される。また、正信号および負信号は、第1の信号配線13、第2の信号配線14および第1の電極15で構成されるストリップ線路上を伝送される。第1の信号配線13を伝送される正信号と第2の信号配線14を伝送される負信号は差動信号として入力され、出力側に接続された半導体装置や電子装置において差動信号の処理が行われる。
本実施形態の配線基板を用いた場合における、差動信号の正信号と負信号の遅延量の差の抑制効果について説明する。図7は、差動信号配線による信号の遅延の例について位相差を用いて示した図である。図7の左側に配線基板に差動信号を入力した際の信号が示されている。また、図7の右側には出力時の信号の例が示されている。差動信号は、入力時には正信号と負信号が逆位相となるように入力される。すなわち、配線基板への入力時の正信号と負信号の位相差は180度である。配線基板上の信号配線で信号が伝搬する際に、配線基板の電気特性の影響を受けて、正信号と負信号には遅延差(スキュー)が生じる。
図7の例では、遅延差、すなわち、位相の遅延量の差が180度生じて、出力時の正信号と負信号の位相差が0度となった場合が示されている。差動信号では、逆位相とすることで信号の振幅差を大きくして出力側での信号の検出が容易になる。よって、出力側で位相がずれて、例えば、同位相となった場合には信号の振幅差が小さくなり、出力側で信号を正しく検出できない異常が生じ得る。よって、差動信号を用いる場合には信号の遅延差を出来る限り抑制する必要がある。
図8は、本実施形態の配線基板との比較のため、正信号配線をガラスクロスのガラス繊維の割合が最も多い領域に配置し、負信号配線を樹脂の割合が最も多い領域に配置した構造における信号の遅延量を示した図である。図8は、横軸を信号の周波数、縦軸を遅延時間(Group Delay)として設定して、正信号(単体(P))と負信号(単体(N))の遅延時間をそれぞれ示している。
図9は、図8同様の構造における信号の周波数ごとの挿入損失を縦軸として示したものである。正信号と負信号の位相が逆位相からずれて、振幅差が小さくなることは、挿入損失が生じる要因の1つである。図9に示すように20GHzの信号において、正信号と負信号が不平衡状態となる。すなわち、各信号の単独での挿入損失は、それぞれ−10dB程度であるのに対して、差動信号(差動)の挿入損失は−15dB程度となる。
図10は、本実施形態の配線基板における遅延時間の周波数依存性を示したグラフである。図10のグラフは、図8と同様に横軸を信号の周波数、縦軸を遅延時間として正信号と負信号の遅延時間をそれぞれ示している。図8と図10を比較すると、本実施形態の配線基板における遅延時間を示す図10の方が、正信号と負信号の遅延の差が小さい。
また、図11は、本実施形態の配線基板を伝送された差動信号の周波数ごとの挿入損失を縦軸として示したものである。図11に示すように、本実施形態の配線基板を用いた場合には、正信号および負信号と差動信号の挿入損失はほぼ等しく、20GHzで−10dB程度である。図9の例で−15dB程度であったので、本実施形態の構成の配線基板を用いることで挿入損失が低減されている。以上より、本実施形態の配線基板では、正信号と負信号の信号配線がガラスクロス上と樹脂を通る割合をそろえることで、遅延量の差が抑制され差動信号の挿入損失が低減されている。
次に本実施形態の配線基板の設計方法について説明する。図12は、本実施形態の配線基板の設計段階において、ガラスクロスおよび配線間隔を設定する際のフローの概要を示したものである。本実施形態の配線基板の設計方法は、主に以下の4つのステップにより構成される。
(ステップ1)コア材およびプリプレグ材、すなわち、第1の絶縁層11および第2の絶縁層12の構造材の選択において、共通の特性を有するガラスクロスとして、ガラスクロスの番号が一致するガラスクロスを選択する。
ガラスクロス番号が一致するガラスクロスを用いることで、第1の絶縁層11のガラスクロス21のガラス繊維の間隔と第2の絶縁層12のガラスクロス23のガラス繊維の間隔は等しくなる。すなわち、ステップ1では、第1の絶縁層11および第2の絶縁層12に適用するガラスクロスとして、ガラス繊維の間隔が同じガラスクロスの選択が行われている。
(ステップ2)選択したガラスクロスのガラスクロス密度からガラスクロスの間隔Pgを算出する。
(ステップ3)ガラスクロスの間隔Pgを基に差動信号配線の配線間隔Pdを設定する。すなわち、第1の信号配線13と第2の信号配線14の配線間隔Pdを、Pgの正の整数倍となるように設定する。ガラスクロスの一方向の間隔Pg(x)とそれと直交する方向の間隔Pg(y)が異なる場合は、配線の間隔は方向ごとに設定される。ガラスクロスの間隔Pgから算出される配線間隔Pdの値は、製造誤差を考慮してミリメートル単位で小数点第2位以下まで設定されていることが望ましい。
(ステップ4)所定のインピーダンスとなるように配線幅を決定する。所定のインピーダンスは、配線基板への要求特性に応じて、比誘電率、配線幅、配線間隔および絶縁膜厚など配線の電気特性に影響を与える特性に基づいて決定される。
以上により得られた配線間隔の設計ルールに基づいて、本実施形態の配線基板に形成する配線パターンの設計が行われる。
図13は、ガラスクロスの密度からガラスクロス間隔を計算した例を示した表である。図13の表のIPCは、IPC(Association Connecting Electronics Industries、旧名称Institute for Interconnecting and Packaging Electronics Circuits)で規定されているガラスクロスの番号を示している。第1の絶縁層11および第2の絶縁層12にガラスクロス番号が一致しているガラスクロスを選択することで、ガラスクロスのガラス繊維の間隔が同一のガラスクロスを選択することができる。
また、図13のガラスクロス密度は25mmの間に含まれているガラス繊維の本数を示している。ガラスクロス密度は平織で形成されているガラスクロスの縦方向と横方向についてそれぞれ示されている。例えば、縦は本実施形態における第1の方向、横は本実施形態における第2の方向に相当する。ガラスクロス間隔は、ガラスクロス密度からガラスクロスの間隔を算出した値を縦方向と横方向についてそれぞれ示している。
次に本実施形態の配線基板の製造方法について説明する。始めに第1の絶縁層11に第1の信号配線13および第2の信号配線14の配線パターン並びに第1の電極15が形成される。第1の信号配線13および第2の信号配線14の配線パターンの直線部分は、ガラスクロスのガラス繊維の長軸方向に沿って形成される。ガラスクロスのガラス繊維の長軸方向は、第1の絶縁層11を形成する際に所定の方向を向くように配置されている。本実施形態の配線基板は、長方形または正方形の配線基板を想定した場合にガラスクロスの第1の方向および第2の方向がそれぞれ基板の端面に対して平行な方向となるように形成されている。長方形または正方形の配線基板を想定した場合とは、基板端面に切欠き等がある場合に、切欠き部分が無いものとして基板の外形を考えた場合のことをいう。
信号配線の斜め方向への屈曲部分は、第1の信号配線13と第2の信号配線14が互いに平行な状態を保ち、間隔が直線部分と同じになるように形成される。第1の信号配線13、第2の信号配線14および第1の電極15として用いる金属層は、銅箔シートを第1の絶縁層11に表面に貼り付けることによって形成される。また、金属層は、スパッタ法によって成膜されてもよい。本実施形態は金属層として銅が用いられる。また、第1の信号配線13および第2の信号配線14の配線パターンは、金属層の成膜後にフォトリソグラフィ法で形成される。
フォトリソグラフィ法で配線パターンを形成する際には、基板上にあらかじめ形成されたアライメントマーカーを用いて、ガラス繊維の長軸方向と信号配線の方向を合わせることにより、ガラス繊維の長軸と平行な信号配線を形成することができる。信号配線を形成する際の方向合わせは、配線基板の外形を用いて行ってもよい。
第1の絶縁層11に配線パターン等が形成されると、第2の絶縁層12として用いられるプリプレグ材およびプリプレグ材を介して接続される第3の絶縁層17と重ね合わされる。第3の絶縁層17には、第1の絶縁層11と同様に配線パターンや電極が形成されている。積層されるコア材の絶縁層の数は3層以上としてもよい。また、第1の絶縁層11が1層のみ備えられた配線基板とすることもできる。
第1の絶縁層11と第2の絶縁層12のプリプレグ材の重ね合わせを行う際には、ガラスクロスの軸方向が合うように重ね合わされる。ガラスクロスの軸方向とは、ガラスクロスを構成するガラス繊維の長軸方向のことをいう。また。軸ごとに第1の絶縁層11と第2の絶縁層12のプリプレグ材を構成するガラスクロスのガラス繊維の間隔は一致している。本実施形態では、外形で合わせることによりガラスクロスの軸方向が合うように設計されている。
第1の絶縁層11、プリプレグ材である第2の絶縁層12および他の絶縁層が重ね合わされると、圧着により各層は1枚の配線基板として形成される。1枚の配線基板として形成されると、必要に応じてスルーホールおよび最外層の配線パターンの形成、基板の切断等が行われて、配線基板が完成する。完成した配線基板は、半導体装置や電子部品が実装されて高周波信号を伝送するための電子回路として用いられる。
本実施形態の配線基板では、配線基板のコア材である第1の絶縁層11上に第1の信号配線13と第2の信号配線14が差動信号配線として形成されている。第1の信号配線13と第2の信号配線14の配線の間隔は、第1の信号配線13および第2の信号配線14と長辺方向と同じ方向に長軸を有する第1の絶縁層11のガラス繊維の間隔の正の整数倍として設定されている。差動信号配線の配線間隔を絶縁層のガラス繊維の間隔の整数倍とすることで、正信号が通過する部分におけるガラス繊維と樹脂の体積比と、負信号が通過する部分におけるガラス繊維と樹脂の体積比が等しくなる。そのため、差動信号配線で伝送される正信号と負信号が、絶縁層の電気特性から受ける影響の差がほぼ等しくなる。
また、第2の絶縁層12として用いられるプリプレグ材のガラス繊維の間隔についても、第1の信号配線13と第2の信号配線14の配線の間隔が、第2の絶縁層12のガラス繊維の間隔の正の整数倍となるように設定することで同様の効果を得ることができる。そのため、差動信号配線を構成する2本の信号配線の各々が、上下の絶縁層の電気特性から受ける影響はほぼ等しい。絶縁層から受ける影響がほぼ等しくなるくことで、差動信号配線で伝送される正信号と負信号の遅延量の差を抑制することができる。差動信号配線で伝送される正信号と負信号の遅延量の差を抑制することで、本実施形態の配線基板で伝送される差動信号の挿入損失を小さくすることができる。
本実施形態の配線基板では、第1の信号配線13と第2の信号配線14の配線間隔が第1の絶縁層11と第2の絶縁層12を構成するガラス繊維の間隔の整数倍であればよいので信号配線の設置の自由度が低下を避けることができる。そのため、本実施形態の配線基板では、配線設計の自由度を確保することができる。以上より、本実施形態の配線基板では、設計の自由度を確保しつつ、差動信号配線を構成する2本の信号配線間の遅延量の差を抑制することができる。
また、本実施形態の配線基板では、第1の絶縁層11と第2の絶縁層12を構成するガラス繊維の長軸方向がほぼ平行であれば、垂直方向のガラス繊維の位置が互いに一致してなくても遅延量を抑制することができる。そのため、第1の絶縁層11と第2の絶縁層12の重ね合せが容易となる。その結果、本実施形態の配線基板は製造が容易となる。
第2の実施形態では、差動信号配線と、差動信号配線に対して絶縁層の反対側に形成されたGND電極によって構成されているストリップ線路を備える配線基板に適用する例について説明した。差動信号配線の配線間隔をガラスクロスの繊維間隔の正の整数倍とする構成は、プレナー線路に適用してもよい。すなわち、差動信号配線が、GND配線と同相あるいは異なる層に形成されたGND配線と平行に形成された配線構造に、差動配線の配線間隔をガラスクロスの繊維間隔の正の整数倍とする構成を適用することができる。
図14は、差動信号配線の配線間隔がガラスクロスの繊維間隔の整数倍のプレナー線路の構造を模式的に示したものである。図14に示すプレナー線路の配線構造を有する配線基板は、GND配線31と、差動信号配線32と、ガラスクロス33と、樹脂34と、絶縁層35を備えている。GND配線31は、図2の配線基板の第1の電極15に相当する。差動信号配線32は、図2の配線基板の第1の信号配線13および第2の信号配線14に相当する。ガラスクロス33および樹脂34は、図2の配線基板の同名称の部位と同様である。絶縁層35は図2の配線基板の第1の絶縁層11に相当する。
図14の例では、GND配線31の間に2本の差動信号配線32が形成されている。また、差動信号配線32の配線間隔Pdはガラスクロスのガラス繊維の間隔PgのN倍となるように設定されている。Nは自然数である。このような構成とすることで第2の実施形態と同様の効果を得ることができる。また、プレナー配線構造では、GND配線31が2本の差動信号配線の間にあるために差動信号配線の配線間隔Pdとガラスクロスのガラス繊維の間隔Pgを一致させることは困難である。よって、Nが2以上の整数N倍とすることの効果がマイクロストリップ線路よりも大きくなる。
図14の例では1方向の例について示したが、図14の構成は、第2の実施形態と同様に、ガラスクロス33および差動信号配線32等と直交する方向にもさらに適用することができる。また、他の絶縁層についてもガラスクロスと配線間隔に関する図14の構成を同様に適用することで遅延量の抑制効果を得ることができる。
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
この出願は、2015年1月21日に出願された日本出願特願2015−9817を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1 第1の絶縁層
2 第1の信号配線
3 第2の信号配線
4 繊維
5 絶縁材
11 第1の絶縁層
12 第2の絶縁層
13 第1の信号配線
14 第2の信号配線
15 第1の電極
16 第2の電極
17 第3の絶縁層
21 ガラスクロス
22 樹脂
23 ガラスクロス
24 樹脂
25 差動信号配線
31 GND配線
32 差動信号配線
33 ガラスクロス
34 樹脂
35 絶縁層

Claims (10)

  1. 第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維と、前記第1の方向の前記繊維の間を満たすように充てんされた絶縁材とを備える第1の絶縁層と、
    前記第1の絶縁層上に前記第1の方向と略平行に形成された第1の信号配線と、
    前記第1の信号配線と平行に、前記第1の信号配線との間隔が前記第1の間隔の略整数倍となるように形成され、前記第1の信号配線で伝送される信号の差動信号を伝送する第2の信号配線と、
    を備えることを特徴とする配線基板。
  2. 前記第1の方向と略平行な第3の方向に長軸を有し前記第1の間隔で略平行に並んだ繊維と、前記第3の方向の前記繊維の間を満たすように充てんされた第2の絶縁材とを備える第2の絶縁層をさらに備え、
    前記第1の絶縁層と前記第2の絶縁層が積層構造を形成していることを特徴とする請求項1に記載の配線基板。
  3. 前記第1の絶縁層は、前記第1の方向とは異なる第2の方向に長軸を有し第2の間隔で略平行に並んだ繊維をさらに備え、前記第1の絶縁材は、前記第2の方向の前記繊維の間をさらに充てんし、
    前記第2の絶縁層は、前記第2の方向と略平行な第4の方向に長軸を有し前記第2の間隔で略平行に並んだ繊維をさらに備え、前記第2の絶縁材は、前記第2の方向の前記繊維の間をさらに充てんしていることを特徴とする請求項2に記載の配線基板。
  4. 前記第2の方向と略平行に形成された第3の信号配線と、
    前記第3の信号配線と平行に、前記第3の信号配線との間隔が前記第2の間隔の略整数倍となるように形成され、前記第3の信号配線で伝送される信号の差動信号を伝送する第4の信号配線と、
    をさらに備えることを特徴とする請求項3に記載の配線基板。
  5. 前記第1の信号配線および前記第2の信号配線は、前記第1の絶縁層の表面上に形成され、
    前記第1の信号配線と前記第2の信号配線の間が、前記第2の絶縁層で充てんされていることを特徴とする請求項2から4いずれかに記載の配線基板。
  6. 第1の方向に長軸を有し第1の間隔で略平行に並んだ繊維と、前記第1の方向の前記繊維の間を満たすように充てんされた第1の絶縁材とを備える第1の絶縁層上に、
    前記第1の方向と略平行に形成された第1の信号配線と、
    前記第1の信号配線と平行に、前記第1の信号配線との間隔が前記第1の間隔の略整数倍となる第2の信号配線と、
    を形成することを特徴とする配線基板の製造方法。
  7. 前記第1の方向と略平行な第3の方向に長軸を有し前記第1の間隔で略平行に並んだ繊維と、前記第3の方向の前記繊維の間に充てんされた第2の絶縁材とを備える第2の絶縁層を、
    前記第1の絶縁層と積層構造となるように形成することを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記第1の信号配線および前記第2の信号配線を、前記第1の絶縁層の表面上に形成し、
    前記第1の信号配線と前記第2の信号配線の間が、前記第2の絶縁層で充てんされるように前記第2の絶縁層を形成することを特徴とする請求項7に記載の配線基板の製造方法。
  9. 第1の方向に長軸を有する繊維が第1の繊維間隔で略平行に並んだ第1のガラスクロスと、第3の方向に長軸を有する繊維が第3の繊維間隔で略平行に並んだ第2のガラスクロスを、第1の絶縁層と第2の絶縁層に用いるガラスクロスとして前記第1の繊維間隔と前記第3の繊維間隔が一致するように選択し、
    前記第1の絶縁層および前記第2の絶縁層の間に、第1の信号配線と、前記第1の信号配線で伝送される信号の差動信号を伝送する第2の信号配線を、前記第1の方向と略平行に、前記第1の信号配線と前記第2の信号配線の間隔が前記第1の繊維間隔の略整数倍となるように配置することを特徴とする配線基板の設計方法。
  10. 前記第1の絶縁層と前記第2の絶縁層に用いるガラスクロスを選択する際に、
    前記第1のガラスクロスの前記第1の方向と直交する繊維の第2の繊維間隔と、前記第2のガラスクロスの前記第3の方向と直交する繊維の第4の繊維間隔とをさらに一致させるように前記ガラスクロスを選択することを特徴とする請求項9に記載の配線基板の設計方法。
JP2016570544A 2015-01-21 2016-01-15 配線基板およびその設計方法 Expired - Fee Related JP6508219B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015009817 2015-01-21
JP2015009817 2015-01-21
PCT/JP2016/000205 WO2016117320A1 (ja) 2015-01-21 2016-01-15 配線基板およびその設計方法

Publications (2)

Publication Number Publication Date
JPWO2016117320A1 true JPWO2016117320A1 (ja) 2017-10-05
JP6508219B2 JP6508219B2 (ja) 2019-05-08

Family

ID=56416874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016570544A Expired - Fee Related JP6508219B2 (ja) 2015-01-21 2016-01-15 配線基板およびその設計方法

Country Status (4)

Country Link
US (1) US20180014402A1 (ja)
JP (1) JP6508219B2 (ja)
CN (1) CN107211546B (ja)
WO (1) WO2016117320A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315878A (zh) 2017-06-29 2017-11-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法
CN108254625A (zh) * 2017-12-29 2018-07-06 生益电子股份有限公司 一种插入损耗测试条
WO2020067320A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 樹脂多層基板
WO2021039299A1 (ja) * 2019-08-26 2021-03-04 三菱電機株式会社 両面金属張積層板、プリント配線板、プリント配線装置
JP7423294B2 (ja) * 2019-12-12 2024-01-29 キヤノン株式会社 配線基板および電子機器

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221558A (ja) * 2002-12-24 2004-08-05 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US20040181764A1 (en) * 2003-03-11 2004-09-16 Brist Gary A. Conductor trace design to reduce common mode cross-talk and timing skew
JP2006100699A (ja) * 2004-09-30 2006-04-13 Toshiba Corp プリント配線板、情報処理装置、及びプリント配線板の製造方法
US20060254811A1 (en) * 2005-05-13 2006-11-16 Tunde Kirstein Circuit board and method for its production
JP2008171834A (ja) * 2007-01-05 2008-07-24 Hitachi Ltd ガラスクロス配線基板
JP2009073946A (ja) * 2007-09-21 2009-04-09 Hitachi Ltd 絶縁基材、配線基板及び多層基板
JP2009164174A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd プリント配線板およびプリント基板ユニット
JP2009164416A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd プリント配線板およびプリント基板ユニット
US20090188699A1 (en) * 2008-01-24 2009-07-30 Hon Hai Precision Industry Co., Ltd. Printed circuit board
JP2009259879A (ja) * 2008-04-14 2009-11-05 Hitachi Ltd 配線基板および多層配線基板
JP2010118523A (ja) * 2008-11-13 2010-05-27 Panasonic Corp 多層配線基板
JP2011082271A (ja) * 2009-10-05 2011-04-21 Fujitsu Ltd 配線基板の製造方法及び配線基板の設計方法
JP2011210839A (ja) * 2010-03-29 2011-10-20 Fujitsu Ltd プリント基板製造方法およびプリント基板
US20110272186A1 (en) * 2010-05-06 2011-11-10 Oracle International Corporation Printed circuit board with low propagation skew between signal traces
JP2012004351A (ja) * 2010-06-17 2012-01-05 Fujitsu Ltd 配線基板
JP2012004507A (ja) * 2010-06-21 2012-01-05 Fujitsu Ltd 配線基板及びその製造方法
JP2012009730A (ja) * 2010-06-28 2012-01-12 Kyocera Corp 配線基板及びその実装構造体
WO2013012053A1 (ja) * 2011-07-20 2013-01-24 パナソニック株式会社 プリント配線板
JP2013200850A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 設計支援プログラム、設計支援方法、設計支援装置および製造方法
JP2014090027A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 回路基板、回路基板の製造方法、電子装置及びガラスクロス
JP2014130860A (ja) * 2012-12-28 2014-07-10 Fujitsu Ltd 多層回路基板及び電子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507058B (zh) * 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221558A (ja) * 2002-12-24 2004-08-05 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US20040181764A1 (en) * 2003-03-11 2004-09-16 Brist Gary A. Conductor trace design to reduce common mode cross-talk and timing skew
JP2006100699A (ja) * 2004-09-30 2006-04-13 Toshiba Corp プリント配線板、情報処理装置、及びプリント配線板の製造方法
US20060254811A1 (en) * 2005-05-13 2006-11-16 Tunde Kirstein Circuit board and method for its production
JP2008171834A (ja) * 2007-01-05 2008-07-24 Hitachi Ltd ガラスクロス配線基板
JP2009073946A (ja) * 2007-09-21 2009-04-09 Hitachi Ltd 絶縁基材、配線基板及び多層基板
JP2009164174A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd プリント配線板およびプリント基板ユニット
JP2009164416A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd プリント配線板およびプリント基板ユニット
US20090188699A1 (en) * 2008-01-24 2009-07-30 Hon Hai Precision Industry Co., Ltd. Printed circuit board
JP2009259879A (ja) * 2008-04-14 2009-11-05 Hitachi Ltd 配線基板および多層配線基板
JP2010118523A (ja) * 2008-11-13 2010-05-27 Panasonic Corp 多層配線基板
JP2011082271A (ja) * 2009-10-05 2011-04-21 Fujitsu Ltd 配線基板の製造方法及び配線基板の設計方法
JP2011210839A (ja) * 2010-03-29 2011-10-20 Fujitsu Ltd プリント基板製造方法およびプリント基板
US20110272186A1 (en) * 2010-05-06 2011-11-10 Oracle International Corporation Printed circuit board with low propagation skew between signal traces
JP2012004351A (ja) * 2010-06-17 2012-01-05 Fujitsu Ltd 配線基板
JP2012004507A (ja) * 2010-06-21 2012-01-05 Fujitsu Ltd 配線基板及びその製造方法
JP2012009730A (ja) * 2010-06-28 2012-01-12 Kyocera Corp 配線基板及びその実装構造体
WO2013012053A1 (ja) * 2011-07-20 2013-01-24 パナソニック株式会社 プリント配線板
JP2013200850A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 設計支援プログラム、設計支援方法、設計支援装置および製造方法
JP2014090027A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 回路基板、回路基板の製造方法、電子装置及びガラスクロス
JP2014130860A (ja) * 2012-12-28 2014-07-10 Fujitsu Ltd 多層回路基板及び電子装置

Also Published As

Publication number Publication date
JP6508219B2 (ja) 2019-05-08
US20180014402A1 (en) 2018-01-11
CN107211546B (zh) 2020-03-03
WO2016117320A1 (ja) 2016-07-28
CN107211546A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6508219B2 (ja) 配線基板およびその設計方法
EP2785155B1 (en) Circuit board and electronic device
JP6031943B2 (ja) 回路基板、回路基板の製造方法、電子装置及びガラスクロス
JP2009259879A (ja) 配線基板および多層配線基板
JP2009073946A (ja) 絶縁基材、配線基板及び多層基板
JP6205721B2 (ja) 多層回路基板及び電子装置
JP6493557B2 (ja) 回路基板及び電子装置
US9668362B2 (en) Multilayer printed circuit board and method of manufacturing the same
KR102149793B1 (ko) 인쇄회로기판 및 인쇄회로기판의 휨 제어방법
CN219979788U (zh) 多层基板和电子设备
JP4964090B2 (ja) 差動信号伝送用配線基板
KR101843381B1 (ko) 배선 기판
JP6565474B2 (ja) 配線基板、電子機器および配線基板の製造方法
JP6613991B2 (ja) 配線基板の製造方法
CN113545172B (zh) 用于通过电子部件路由电信号的技术以及相关方法
WO2018159654A1 (ja) 配線基板およびその製造方法
JP5375235B2 (ja) 回路基板
JP6582665B2 (ja) 多層配線構造、多層配線基板及び多層配線構造の製造方法
JP2023111364A (ja) 伝送構造体および伝送構造体を備える配線基板
JP2014038971A (ja) 配線基板
JP5575730B2 (ja) 半導体装置用多層配線基板
CN116528461A (zh) 一种印制电路板及其制备方法、电路板模组
JP2017168604A (ja) 集合基板
JP2018056313A (ja) 印刷配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees