WO2018159654A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2018159654A1
WO2018159654A1 PCT/JP2018/007422 JP2018007422W WO2018159654A1 WO 2018159654 A1 WO2018159654 A1 WO 2018159654A1 JP 2018007422 W JP2018007422 W JP 2018007422W WO 2018159654 A1 WO2018159654 A1 WO 2018159654A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
hole
wiring board
insulating layer
signal
Prior art date
Application number
PCT/JP2018/007422
Other languages
English (en)
French (fr)
Inventor
和弘 柏倉
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to CN201880013950.4A priority Critical patent/CN110326369A/zh
Priority to JP2019503045A priority patent/JPWO2018159654A1/ja
Priority to US16/484,159 priority patent/US20190357350A1/en
Publication of WO2018159654A1 publication Critical patent/WO2018159654A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0248Skew reduction or using delay lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias

Abstract

ガラスクロスを有する配線基板において、差動信号配線で伝送される信号間の遅延時間差を低減するために、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有する繊維と、前記繊維を内包する層状の絶縁材と、を有する絶縁層と、前記2つの並進ベクトル各々の略整数倍の和であり前記平面形状上に始点を有するベクトルの始終点に形成されているスルーホールと、を有する配線基板とする。

Description

配線基板およびその製造方法
 本発明は、高周波信号を伝送する配線基板に関するものであり、特に高周波帯の差動信号を伝送する配線基板に関する。
 情報通信社会の発展とともにデータ通信や信号処理が大容量で高速に行われるようになり、伝送される信号の高速化が進んでいる。信号の高速化とともに、配線基板上で伝送される際の信号の損失や遅延の影響が無視できなくなっている。そのため、大容量のデータを高速に処理する電子装置の信号配線は、要求特性を満たす配線幅や配線長で設計される必要がある。
 信号の伝搬速度が10Gbps(Giga bit per second)を超えて28Gbpsや56Gbpsなどへと高速化が進むのに伴って、配線基板における信号配線では、差動信号配線が主流となっている。差動信号は、2本の信号配線で位相が逆の信号として伝送される。しかしながら、信号配線や絶縁層の電気特性の影響などにより、位相が逆の2つの信号間に遅延時間の差が生じ、出力側で逆位相の状態からのずれが生じる。そのため、出力側の半導体装置等が正しく信号を検出することができない場合が生じる。すなわち、差動信号を伝送する配線基板において出力側で差動信号が正しく処理されるためには、位相が逆の2つの信号の遅延時間の差が十分に抑制されている必要がある。
 配線基板上での信号の損失や遅延を抑制するために、配線基板を形成する絶縁材料の低誘電率化等が行われている。これは遅延時間τが、τ=√ε/CO(εは比誘電率、COは光速)の関係にあるためである。一方で、プリント基板などの配線基板では、基板の機械的強度の維持のための構造材としてガラスクロスが用いられることがある。ガラスクロスのガラス繊維は低誘電率化されている絶縁材料に比べて比誘電率が高い。
 プリント基板に用いられるガラスクロスは、複数のガラス繊維の束が縦方向と横方向に平織されたものである。縦方向および横方向にそれぞれ並んだガラス繊維束の間には間隔が生じている。そのため、プリント基板上に形成された信号配線で伝送される信号は、ガラスクロスの存在する部分と絶縁材料である樹脂のみの部分とを通過する。ガラスクロスのガラス繊維と樹脂とでは比誘電率が異なるため、ガラス繊維の部分を通過するときと、樹脂のみの部分を通過するときでは、信号の遅延量や損失量に差が生じ得る。そのため、それぞれ異なる部分を通る2つの差動信号配線で伝送される信号間の遅延時間には差が生じることとなる。
 特許文献1と特許文献2には、2つの差動信号配線で伝送される信号間の遅延時間の差を抑制する技術が開示されている。特許文献1によれば、ガラス繊維束の間隔に対して、信号配線幅を75パーセント乃至95パーセントとすることによって、差動信号配線間の遅延時間の差を抑制することができるとしている。また、特許文献2によれば、差動信号配線の間隔をガラス繊維束の間隔の整数倍とすることによって、差動信号配線間の遅延時間の差を抑制することができるとしている。
特開2014-130860号公報 国際公開第2016/117320号
 信号の伝搬速度が50Gbpsを超え、また、通信回線とのインタフェースを構成する光モジュールとLSI(Large Scale Integrated circuit)などの半導体装置とを実装する配線基板では、スルーホールを用いた多層配線化が必須となっている。
 しかしながら、特許文献1および特許文献2は、ガラスクロスを有する配線基板で、差動信号配線で伝送される信号間の遅延時間差を抑制するために、配線の幅や間隔といった配線に関する解決策を開示している一方で、スルーホールに関する解決策を開示していない。配線がスルーホールを介する場合、スルーホールにおいても信号の遅延が生じる。よって、差動信号配線がスルーホールを介している場合、伝送される信号間の遅延時間には差が生じることとなる。
 本発明は、上記の課題に鑑みてなされたものであり、その目的は、ガラスクロスを有する配線基板において、差動信号配線で伝送される信号間の遅延時間差を低減することができるスルーホールを有する配線基板を提供することにある。
 本発明の配線基板は、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有する繊維と、繊維を内包する層状の絶縁材と、を有する絶縁層と、2つの並進ベクトル各々の略整数倍の和であり平面形状上に始点を有するベクトルの始終点に形成されているスルーホールと、を有する。
 本発明の配線基板の製造方法は、絶縁層を、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有して繊維を配置し、繊維を層状の絶縁材で内包して、形成し、スルーホールを、2つの並進ベクトル各々の略整数倍の和であり平面形状上に始点を有するベクトルの始終点に形成する。
 本発明によれば、ガラスクロスを有する配線基板において、差動信号配線で伝送される信号間の遅延時間差を低減することができるスルーホールを有する配線基板を提供することができる。
本発明の第1の実施形態の配線基板の構成を示す図である。 本発明の第2の実施形態の配線基板の構成を示す図である。 本発明の第2の実施形態の配線基板の構成による効果を説明するための図である。 本発明の第2の実施形態の配線基板のスルーホールの差動信号における挿入損失を計算するための構成を示す図である。 本発明の第2の実施形態の配線基板のスルーホールの差動信号における挿入損失を計算した結果を示す図である。 ガラス繊維束の密度の規格値からガラス繊維束の間隔を算出した結果を示す図である。 本発明の第2の実施形態の変形例の配線基板の構成を示す図である。
 以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
 (第1の実施形態)
 図1は、本発明の第1の実施形態の配線基板の構成を示す図である。図1は、本実施形態の配線基板1の平面図およびZ-Z’断面図を示している。配線基板1は、線形独立な所定の2つの並進ベクトル10a、10bについて並進対称である平面形状を有する繊維11と、繊維11を内包する層状の絶縁材12と、を有する絶縁層13を有する。さらに、2つの並進ベクトル10a、10b各々の略整数倍の和であり平面形状上に始点を有するベクトル10の始終点に形成されているスルーホール14、15を有する。
 配線基板1によれば、スルーホール14とスルーホール15の各々に対して繊維11と絶縁材12の誘電率が及ぼす影響を同等にすることができる。その結果、スルーホール14とスルーホール15の各々に伝送される信号の遅延時間を同等にすることができ、両者の差を低減することができる。よって、スルーホール14とスルーホール15が差動信号配線に接続されている場合、差動信号配線で伝送される信号間の遅延時間差を低減することができる。
 以上のように本実施形態によれば、ガラスクロスを有する配線基板において、差動信号配線で伝送される信号間の遅延時間差を低減することができるスルーホールを有する配線基板を提供することができる。
 (第2の実施形態)
 図2は、本発明の第2の実施形態の配線基板の構成を示す図である。本実施形態の配線基板2は、複数の絶縁層23と、絶縁層23間に設けられた配線(第1~第4の配線)と、絶縁層23を跨いで設けられた配線を接続するスルーホール(第1と第2のスルーホール)と、を有する多層配線基板である。
 絶縁層23の各々は、ガラスクロス21と絶縁材22とを有する。図2では、B-B’断面図やC-C’断面図に示すように、絶縁層23を4層設けているがこれには限定されない。絶縁層23の数は任意とすることができる。
 ガラスクロス21は、絶縁層23の機械的強度を増すための構造材として機能する。ガラスクロス21は、A-A’平面図に示すように、ガラス繊維21aの束とガラス繊維21bの束が、互いの方向が垂直になるように平織で織り込まれたものである。ここで、ガラス繊維21a、21bの方向とは、ガラス繊維21a、21bの長軸に平行な方向をいう。本実施形態では、A-A’平面図に示すように、互いに垂直となる2つの方向を各々、第1の方向、第2の方向と呼ぶこととし、第1の方向のガラス繊維をガラス繊維21a、第2の方向のガラス繊維をガラス繊維21bとする。
 なお、ガラス繊維21aの束とガラス繊維21bの束は互いに略垂直であればよい。ここで略垂直とは、製造時の誤差やばらつきによる垂直からのずれを許容した垂直である状態をいう。
 ガラスクロス21では、第1の方向を長軸とするガラス繊維21aの束が、幅や厚みなどの形状を同じくして、平面視で略平行に略等間隔で並んでいる。ガラス繊維21aの束の間隔とは、複数本で1つの束を形成しているガラス繊維21aの束の中心間の距離をいう。本実施形態では、第1の方向の長軸を有するガラス繊維21aの束の間隔をPgxとする。
 また、ここで略平行とは、同じ方向のガラス繊維の束が、束同士で互いに交差することなく長軸方向を合わせて並んでいる状態をいう。ここでは平行であることがより望ましい。また、略等間隔とは、製造時の誤差やばらつきによる等間隔からのずれを許容した等間隔である状態をいう。
 ガラスクロス21ではまた、第1の方向に垂直な第2の方向を長軸とするガラス繊維21bの束が、幅や厚みなどの形状を同じくして、平面視で略平行に略等間隔で並んでいる。本実施形態では、第2の方向の長軸を有するガラス繊維21bの束の間隔をPgyとする。
 絶縁材22は、ガラスクロス21を構成するガラス繊維21a、21bの間を充填し、ガラスクロス21を内包して層状に形成されている。絶縁材22には、樹脂を用いることができ、例えば、エポキシ樹脂を用いることができる。
 複数の絶縁層23が各々有するガラスクロス21の各々は、絶縁層23間で等しいPgxとPgyを有する。また、絶縁層23は、ガラスクロス21のガラス繊維21aの束とガラス繊維21bの束が、絶縁層23間で、平面視で重なるようにして積層されるが、これには限定されない。絶縁層23は、ガラスクロス21の第1の方向、第2の方向が一致していれば、ガラス繊維21aの束とガラス繊維21bの束が、絶縁層23間で、平面視でずれた状態で積層されていてもよい。
 また、ガラスクロス21は、配線基板2が必要とする機械的強度に応じて、ひとつまたは複数の絶縁層23から除かれていてもよく、また、全ての絶縁層23に設けられていてもよい。
 本実施形態の絶縁層23は、第1の実施形態の絶縁層13に相当する。また、本実施形態のガラスクロス21を構成するガラス繊維21aおよびガラス繊維21bの束は、第1の実施形態の繊維11に相当する。また、本実施形態の絶縁材22は、第1の実施形態の絶縁材12に相当する。また、後述する本実施形態の第1のスルーホール24と第2のスルーホール25は、各々、第1の実施形態のスルーホール14とスルーホール15に相当する。
 第1のスルーホール24と第2のスルーホール25は、絶縁層23の厚さ方向に設けられた穴の内壁に銅などの導電体が形成された構造を有する。また、前記穴に導電体が充填されていてもよい。第1のスルーホール24および第2のスルーホール25は、各々別の絶縁層23上に設けられている第1の配線26と第3の配線28、および第2の配線27と第4の配線29を、各々、電気的に接続することができる。
 第1のスルーホール24および第2のスルーホール25の内径や内壁に形成される導電体の厚み、また、第1の配線26および第2の配線27や、第3の配線28および第4の配線29の幅や厚みは、配線基板の設計に応じた特性インピーダンスとなるように設定される。これらのスルーホールや配線は、銅を用いて形成される。また、銅には限定されず、AlやWやAuなど他の金属で形成されてもよく、また、複数の金属の合金で形成されてもよい。
 第1のスルーホール24および第2のスルーホール25は、第2の方向に沿ってガラス繊維21aの束の間隔Pgxの正の整数倍の間隔を有して設けられる。または、第1の方向に沿ってガラス繊維21bの束の間隔Pgyの正の整数倍の間隔を有して設けられる。図2では、第2の方向に沿って設けられる場合を示している。第1のスルーホール24と第2のスルーホール25の間隔とは、第1のスルーホール24と第2のスルーホール25の、各々の中心間の距離をいう。
 第1の配線26および第2の配線27は、互いに平行になるように設けられる。第1の配線26は第1のスルーホール24に接続し、第2の配線27は第2のスルーホール25に接続する。A-A’平面図のように、第1の配線26および第2の配線27の長軸は、第1の方向に平行になるように設けられるが、これには限定されない。第1の配線26および第2の配線27の長軸は、互いに平行であれば、第1の方向から傾いていてもよい。
 第3の配線28および第4の配線29は、第1の配線26および第2の配線27とは別の絶縁層23上で、互いに平行になるように設けられる。第3の配線28は第1のスルーホール24に接続し、第4の配線29は第2のスルーホール25に接続する。A-A’平面図のように、第3の配線28および第4の配線29の長軸は、第1の方向に平行になるように設けられるが、これには限定されない。第3の配線28および第4の配線29の長軸は、互いに平行であれば、第1の方向から傾いていてもよい。
 以上の接続により、第1の配線26と第1のスルーホール24と第3の配線28の組と、第2の配線27と第2のスルーホール25と第4の配線29の組とによって、異なる絶縁層23間にわたっての差動信号の伝送が可能となる。すなわち、第1の配線26と第1のスルーホール24と第3の配線28の組が差動信号の内の正信号を伝送するならば、第2の配線27と第2のスルーホール25と第4の配線29の組が差動信号の内の負信号を伝送することができる。
 図3は、本実施形態の配線基板2の構成による効果を説明するための図である。図3では、第1のスルーホール24と第2のスルーホール25が、第2の方向に沿ってPgxの正の整数倍の間隔を有して設けられている。これにより、ガラス繊維21aの束とスルーホールとのずれが、第1のスルーホール24と第2のスルーホール25とで同等になる。その結果、信号の遅延への絶縁層23の電気特性の影響は、第1のスルーホール24と第2のスルーホール25とで同等になり、遅延時間の差が低減され、差動信号の挿入損失が低減される。なお、第1のスルーホール24と第2のスルーホール25が第1の方向に沿う場合も同様である。
 第1のスルーホール24と第2のスルーホール25が、第2の方向に沿ってPgxの正の整数倍の間隔を有して設けられていることによって、差動信号が伝送する第1の配線26と第2の配線27と、ガラス繊維21aの束との位置関係が同等になる。その結果、信号の遅延への絶縁層23の電気特性の影響は、第1の配線26と第2の配線27とで同等になり、遅延時間の差が低減され、差動信号の挿入損失が低減される。なお、第1のスルーホール24と第2のスルーホール25が第1の方向に沿う場合も同様である。
 また、第1のスルーホール24と第2のスルーホール25が、第2の方向に沿ってPgxの正の整数倍の間隔を有して設けられていることによって、差動信号が伝送する第3の配線28と第4の配線29と、ガラス繊維21aの束との位置関係が同等になる。その結果、信号の遅延への絶縁層23の電気特性の影響は、第3の配線28と第4の配線29とで同等になり、遅延時間の差が低減され、差動信号の挿入損失が低減される。なお、第1のスルーホール24と第2のスルーホール25が第1の方向に沿う場合も同様である。
 第2の方向に沿う第1のスルーホール24と第2のスルーホール25の間隔をPdxとすると、スルーホール間隔Pdxは、Pdx=Nx×Pgxを満たすように設定される。Nxは正の整数である。ガラス繊維21aの束の間隔Pgxから算出されるスルーホール間隔Pdxの値は、製造誤差を考慮してミリメートル単位で小数点第2位以下までの精度があることが望ましい。よって、整数倍の倍率を規定するNxの値も、厳密に整数である必要はなく小数点第2位以下の整数からのずれであれば、整数と見なすことができる。そのため、本実施形態では小数点第2位以下の整数からのずれであるような略整数倍の状態も含めて、整数倍と呼ぶ。なお、第1のスルーホール24と第2のスルーホール25が第1の方向に沿う場合も同様である。
 なお、絶縁層23が複数積層されている場合、各々の絶縁層23が有するガラスクロス21のPgxとPgyとが各々同等であれば、ガラスクロス21の第1の方向の長軸を有するガラス繊維21aの束と第2の方向の長軸を有するガラス繊維21bの束が、平面視でずれた状態で積層されていてもよい。このような積層状態であっても、各絶縁層23におけるガラスクロス21とスルーホールとの位置関係は、第1のスルーホール24と第2のスルーホール25とで同等になる。その結果、信号の遅延への各絶縁層23の電気特性の影響は、第1のスルーホール24と第2のスルーホール25とで同等になり、遅延時間差が低減され、差動信号の挿入損失が低減される。
 また、絶縁層23間でのガラスクロス21の位置がずれていてもよいことから、高精度な位置合わせの必要がなくなることで、製造コストの低減が可能である。
 なお、ガラス繊維21aの束とガラス繊維21bの束は、必ずしも垂直でなくてもよい。ガラス繊維21aの束とガラス繊維21bの束が垂直から傾いていても、第1のスルーホール24と第2のスルーホール25が、ガラス繊維21aの垂直方向に沿ってPgxの正の整数倍の間隔を有して設けられる。これにより、ガラスクロス21とスルーホールとの位置関係は、第1のスルーホール24と第2のスルーホール25とで同等になる。
 次に、本実施形態の配線基板2の製造方法を説明する。
 まず、ガラスクロス21と、ガラスクロス21の間を満たしガラスクロス21を覆うように充填された絶縁材22と、を有する絶縁層23を形成する。ガラスクロス21は、第1の方向に長軸を有し第1の方向に略垂直な第2の方向にPgxの間隔で平面視で略平行に並ぶガラス繊維21a束と、第2の方向に長軸を有し第1の方向にPgyの間隔で平面視で略平行に並ぶガラス繊維21b束とを、平織で織り込む。
 次に、複数の絶縁層23を、各絶縁層23のガラスクロス21の第1の方向と第2の方向を揃えて積層する。
 このとき、さらに、ひとつの絶縁層23の面に第1の配線26と第2の配線27を略平行に形成し、さらに別の絶縁層23の面に第3の配線28と第4の配線29を略平行に形成して、各絶縁層23を積層する。第1の配線26と第3の配線28は後述する第1のスルーホール24に接続するように、第2の配線27と第4の配線29は後述する第2のスルーホール25に接続するように、形成する。
 次に、積層された絶縁層23に跨って、第1の配線26と第3の配線28に接続する第1のスルーホール24と、第2の配線27と第4の配線29に接続する第2のスルーホール25を形成する。このとき、第1のスルーホール24と第2のスルーホール25を、第2の方向にPgxの正の略整数倍となる間隔を有して設ける。もしくは、第1のスルーホール24と第2のスルーホール25を、第1の方向にPgyの正の略整数倍となる間隔を有して設ける。
 以上の配線基板2の製造方法においては、スルーホールや配線を形成する際に、ガラスクロスの位置を確認できなくてもよい。ガラスクロス21は、絶縁材22に覆われており、表面からは確認できない状態にある。一方、ガラスクロス21の第1の方向と第2の方向は、絶縁層23の表面に表示するなどの方法で、確認することが可能である。本製造方法では、ガラスクロスの位置が確認できなくても、スルーホールを、第2の方向にPgxの正の略整数倍となる間隔を有して設ける、もしくは、第1の方向にPgyの正の略整数倍となる間隔を有して設けることができる。
 以上のようにして製造された配線基板2によれば、第1のスルーホール24と第1の配線26と第3の配線28の組と、第2のスルーホール25と第2の配線27と第4の配線29の組とで、差動信号を伝送する際に遅延時間差を低減することができる。
 図4は、本実施形態の配線基板のスルーホールでの差動信号における挿入損失を解析するための構成を示す図である。解析に用いた配線基板は、5層の導電層(銅箔)を有し、第1層と第3層と第5層をグランド(GND)層、第2層と第4層を信号配線層とした。絶縁層は、樹脂とガラスクロスからなる絶縁層と、樹脂のみからなる絶縁層とが交互に積層された構造とした。
 樹脂とガラスクロスからなる絶縁層において、ガラスクロスのガラス繊維束の間隔は0.5mmとした。また、樹脂部の幅はガラス繊維束の間隔の40%とした。さらに、ガラスクロスの厚さd1と樹脂部の厚さd2は、d1=2×d2とした。信号配線は幅80μmとし、差動信号の正信号側の信号配線と負信号側の信号配線の間隔は0.5mmとした。
 スルーホールとしては、第2層と第4層の信号配線を接続する信号スルーホールと、GNDを接続するGNDスルーホールを設けた。GNDスルーホールは、信号スルーホールの特性インピーダンスを調整するために設けられた。双方のGNDスルーホールは、双方の信号スルーホールから信号スルーホール間の間隔と同じ間隔を有して、信号スルーホールの並びの延長線上に配置された。
 信号スルーホールの間隔は1mmとし、ガラス繊維束の間隔の0.5mmの2倍とした。また、双方のGNDスルーホールは双方の信号スルーホールから1mmの間隔を有して設けられた。
 以上の本実施形態の構成との比較例として、ガラスクロスのガラス繊維束の間隔を0.75mmとすることで、信号スルーホールの間隔をガラス繊維束の間隔の1.33倍とした構成を設けた。
 図5は、図4の配線基板の信号スルーホールでの差動信号の挿入損失を計算した結果を示す図である。すなわち図5は、左右の信号スルーホールに差動信号の正信号と負信号をそれぞれ入力し、信号スルーホールから出力された正信号と負信号のそれぞれの遅延時間から、差動信号の挿入損失を求めた結果を示している。
 本実施形態に相当する、信号スルーホールの間隔がガラス繊維束の間隔の2倍の場合、挿入損失は周波数に対して滑らかに減衰する特性を有している。これに対して、本実施形態に相当しない、信号スルーホールの間隔がガラス繊維束の間隔の1.33倍の場合、挿入損失は周波数に対して大きく変動しながら減衰し、特に30GHz付近や45GHz付近では損失が増大し、伝送特性の劣化が顕著である。
 以上の図5の結果は、信号スルーホールの間隔とガラス繊維束の間隔の関係性に起因している。信号スルーホールの間隔がガラス繊維束の間隔の正の整数倍である本実施形態の場合、ガラス繊維束と信号スルーホールとの位置関係が、双方の信号スルーホールで同等になる。その結果、信号の遅延への絶縁層の電気特性の影響が双方の信号スルーホールで同等になり、遅延時間差が低減し、差動信号の挿入損失が低減する。
 それに対して、信号スルーホールの間隔がガラス繊維束の間隔の正の整数倍でない場合、ガラス繊維束と信号スルーホールとの位置関係が、双方の信号スルーホールで異なる。その結果、信号の遅延への絶縁層の電気特性の影響が双方の信号スルーホールで異なり、遅延時間差が増大し、差動信号の挿入損失が増大する。
 なお、信号スルーホールの間隔がガラス繊維束の間隔の正の整数倍でない場合でも、信号スルーホールのガラスクロスに対する設置位置を特定することで、ガラスクロスと信号スルーホールとの位置関係を、双方の信号スルーホールで同等にすることができる。しかしながら、配線基板の製造時には、前述のように、スルーホールや配線を形成する際に、ガラスクロスの位置を確認できない状態にある。このため、信号スルーホールのガラスクロスに対する設置位置を特定することができないことから、実際の製造は不可能である。
 なお、ガラスクロスのガラス繊維束の間隔は、配線基板のガラス繊維束の密度の規格値から取得することができる。図6は、ガラス繊維束の密度の規格値から、ガラス繊維束の間隔を算出した結果を示す図である。ガラス繊維束の密度の規格は、IPC(Association Connecting Electronics Industries、旧名称Institute for Interconnecting and Packaging Electronics Circuits)で規定されており、図6のIPC#はそれぞれ規格を示す。
 ガラス繊維束の密度は、IPC#ごとに平織で形成されているガラスクロスの縦方向と横方向についてそれぞれ示されている。例えば、縦は本実施形態の第1の方向、横は第2の方向に相当する。ガラス繊維束の間隔は、ガラス繊維束の密度から算出した縦方向と横方向の値である。前述の図4および図5の挿入損失の解析ではガラス繊維束の間隔を0.5mmと設定したが、図6の値の範囲内であることから、妥当な設定であるといえる。
 図7は、本実施形態の変形例の配線基板の構成を示す図である。配線基板2’の絶縁層23’を構成するガラスクロス21’と絶縁材22’は、配線基板2の絶縁層23を構成するガラスクロス21と絶縁材22と同じである。
 配線基板2’では、第1のスルーホール24’と第2のスルーホール25’の間隔が、第2の方向の成分(Pdx)が、ガラス繊維束の間隔(Pgx)の正の整数倍、第1の方向の成分(Pdy)が、ガラス繊維束の間隔(Pgy)の正の整数倍を有する。すなわち、第1のスルーホール24’と第2のスルーホール25’の間隔Pd=√(Pdx+Pdy)は、
Pdx=M×Pgx(Mは正の整数)
Pdy=N×Pgy(Nは正の整数)
を満たす。
 第1の配線26’と第2の配線27’は互いに平行になるように設けられる。第1の配線26’は第1のスルーホール24’に接続し、第2の配線27’は第2のスルーホール25’に接続する。
 以上の接続により、第1の配線26’と第1のスルーホール24’の組と、第2の配線27’と第2のスルーホール25’の組とによって、異なる絶縁層23間にわたっての差動信号の伝送が可能となる。すなわち、第1の配線26’と第1のスルーホール24’の組が差動信号の内の正信号を伝送し、第2の配線27’と第2のスルーホール25’の組が差動信号の内の負信号を伝送することができる。なお、図7では、図2の第3の配線28と第4の配線29に相当する配線は省略されている。
 第1のスルーホール24’と第2のスルーホール25’が前記のPdxおよびPdyを満足して設けられることにより、ガラスクロス21’とスルーホールとの位置関係が、第1のスルーホール24’と第2のスルーホール25’とで同等になる。その結果、信号の遅延への絶縁層23’の電気特性の影響は、第1のスルーホール24’と第2のスルーホール25’とで同等になり、両者の遅延時間差が低減し、差動信号の挿入損失が低減する。
 第1のスルーホール24’と第2のスルーホール25’が前記のPdxおよびPdyを満足して設けられることにより、差動信号が伝送する第1の配線26’と第2の配線27’の、ガラスクロス21’との位置関係が同等になる。その結果、信号の遅延への絶縁層23’の電気特性の影響は、第1の配線26’と第2の配線27’とで同等になり、両者の遅延時間差が低減し、差動信号の挿入損失が低減する。なお、図7では省略されている図2の第3の配線28と第4の配線29に相当する配線についても同様である。
 なお、本実施形態の配線基板2および配線基板2’では、ガラスクロス21、21’を構成するガラス繊維が直線である場合を図示して説明してきたが、これには限定されない。ガラスクロスが線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有していれば、ガラス繊維は曲線であってもよい。
 また、ガラスクロスは、縦横のガラス繊維が垂直である場合を図示して説明してきたが、これには限定されない。ガラスクロスが線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有していれば、縦横のガラス繊維が垂直でなくてもよい。
 また、ガラスクロスが縦横のガラス繊維を平織した構造である場合を図示して説明してきたが、これには限定されない。ガラスクロスは、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有していれば、縦横のガラス繊維を平織した構造でなくてもよい。
 以上のように、本実施形態の配線基板によれば、第1のスルーホールと第2のスルーホールの各々に対して、絶縁層の誘電率などの電気特性が及ぼす影響を同等にすることができる。その結果、第1のスルーホールと第2のスルーホールの各々に伝送される信号の遅延時間を同等にすることができ、両者の差を低減することができる。よって、第1のスルーホールと第2のスルーホールが差動信号配線に接続されている場合、差動信号配線で伝送される信号間の遅延時間差を低減することができる。
 以上のように本実施形態によれば、ガラスクロスを有する配線基板において、差動信号配線で伝送される信号間の遅延時間差を低減することができるスルーホールを有する配線基板を提供することができる。
 本発明は上記実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
 また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)
 線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有する繊維と、前記繊維を内包する層状の絶縁材と、を有する絶縁層と、
 前記2つの並進ベクトル各々の略整数倍の和であり前記平面形状上に始点を有するベクトルの始終点に形成されているスルーホールと、を有する配線基板。
(付記2)
 前記2つの並進ベクトルは略垂直である、付記1記載の配線基板。
(付記3)
 前記始終点の前記スルーホールの各々から、前記ベクトルの延長線上に前記ベクトルと略等しい距離を有してGNDスルーホールが各々設けられている、付記1または2記載の配線基板。
(付記4)
 前記絶縁層が複数積層されている、付記1から3の内の1項記載の配線基板。
(付記5)
 前記絶縁層の面に略平行に設けられた一対の第1の配線の組と、前記絶縁層とは別の絶縁層の面に略平行に設けられた一対の第2の配線の組とを有し、前記第1の配線の組の一方と前記第2の配線の組の一方とは前記始点の前記スルーホールに接続し、前記第1の配線の組の他方と前記第2の配線の組の他方とは前記終点の前記スルーホールに接続している、付記4記載の配線基板。
(付記6)
 前記第1の配線の組の一方と前記第2の配線の組の一方と前記始点の前記スルーホールとの組と、前記第1の配線の組の他方と前記第2の配線の組の他方と前記終点の前記スルーホールとの組とで、差動信号を伝送する、付記5記載の配線基板。
(付記7)
 絶縁層を、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有して繊維を配置し、前記繊維を層状の絶縁材で内包して、形成し、
 スルーホールを、前記2つの並進ベクトル各々の略整数倍の和であり前記平面形状上に始点を有するベクトルの始終点に形成する、配線基板の製造方法。
(付記8)
 前記2つの並進ベクトルは略垂直である、付記7記載の配線基板の製造方法。
(付記9)
 前記始終点の前記スルーホールの各々から、前記ベクトルの延長線上に前記ベクトルと略等しい距離を有してGNDスルーホールを形成する、付記7または8記載の配線基板の製造方法。
(付記10)
 前記絶縁層を複数積層する、付記7から9の内の1項記載の配線基板の製造方法。
(付記11)
 前記絶縁層の面に略平行に一対の第1の配線の組を形成し、前記絶縁層とは別の絶縁層の面に略平行に一対の第2の配線の組を形成し、前記第1の配線の組の一方と前記第2の配線の組の一方とを前記始点の前記スルーホールに接続し、前記第1の配線の組の他方と前記第2の配線の組の他方とを前記終点の前記スルーホールに接続する、付記10記載の配線基板の製造方法。
(付記12)
 前記第1の配線の組の一方と前記第2の配線の組の一方と前記始点の前記スルーホールとの組と、前記第1の配線の組の他方と前記第2の配線の組の他方と前記終点の前記スルーホールとの組とで、差動信号を伝送する、付記11記載の配線基板の製造方法。
 この出願は、2017年3月2日に出願された日本出願特願2017-39110を基礎とする優先権を主張し、その開示の全てをここに取り込む。
 1、2、2’  配線基板
 10  ベクトル
 10a、10b  並進ベクトル
 11  繊維
 12  絶縁材
 13  絶縁層
 14  スルーホール
 15  スルーホール
 21、21’  ガラスクロス
 21a、21b  ガラス繊維
 22、22’  絶縁材
 23、23’  絶縁層
 24、24’  第1のスルーホール
 25、25’  第2のスルーホール
 26、26’  第1の配線
 27、27’  第2の配線
 28  第3の配線
 29  第4の配線

Claims (12)

  1.  線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有する繊維と、前記繊維を内包する層状の絶縁材と、を有する絶縁層と、
     前記2つの並進ベクトル各々の略整数倍の和であり前記平面形状上に始点を有するベクトルの始終点に形成されているスルーホールと、を有する配線基板。
  2.  前記2つの並進ベクトルは略垂直である、請求項1記載の配線基板。
  3.  前記始終点の前記スルーホールの各々から、前記ベクトルの延長線上に前記ベクトルと略等しい距離を有してGNDスルーホールが各々設けられている、請求項1または2記載の配線基板。
  4.  前記絶縁層が複数積層されている、請求項1から3の内の1項記載の配線基板。
  5.  前記絶縁層の面に略平行に設けられた一対の第1の配線の組と、前記絶縁層とは別の絶縁層の面に略平行に設けられた一対の第2の配線の組とを有し、前記第1の配線の組の一方と前記第2の配線の組の一方とは前記始点の前記スルーホールに接続し、前記第1の配線の組の他方と前記第2の配線の組の他方とは前記終点の前記スルーホールに接続している、請求項4記載の配線基板。
  6.  前記第1の配線の組の一方と前記第2の配線の組の一方と前記始点の前記スルーホールとの組と、前記第1の配線の組の他方と前記第2の配線の組の他方と前記終点の前記スルーホールとの組とで、差動信号を伝送する、請求項5記載の配線基板。
  7.  絶縁層を、線形独立な所定の2つの並進ベクトルについて並進対称である平面形状を有して繊維を配置し、前記繊維を層状の絶縁材で内包して、形成し、
     スルーホールを、前記2つの並進ベクトル各々の略整数倍の和であり前記平面形状上に始点を有するベクトルの始終点に形成する、配線基板の製造方法。
  8.  前記2つの並進ベクトルは略垂直である、請求項7記載の配線基板の製造方法。
  9.  前記始終点の前記スルーホールの各々から、前記ベクトルの延長線上に前記ベクトルと略等しい距離を有してGNDスルーホールを形成する、請求項7または8記載の配線基板の製造方法。
  10.  前記絶縁層を複数積層する、請求項7から9の内の1項記載の配線基板の製造方法。
  11.  前記絶縁層の面に略平行に一対の第1の配線の組を形成し、前記絶縁層とは別の絶縁層の面に略平行に一対の第2の配線の組を形成し、前記第1の配線の組の一方と前記第2の配線の組の一方とを前記始点の前記スルーホールに接続し、前記第1の配線の組の他方と前記第2の配線の組の他方とを前記終点の前記スルーホールに接続する、請求項10記載の配線基板の製造方法。
  12.  前記第1の配線の組の一方と前記第2の配線の組の一方と前記始点の前記スルーホールとの組と、前記第1の配線の組の他方と前記第2の配線の組の他方と前記終点の前記スルーホールとの組とで、差動信号を伝送する、請求項11記載の配線基板の製造方法。
PCT/JP2018/007422 2017-03-02 2018-02-28 配線基板およびその製造方法 WO2018159654A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880013950.4A CN110326369A (zh) 2017-03-02 2018-02-28 布线板及其制造方法
JP2019503045A JPWO2018159654A1 (ja) 2017-03-02 2018-02-28 配線基板およびその製造方法
US16/484,159 US20190357350A1 (en) 2017-03-02 2018-02-28 Wiring board and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-039110 2017-03-02
JP2017039110 2017-03-02

Publications (1)

Publication Number Publication Date
WO2018159654A1 true WO2018159654A1 (ja) 2018-09-07

Family

ID=63371256

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/007422 WO2018159654A1 (ja) 2017-03-02 2018-02-28 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US20190357350A1 (ja)
JP (1) JPWO2018159654A1 (ja)
CN (1) CN110326369A (ja)
WO (1) WO2018159654A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860591A (ja) * 1981-10-07 1983-04-11 株式会社日立製作所 印刷配線板
JPH06177547A (ja) * 1992-12-09 1994-06-24 Nec Corp 多層配線基板
JP2009302459A (ja) * 2008-06-17 2009-12-24 Fujitsu Ltd 配線基板及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081672B1 (en) * 2005-03-07 2006-07-25 Lsi Logic Corporation Substrate via layout to improve bias humidity testing reliability
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860591A (ja) * 1981-10-07 1983-04-11 株式会社日立製作所 印刷配線板
JPH06177547A (ja) * 1992-12-09 1994-06-24 Nec Corp 多層配線基板
JP2009302459A (ja) * 2008-06-17 2009-12-24 Fujitsu Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2018159654A1 (ja) 2019-11-21
CN110326369A (zh) 2019-10-11
US20190357350A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
US10129983B2 (en) Optical module and flexible printed circuit board
US20100200276A1 (en) Implementations of twisted differential pairs on a circuit board
US20090173525A1 (en) Printed wiring board and printed substrate unit
CN107211546B (zh) 布线板及其设计方法
US8110929B2 (en) Semiconductor module
US20080078571A1 (en) Device mounting board and semiconductor module
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US20150118463A1 (en) Wiring board
US10709013B2 (en) Multilayer wiring board and differential transmission module
US6946926B2 (en) Wired transmission path with plural equidistant differential conductors
JP2010212296A (ja) 配線基板及び該配線基板を有する半導体装置、配線基板における端子配置方法
US20120153466A1 (en) Package structure
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP2014090027A (ja) 回路基板、回路基板の製造方法、電子装置及びガラスクロス
WO2018159654A1 (ja) 配線基板およびその製造方法
US8743557B2 (en) Printed wiring board
US10306757B2 (en) Circuit board and electronic device
US20230369257A1 (en) Semiconductor device
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JPWO2013146904A1 (ja) 配線基板
US9480146B2 (en) Wiring board
US10716206B2 (en) Flexible printed circuit board return path design with aligned companion trace on ground plane
WO2022003904A1 (ja) 配線構造
JP7183693B2 (ja) マルチチップパッケージ
US8125087B2 (en) High-density flip-chip interconnect

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18761676

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019503045

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18761676

Country of ref document: EP

Kind code of ref document: A1