JP7183693B2 - マルチチップパッケージ - Google Patents

Description

本願発明は、ベース基板に複数の基板が取り付けられたマルチチップパッケージにおいて、当該基板間に跨って信号を伝送する技術に関する。

高度に情報化された現代社会を支える情報処理システムに対する性能や信頼性に対する要求レベルは、年々高くなっていている。これにともない、情報処理システムを構成する装置において、高密度に実装された電子回路における信号の伝送を、より高速かつ高品質に行うことを実現する技術への期待が高まってきている。

このような技術に関連する技術として、特許文献１には、機能が異なる複数の半導体チップと、当該複数の半導体チップを支持し、それぞれに貫通孔内配線が形成された複数のチップ支持基板と、当該複数のチップ支持基板を支持する配線基板と、その配線基板に設けられた複数の外部端子と、を有する半導体装置が開示されている。この装置における複数のチップ支持基板には、シリコンからなるシリコン基板と、ガラスからなるガラス基板とが混在している。そして、この装置では、複数の半導体チップのうちの１つは、当該シリコン基板と当該ガラス基板とに電気的に接続されている。

また、特許文献２には、複数のＬＳＩチップが積層され、ＬＳＩチップ間の信号の伝達がコイルを介して行われる半導体装置が開示されている。この装置におけるＬＳＩチップのコイルの内側には、当該ＬＳＩチップを貫いて貫通孔が形成され、その貫通孔に磁性材料を含む磁性体ピンが挿入されている。

また、特許文献３には、種々の配線を長距離配線と短距離配線とに分け、長距離配線モジュールと短距離配線モジュールとが別々に形成された半導体装置が開示されている。この装置において、長距離配線モジュール内には信号線とグランド層が配設され、短距離配線モジュール内には素子等が形成される。そしてこの装置では、長距離配線モジュールのパッドと短距離配線モジュールのパッドとが張り合わされ、それぞれのモジュール内の電極が接続されて一体化される。

特許第６１５９８２０号公報 特許第５１３６０５６号公報 特開２００２－０２６２３０号公報

電子回路を高密度に実装する技術の一つとして、ベースとなる基板（ベース基板）に複数の中間基板を実装する（取り付ける）マルチチップパッケージ（マルチチップモジュール）がある。例えば、メモリチップＨＢＭ（High Bandwidth Memory）を、ＣＰＵ（Central Processing Unit）を構成するＬＳＩ（Large Scale Integration）と同じ中間基板の上に実装し、当該中間基板をさらにベース基板に実装する（２．５次元実装する）ことによって、ＣＰＵとメモリとの間において高いデータ転送性能を備えるモジュールを構成することができる。

マルチチップパッケージでは、上述した中間基板により多くの集積回路（ＬＳＩ等）を実装することによって、中間基板に実装された集積回路間におけるデータ転送性能を高めることが期待できる。しかしながら、中間基板に実装する集積回路を多くすればするほど、中間基板のサイズは大きくなるので、その製造コストは高くなる。即ち、このような製造コストの観点から、１つの中間基板に実装可能な集積回路の量には制限があるので、マルチチップパッケージは、通常、ベース基板に複数の中間基板を実装した構成を備えている。

このようなベース基板に複数の中間基板を実装した構成では、当該中間基板を跨るデータ転送の性能を高めることが課題である。上述した特許文献１乃至３が示す技術は、この課題を解決するのには十分であるとは言えない。本願発明の主たる目的は、この課題を解決するマルチチップパッケージを提供することである。

本願発明の一態様に係るマルチチップパッケージは、第一の基板と第二の基板とが互いに隣接するように、取り付け面側に取リ付けられたベース基板と、前記第一の基板の外形を成す複数の面のうち、前記第二の基板に隣接する面に、電気信号を入力あるいは出力可能な第一の信号入出力部が形成された前記第一の基板と、前記第二の基板の外形を成す複数の面のうち、前記第一の基板に隣接する面に、前記電気信号を入力あるいは出力可能な第二の信号入出力部が形成された前記第二の基板と、前記第一の信号入出力部と前記第二の信号入出力部とを、前記ベース基板を介することなく前記電気信号を伝送可能に接続する接続部と、を備える。

本願発明は、ベース基板に複数の基板が取り付けられたマルチチップパッケージにおいて、当該基板を跨るデータ転送の性能を高めることを可能とする。

本願発明の第１の実施形態に係るマルチチップパッケージ１を側面側から俯瞰した平面図である。 本願発明の第１の実施形態に係るマルチチップパッケージ１を上面側から俯瞰した平面図である。 本願発明の第１の実施形態に係るマルチチップパッケージ１における差動信号を伝送する回路の等価回路を表す図である。 本願発明の第２の実施形態に係るマルチチップパッケージ２を側面側から俯瞰した平面図である。 一般的なマルチチップパッケージ３を側面側から俯瞰した平面図である。

以下、本願発明の実施の形態について図面を参照して詳細に説明する。尚、以下の説明においては、説明の便宜上、図面中に３次元（Ｘ－Ｙ－Ｚ）座標空間を適宜示して説明するとことする。そして以下に説明する各実施形態では、Ｙ軸の正方向に俯瞰することを「側面側から俯瞰する」と定義し、Ｚ軸の負方向に俯瞰することを「上面側から俯瞰する」と定義することとする。

＜第１の実施形態＞
図１及び図２を参照して、本願発明の第１の実施形態に係るマルチチップパッケージ１について説明する。

図１は、本実施形態に係るマルチチップパッケージ１を側面側から俯瞰した平面図（ＸＺ平面図）である。図２は、本実施形態に係るマルチチップパッケージ１を上面側から俯瞰した平面図（ＸＹ平面図）である。尚、図２においては、説明の便宜上、後述するベース基板１０、基板１４、及び、基板１５の記載を省略することとする。

図１に示す通り、本実施形態に係るマルチチップパッケージ１は、ベース基板１０、基板（中間基板、第一の基板）１１、基板（中間基板、第二の基板）１２、接続部１３、基板（中間基板）１４、及び、基板（中間基板）１５を備える。但し、ベース基板１０、基板１１、基板１２、基板１４、及び、基板１５は、信号線が配線されたプリント基板である。

ベース基板１０の取り付け面（実装面）側には、基板１１と基板１２とが、Ｘ軸方向に互いに隣接するように取リ付けられている。但し、当該取り付け面は、ＸＹ平面に平行あるいは略平行な面である。尚、本願では以降、「平行あるいは略平行」であることを、単に「平行」と略記し、「ＸＹ平面に平行あるいは略平行な面」を、単に「ＸＹ平面」と略記する場合がある。そして、ＸＺ平面やＹＺ平面に関する記載も、上述したＸＹ平面に関する記載に従うこととする。

ベース基板１０には、基板１１及び基板１２以外の部品（例えば、他の基板、あるいはＬＳＩ等の集積回路、あるいは光部品、あるいはコネクタやケーブル等の部品など）が取り付けられていてもよい。尚、図１において、ベース基板１０と、基板１１あるいは基板１２との間などに記載された「○」は、はんだボールを表す。

基板１１の外形を成す面のうち、ベース基板１０の取り付け面側とは反対側のＸＹ平面には、基板１４が取り付けられている。尚、基板１１には、基板１４以外の部品が取り付けられていてもよい。

基板１４の外形を成す面のうち、基板１１に取り付けられた面側とは反対側のＸＹ平面には、搭載部品１４０が取り付けられている。搭載部品１４０は、例えば、ＬＳＩ等の集積回路、あるいは光部品（光信号と電気信号とを変換する回路を含む）、あるいはコネクタやケーブル等の部品などである。

基板１２に関しても基板１１と同様に、その外形を成す面のうち、ベース基板１０の取り付け面側とは反対側のＸＹ平面に、基板１５が取り付けられている。そして、基板１５には基板１４と同様に、搭載部品１５０が取り付けられている。搭載部品１５０も、搭載部品１４０と同様の部品である。

基板１１の外形を成す面のうち、基板１２と隣接するＹＺ平面には、電気信号（本願では以降、単に「信号」と略記する場合がある）を入力あるいは出力可能な信号入出力部（第一の信号入出力部）１１０が形成されている。信号入出力部１１０は、基板１１における配線１１１と電気的に（即ち信号を伝送可能に）接続された電極（端子）であり、電極を形成する一般的な技術によって形成可能である。尚、配線１１１（後述する配線１２１も同様）の配線幅は、基板１１（基板１２）が一般的な有機基板である場合、例えば１００μｍ（マイクロメートル）程度以下であり、基板１１（基板１２）がシリコン基板である場合、例えば１０μｍ程度以下である。

基板１２の外形を成す面のうち、基板１１と隣接するＹＺ平面には、信号を入力あるいは出力可能な信号入出力部（第二の信号入出力部）１２０が形成されている。信号入出力部１２０は、基板１２における配線１２１と電気的に接続された、電極（端子）である。

図２に例示するように、基板１１において、１以上の信号入出力部１１０が、Ｙ軸方向に並んで形成されている。そして、基板１２においても同様に、１以上の信号入出力部１２０が、Ｙ軸方向に並んで形成されている。

図１及び図２に例示する通り、基板１１と基板１２とが隣接する部分（即ち、基板１１の外形を成す面のうち基板１２と隣接するＹＺ平面と、基板１２の外形を成す面のうち基板１１と隣接するＹＺ平面とによって挟まれた部分）には、接続部１３が配置されている。接続部１３は、信号入出力部１１０と信号入出力部１２０とを、ベース基板１０を介することなく、信号を伝送可能に接続する機能を有する。

接続部１３は、図１における楕円で囲まれた部分の拡大図、及び、図２に例示する通り、コンデンサ１３０、ばね構造電極１３４、及び、ばね構造電極１３５を備えている。

コンデンサ１３０は、電極１３１、電極１３２、及び、誘電体１３３を有し、電極１３１と電極１３２とによって、誘電体１３３を挟んだ構造を有する。誘電体１３３は、例えば、接着硬化するシート状の材料であることが好ましい。コンデンサ１３０は、例えば積層セラミックチップコンデンサであり、例えば、０．１μＦ（マイクロファラド）程度の静電容量を備えている。コンデンサ１３０は、多連型のコンデンサなどでもよい。

ばね構造電極１３４は、弾性特性を有する金属等の導電材料により構成され、かつ、例えばばねのような収縮可能な構造を備えることによって、電極１３１と信号入出力部１１０とを導電可能に接続する。ばね構造電極１３５もまた、ばね構造電極１３４と同様に、弾性特性を有する金属等の導電材料により構成され、かつ、例えばばねのような収縮可能な構造を備えることによって、電極１３２と信号入出力部１２０とを導電可能に接続する。

接続部１３は、図２に例示するように、１以上のコンデンサ１３０と、１以上のばね構造電極１３４及び１３５とが、Ｙ軸方向に並んで配置された構造を有する。

本実施形態に係るマルチチップパッケージ１が、接続部１３を介して、基板１１と基板１２との間で伝送する対象とする信号は、例えば、搭載部品１４０と搭載部品１５０との間における高いデータ転送性能が要求される信号である。マルチチップパッケージ１は、このような信号を除く、例えば、電源信号や、搭載部品１４０と搭載部品１５０とを共通に制御する信号（例えばクロック信号等）を、ベース基板１０から基板１１及び基板１２に対して供給する構成を備えればよい。

上述した高いデータ転送性能が要求される信号の一例として、コンピュータのバスなどにおいて、シリアル転送とパラレル転送とを相互に変換する技術であるＳｅｒＤｅｓ（Serializer/Deserializer）を用いて伝送される信号がある。尚、ＳｅｒＤｅｓは周知の技術であるので、本願ではその詳細な説明を省略する。このような信号は、ノイズに対する耐性が高い、２本の信号線を用いた一対の信号として伝送される差動信号であることが多い。

図３は、本実施形態に係るマルチチップパッケージ１における差動信号を伝送する回路の等価回路を例示する図である。搭載部品１４０における送信バッファ１４１から出力された一対の差動信号は、基板１４、基板１１、接続部１３、基板１２、基板１５を順に介して、搭載部品１５０における受信バッファ１５２へ入力される。同様に、搭載部品１５０における送信バッファ１５１から出力された一対の差動信号は、基板１５、基板１２、接続部１３、基板１１、基板１４を順に介して、搭載部品１４０における受信バッファ１４２へ入力される。

本実施形態に係る接続部１３は、コンデンサ１３０を備えることによって、基板１１における信号入出力部１１０と、基板１２における信号入出力部１２０とを容量結合（容量性カップリング）している。即ち、接続部１３は、基板１１と基板１２との間において伝送する信号に含まれる直流成分を遮断することによって、その伝送する信号に含まれる交流成分を伝送する。

本実施形態に係るマルチチップパッケージ１は、ベース基板に複数の基板が取り付けられたマルチチップパッケージにおいて、当該基板を跨るデータ転送の性能を高めることができる。その理由は、マルチチップパッケージ１では、基板１１における基板１２に隣接する面、及び基板１２における基板１１に隣接する面に、信号入出力部１１０及び１２０が形成され、接続部１３が、信号入出力部１１０と信号入出力部１２０とを、ベース基板１０を介することなく信号を伝送可能に接続するからである。

以下に、本実施形態に係るマルチチップパッケージ１によって実現される効果について、詳細に説明する。

電子回路を高密度に実装する技術の一つとして、ベース基板に複数の中間基板を実装するマルチチップパッケージがある。マルチチップパッケージでは、上述した中間基板により多くの集積回路を実装することによって、中間基板に実装された集積回路間におけるデータ転送性能を高めることが期待できる。しかしながら、中間基板に実装する集積回路を多くすればするほど、中間基板のサイズは大きくなるので、その製造コストは高くなる。即ち、このような製造コストの観点から、１つの中間基板に実装可能な集積回路の量には制限があるので、マルチチップパッケージは、通常、ベース基板に複数の中間基板を実装した構成を備えている。そして、このようなベース基板に複数の中間基板を実装した構成では、中間基板を跨るデータ転送の性能を高めることが課題である。

このような課題に対して、本実施形態に係るマルチチップパッケージ１は、ベース基板１０と、基板１１と、基板１２と、接続部１３と、を備え、例えば図１乃至図３を参照して上述した通りの機能を有する。即ち、ベース基板１０は、基板１１と基板１２とが互いに隣接するように、取り付け面側に取リ付けられている。基板１１は、その外形を成す複数の面のうち、基板１２に隣接する面に、電気信号を入力あるいは出力可能な信号入出力部１１０が形成されている。基板１２は、その外形を成す複数の面のうち、基板１１に隣接する面に、電気信号を入力あるいは出力可能な信号入出力部１２０が形成されている。そして接続部１３は、信号入出力部１１０と信号入出力部１２０とを、ベース基板１０を介することなく電気信号を伝送可能に接続する。

図５は、一般的なマルチチップパッケージ３を側面側から俯瞰した平面図である。一般的なマルチチップパッケージ３は、図５に例示する通り、基板３１と基板３２とを跨る信号を、ベース基板３０に配線された配線３００を介して伝送する。図１及び図５に示す通り、ベース基板に取り付けられた基板を跨る信号が通る配線の長さは、一般的なマルチチップパッケージ３よりも、本実施形態にかかるマルチチップパッケージ１の方が短くなる。したがって、本実施形態に係るマルチチップパッケージ１は、ベース基板に複数の基板が取り付けられたマルチチップパッケージにおいて、当該基板を跨るデータ転送の性能を高めることができる。

また、本実施形態に係る接続部１３は、誘電体１３３を用いることによって、信号入出力部１１０と信号入出力部１２０とを容量結合する。即ち、本実施形態に係るマルチチップパッケージ１は、基板１１と基板１２との間において伝送する信号に含まれる直流成分を遮断することによって、その伝送する信号に含まれる交流成分を伝送するので、高周波領域において安定したデータ転送性能を得ることができる。

尚、高周波領域において安定したデータ転送性能を得るために、例えば、コンデンサ１３０に相当する構成をベース基板１０における配線の中に形成する（埋め込む）ことは困難である。本実施形態に係るマルチチップパッケージ１は、コンデンサ１３０を含む接続部１３を備えることによって、上述した効果を実現することができる。

また、本実施形態に係る接続部１３は、コンデンサ１３０を備えず、信号入出力部１１０と信号入出力部１２０とを単に導電可能に接続する、より簡易な構成を備えてもよい。

また、本実施形態に係るマルチチップパッケージ１は、ばね構造電極１３４及び１３５によって、信号入出力部１１０及び１２０と、コンデンサ１３０とを、導電可能に接続する。これにより、マルチチップパッケージ１は、例えば、その製造過程において発生した信号入出力部１１０と信号入出力部１２０との距離に関する固体差を簡易な構成によって吸収し、信号入出力部１１０及び１２０と、コンデンサ１３０とを、確実に接続することができる。

また、本実施形態に係る基板１１及び基板１２は、搭載部品１４０及び搭載部品１５０に供給する電源信号、及び、搭載部品１４０及び搭載部品１５０を共通に制御する信号（クロック信号等）を、ベース基板１０から供給される。これらの電源信号、及び、搭載部品１４０及び搭載部品１５０を共通に制御する信号に関しては、接続部１３を介さずに、ベース基板１０から搭載部品１４０及び搭載部品１５０に直接供給した方が、信号が通る配線の長さが短くなる。即ち、本実施形態に係るマルチチップパッケージ１は、伝送する信号の伝送先（用途）に応じた適切な伝送経路を介して信号を伝送する構成を備えるので、高いデータ転送性能を安定して得ることができる。

また、上述した本実施形態に係るマルチチップパッケージ１では、基板１１と基板１２とを接続部１３によって接続するが、接続部１３によって接続する対象は、基板１１及び基板１２に限定されない。マルチチップパッケージ１は、例えば、信号入出力部１１０及び１２０に相当する構成を有する基板１４と基板１５とを、接続部１３に相当する構成によって接続してもよい。言い換えれば、マルチチップパッケージ１は、接続部１３に相当する構成によって接続される第一の基板及び第二の基板の少なくともいずれかが、第三の基板を介して、ベース基板１０に取り付けられている構成を備えるようにしてもよい。

＜第２の実施形態＞
図４は、本願発明の第２の実施形態に係るマルチチップパッケージ２を側面側から俯瞰した平面図である。

本実施形態に係るマルチチップパッケージ２は、ベース基板２０、第一の基板２１、第二の基板２２、及び、接続部２３を備えている。

ベース基板２０には、第一の基板２１と第二の基板２２とが互いに（Ｘ軸方向に）隣接するように、取り付け面側（ＸＹ平面）に取リ付けられている。

第一の基板２１は、第一の基板２１の外形を成す複数の面のうち、第二の基板２２に隣接する面（ＹＺ平面）に、電気信号２００を入力あるいは出力可能な第一の信号入出力部２１０が形成されている。

第二の基板２２は、第二の基板２２の外形を成す複数の面のうち、前記第一の基板２１に隣接する面（ＹＺ平面）に、電気信号２００を入力あるいは出力可能な第二の信号入出力部２２０が形成されている。

接続部２３は、第一の信号入出力部２１０と第二の信号入出力部２２０とを、ベース基板２０を介することなく電気信号２００を伝送可能に接続する。

本実施形態に係るマルチチップパッケージ２は、ベース基板に複数の基板が取り付けられたマルチチップパッケージにおいて、当該基板を跨るデータ転送の性能を高めることができる。その理由は、マルチチップパッケージ２では、第一の基板２１における第二の基板２２に隣接する面、及び第二の基板２２における第一の基板２１に隣接する面に、第一の信号入出力部２１０及び第二の信号入出力部２２０が形成され、接続部２３が、第一の信号入出力部２１０と第二の信号入出力部２２０とを、ベース基板２０を介することなく電気信号２００を伝送可能に接続するからである。

以上、上述した実施形態を模範的な例として本願発明を説明した。しかしながら、本願発明は、上述した実施形態には限定されない。即ち、本願発明は、本願発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。

１ マルチチップパッケージ
１０ ベース基板
１１ 基板
１１０ 信号入出力部
１１１ 配線
１２ 基板
１２０ 信号入出力部
１２１ 配線
１３ 接続部
１３０ コンデンサ
１３１ 電極
１３２ 電極
１３３ 誘電体
１３４ ばね構造電極
１３５ ばね構造電極
１４ 基板
１４０ 搭載部品
１４１ 送信バッファ
１４２ 受信バッファ
１５ 基板
１５０ 搭載部品
１５１ 送信バッファ
１５２ 受信バッファ
２ マルチチップパッケージ
２０ ベース基板
２００ 電気信号
２１ 第一の基板
２１０ 第一の信号入出力部
２２ 第二の基板
２２０ 第二の信号入出力部
２３ 接続部
３ マルチチップパッケージ
３０ ベース基板
３００ 配線
３１ 基板
３２ 基板

Claims (7)

1. 第一の基板と第二の基板とが互いに隣接するように、取り付け面側に取リ付けられたベース基板と、
   前記第一の基板の外形を成す複数の面のうち、前記第二の基板に隣接する面に、電気信号を入力あるいは出力可能な第一の信号入出力部が形成された前記第一の基板と、
   前記第二の基板の外形を成す複数の面のうち、前記第一の基板に隣接する面に、前記電気信号を入力あるいは出力可能な第二の信号入出力部が形成された前記第二の基板と、
   前記第一の信号入出力部と前記第二の信号入出力部とを、前記ベース基板を介することなく前記電気信号を伝送可能に接続する接続部と、
   を備え、
   前記接続部は、誘電体材料を用いることによって、前記第一の信号入出力部と前記第二の信号入出力部とを容量結合する、
   マルチチップパッケージ。
2. 前記接続部は、前記誘電体材料を含むコンデンサと、
   導電材料により構成され、かつ、収縮可能な構造を備えることによって、前記コンデンサと、前記第一の信号入出力部あるいは前記第二の信号入出力部とを導電可能に接続する電極と、
   を備える、請求項１に記載のマルチチップパッケージ。
3. 前記電極は、ばね構造を備える金属である、
   請求項２に記載のマルチチップパッケージ。
4. 前記第一の基板及び前記第二の基板の少なくともいずれかは、第三の基板を介して、前記ベース基板に取り付けられている、
   請求項１乃至請求項３のいずれか一項に記載のマルチチップパッケージ。
5. 前記第一の基板及び前記第二の基板は、前記第一の基板及び前記第二の基板に取り付けられた部品に供給する電源信号、及び、前記部品を共通に制御する信号を、前記ベース基板から供給される、
   請求項１乃至請求項４のいずれか一項に記載のマルチチップパッケージ。
6. 前記第一の基板及び前記第二の基板は、集積回路、あるいはコネクタ、あるいはケーブル、あるいは光部品が取り付けられている、
   請求項１乃至請求項５のいずれか一項に記載のマルチチップパッケージ。
7. 前記電気信号は差動信号である、
   請求項１乃至請求項６のいずれか一項に記載のマルチチップパッケージ。

Images