JP2011082271A - 配線基板の製造方法及び配線基板の設計方法 - Google Patents
配線基板の製造方法及び配線基板の設計方法 Download PDFInfo
- Publication number
- JP2011082271A JP2011082271A JP2009231856A JP2009231856A JP2011082271A JP 2011082271 A JP2011082271 A JP 2011082271A JP 2009231856 A JP2009231856 A JP 2009231856A JP 2009231856 A JP2009231856 A JP 2009231856A JP 2011082271 A JP2011082271 A JP 2011082271A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- glass cloth
- insulating layer
- wiring
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09272—Layout details of angles or corners
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Abstract
【解決手段】 ガラスクロスを有する絶縁層上に導電層を形成する第1工程と、前記導電層上に感光性のレジスト層を形成する第2工程と、前記絶縁層の原点位置を認識する第3工程と、前記ガラスクロスと平面視で重複する位置にのみ配線パターンが配置されるように形成されたマスクを前記原点位置に対して位置決めし、前記レジスト層上に配置する第4工程と、前記マスクを介して前記レジスト層を露光し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成する第5工程と、を有する配線基板の製造方法である。
【選択図】 図14
Description
1)ガラスクロスを有する絶縁層上に導電層を形成する第1工程
2)前記導電層上に感光性のレジスト層を形成する第2工程
3)前記絶縁層の原点位置を認識する第3工程
4)前記ガラスクロスと平面視で重複する位置にのみ配線パターンが配置されるように形成されたマスクを前記原点位置に対して位置決めし、前記レジスト層上に配置する第4工程
5)前記マスクを介して前記レジスト層を露光し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成する第5工程
1)配線パターンに隣接する絶縁層の有するガラスクロスに関する情報を取得する第1工程
2)前記絶縁層の原点位置を決定する第2工程
3)前記第1工程で取得した前記情報に基づいて、前記原点位置を基準とする前記ガラスクロスの存在する領域を算出する第3工程
4)前記ガラスクロスの存在する領域を、前記配線パターンを配置できる配線可能領域に決定する第4工程
図3は、第1の実施の形態に係る配線基板の主要部を例示する平面透視図である。図4は、第1の実施の形態に係る配線基板の主要部を例示する断面図である。図5は、第1の実施の形態に係る配線基板の主要部を例示する斜視透視図である。なお、図3及び図5において、図4に示す配線パターン12及び絶縁樹脂14は省略されている。又、図4は図3のA−A断面を示している。
なお、図12において、41はコア層Aの原版を、42は切断後にコア層Aとなる領域を、43はX軸と平行な方向に並設されているガラス繊維束を、44はY軸と平行な方向に並設されているガラス繊維束を、Rは原点位置を示している。又、W1はガラス繊維束43の幅を、W2はガラス繊維束43の間隔を、W3はガラス繊維束44の幅を、W4はガラス繊維束44の間隔を示している。プリプレグ層Aの原点位置もコア層Aの原点位置Rと同様の位置に決定する。
m×(W1+W2)・・・(式1)により算出することができる。ここで、mは0以上の整数である。表2に例示した具体的数値を式1に代入すると、W1/2+W2+m×(W1+W2)=400/2+150+m×(400+150)=350+m×550となる。すなわち、ガラス繊維束43の幅方向の中央の位置は、原点位置RからY−方向(紙面下方向)に350μm、900μm、1450μm・・・の位置であると算出される。
図21は、第2の実施の形態に係る配線基板の主要部を例示する平面透視図である。図22は、第2の実施の形態に係る配線基板の主要部を例示する断面図である。なお、図21において、図22に示す配線パターン12及び絶縁樹脂14は省略されている。又、図22は図21のC−C断面を示している。図21及び図22において、図3〜図5と同一部分については同一符号を付し、その説明を省略する場合がある。
第3の実施の形態では、配線基板に半導体チップを搭載した半導体装置を例示する。第3の実施の形態において、第1及び第2の実施の形態と共通する部分についてはその説明を省略し、第1及び第2の実施の形態と異なる部分を中心に説明する。
(付記1)
ガラスクロスを有する絶縁層上に導電層を形成する第1工程と、
前記導電層上に感光性のレジスト層を形成する第2工程と、
前記絶縁層の原点位置を認識する第3工程と、
前記ガラスクロスと平面視で重複する位置にのみ配線パターンが配置されるように形成されたマスクを前記原点位置に対して位置決めし、前記レジスト層上に配置する第4工程と、
前記マスクを介して前記レジスト層を露光し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成する第5工程と、を有する配線基板の製造方法。
(付記2)
前記絶縁層上に前記配線パターンを覆うように、ガラスクロスを有する他の絶縁層を積層する第6工程を更に有し、
前記第6工程において、前記絶縁層及び前記他の絶縁層のそれぞれの原点位置を認識し、前記他の絶縁層の原点位置が前記絶縁層の原点位置と一致するように前記他の絶縁層を前記絶縁層上に積層し、
前記配線パターンは、前記絶縁層の有する前記ガラスクロス及び前記他の絶縁層の有する前記ガラスクロスの何れとも平面視で重複する位置にのみ形成する付記1記載の配線基板の製造方法。
(付記3)
前記原点位置は、前記絶縁層又は前記他の絶縁層にX線を照射することにより認識する付記1又は2記載の配線基板の製造方法。
(付記4)
前記第1工程よりも前に、前記絶縁層において前記原点位置を基準とする前記ガラスクロスの存在する位置の座標を計測し、前記座標に基づいて前記ガラスクロスの存在する領域を認識する第7工程と、
前記原点位置を基準とする前記配線パターンの配置位置に関する設計情報を取得する第8工程と、
前記第7工程で計測した前記ガラスクロスの存在する領域及び前記第8工程で取得した前記配線パターンの配置位置に関する設計情報に基づいて、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができるか否かを判断する第9工程と、を更に有する付記)乃至3の何れか一に記載の配線基板の製造方法。
(付記5)
第7工程において、前記ガラスクロスの存在する領域の認識は、前記絶縁層にX線を照射して前記ガラスクロスを画像認識し、前記ガラスクロスの交点の全座標を計測することにより行う付記4記載の配線基板の製造方法。
(付記6)
前記第9工程で前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合には、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成できるように前記設計情報の一部を修正し、前記修正した設計情報に基づいて前記第4工程及び前記第5工程で使用する前記マスクを作製する付記4又は5記載の配線基板の製造方法。
(付記7)
前記第9工程で前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができると判断した場合には、前記第1工程から前記第5工程を含む工程を実行する付記4又は5記載の配線基板の製造方法。
(付記8)
前記配線パターンが差動信号に対応した並走する配線パターンを含む場合には、
前記第9工程で前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合に、前記第7工程で認識した前記ガラスクロスの存在する領域及び前記第8工程で取得した前記配線パターンの配置位置に関する設計情報に基づいて、前記並走する配線パターンのピッチを変更せずに前記並走する配線パターンを移動し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができるか否かを判断する第10工程を更に有する付記4乃至6の何れか一に記載の配線基板の製造方法。
(付記9)
前記第10工程で前記並走する配線パターンのピッチを変更せずに前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合には、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成できるように前記並走する配線パターンのピッチを変更して前記設計情報の一部を修正し、前記修正した設計情報に基づいて前記第4工程及び前記第5工程で使用する前記マスクを作製する付記8記載の配線基板の製造方法。
(付記10)
前記第10工程で前記並走する配線パターンのピッチを変更せずに前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができると判断した場合には、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成できるように前記並走する配線パターンのピッチを変更せずに前記設計情報の一部を修正し、前記修正した設計情報に基づいて前記第4工程及び前記第5工程で使用する前記マスクを作製する付記8記載の配線基板の製造方法。
(付記11)
前記ピッチの変更は、予め設定された許容範囲内で、変更する量が最小になるように行う付記9記載の配線基板の製造方法。
(付記12)
配線パターンに隣接する絶縁層の有するガラスクロスに関する情報を取得する第1工程と、
前記絶縁層の原点位置を決定する第2工程と、
前記第1工程で取得した前記情報に基づいて、前記原点位置を基準とする前記ガラスクロスの存在する領域を算出する第3工程と、
前記ガラスクロスの存在する領域を、前記配線パターンを配置できる配線可能領域に決定する第4工程と、を有する配線基板の設計方法。
(付記13)
前記配線パターンに隣接する他の絶縁層の有するガラスクロスに関する情報を取得する第5工程と、
前記他の絶縁層の原点位置を決定する第6工程と、
前記第5工程で取得した前記情報に基づいて、前記原点位置を基準とする前記ガラスクロスの存在する領域を算出する第7工程と、を更に有し、
前記第4工程では、前記他の絶縁層の原点位置を前記絶縁層の原点位置と一致するように前記他の絶縁層を前記絶縁層上に積層したときに、前記他の絶縁層における前記ガラスクロスと、前記絶縁層における前記ガラスクロスとが平面視で重複する領域を、前記配線パターンを配置できる配線可能領域に決定する付記12記載の配線基板の設計方法。
(付記14)
前記ガラスクロスに関する情報は、前記ガラスクロスの幅及び隣接する前記ガラスクロスの間隔に関する情報である付記12又は13記載の配線基板の設計方法。
11、31 プリプレグ層
11a プリプレグ層11の一方の面
11b プリプレグ層11の他方の面
12、13、13B、32、33、47a、63、63a、63b、130、130a、130b、130c、130d 配線パターン
14、24、34、46 絶縁樹脂
15、25A、35 ガラスクロス
15x、45x、55x 空隙部
16、17、26A、27A、36、37、43、44、53、54 ガラス繊維束
21 コア層
38 ソルダレジスト層
38x 開口部
41 コア層A(原版)
42 切断後にコア層Aとなる領域
42a、42b 領域
47 金属箔
48、48a レジスト層
51 プリプレグ層A(原版)
52 切断後にプリプレグ層Aとなる領域
60 半導体装置
70 半導体チップ
71 電極パッド
80 接続部
90 配線設計・製造システム
91 配線設計装置
92 配線基板製造支援モジュール
93 配線基板製造システム
95 データベース
96 配線設計支援モジュール
96a 情報取得手段
96b 原点位置決定手段
96c 繊維束位置算出手段
96d 差動配線ピッチ算出手段
96e 配線パターン配置手段
L1、L2 距離
R 原点位置
W1、W3 幅
W2、W4 間隔
Claims (8)
- ガラスクロスを有する絶縁層上に導電層を形成する第1工程と、
前記導電層上に感光性のレジスト層を形成する第2工程と、
前記絶縁層の原点位置を認識する第3工程と、
前記ガラスクロスと平面視で重複する位置にのみ配線パターンが配置されるように形成されたマスクを前記原点位置に対して位置決めし、前記レジスト層上に配置する第4工程と、
前記マスクを介して前記レジスト層を露光し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成する第5工程と、を有する配線基板の製造方法。 - 前記絶縁層上に前記配線パターンを覆うように、ガラスクロスを有する他の絶縁層を積層する第6工程を更に有し、
前記第6工程において、前記絶縁層及び前記他の絶縁層のそれぞれの原点位置を認識し、前記他の絶縁層の原点位置が前記絶縁層の原点位置と一致するように前記他の絶縁層を前記絶縁層上に積層し、
前記配線パターンは、前記絶縁層の有する前記ガラスクロス及び前記他の絶縁層の有する前記ガラスクロスの何れとも平面視で重複する位置にのみ形成する請求項1記載の配線基板の製造方法。 - 前記第1工程よりも前に、前記絶縁層において前記原点位置を基準とする前記ガラスクロスの存在する位置の座標を計測し、前記座標に基づいて前記ガラスクロスの存在する領域を認識する第7工程と、
前記原点位置を基準とする前記配線パターンの配置位置に関する設計情報を取得する第8工程と、
前記第7工程で計測した前記ガラスクロスの存在する領域及び前記第8工程で取得した前記配線パターンの配置位置に関する設計情報に基づいて、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができるか否かを判断する第9工程と、を更に有する請求項1又は2記載の配線基板の製造方法。 - 前記第9工程で前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合には、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成できるように前記設計情報の一部を修正し、前記修正した設計情報に基づいて前記第4工程及び前記第5工程で使用する前記マスクを作製する請求項3記載の配線基板の製造方法。
- 前記配線パターンが差動信号に対応した並走する配線パターンを含む場合には、
前記第9工程で前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合に、前記第7工程で認識した前記ガラスクロスの存在する領域及び前記第8工程で取得した前記配線パターンの配置位置に関する設計情報に基づいて、前記並走する配線パターンのピッチを変更せずに前記並走する配線パターンを移動し、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができるか否かを判断する第10工程を更に有する請求項請求項4又は5記載の配線基板の製造方法。 - 前記第10工程で前記並走する配線パターンのピッチを変更せずに前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成することができないと判断した場合には、前記ガラスクロスと平面視で重複する位置にのみ前記配線パターンを形成できるように前記並走する配線パターンのピッチを変更して前記設計情報の一部を修正し、前記修正した設計情報に基づいて前記第4工程及び前記第5工程で使用する前記マスクを作製する請求項5記載の配線基板の製造方法。
- 配線パターンに隣接する絶縁層の有するガラスクロスに関する情報を取得する第1工程と、
前記絶縁層の原点位置を決定する第2工程と、
前記第1工程で取得した前記情報に基づいて、前記原点位置を基準とする前記ガラスクロスの存在する領域を算出する第3工程と、
前記ガラスクロスの存在する領域を、前記配線パターンを配置できる配線可能領域に決定する第4工程と、を有する配線基板の設計方法。 - 前記配線パターンに隣接する他の絶縁層の有するガラスクロスに関する情報を取得する第5工程と、
前記他の絶縁層の原点位置を決定する第6工程と、
前記第5工程で取得した前記情報に基づいて、前記原点位置を基準とする前記ガラスクロスの存在する領域を算出する第7工程と、を更に有し、
前記第4工程では、前記他の絶縁層の原点位置を前記絶縁層の原点位置と一致するように前記他の絶縁層を前記絶縁層上に積層したときに、前記他の絶縁層における前記ガラスクロスと、前記絶縁層における前記ガラスクロスとが平面視で重複する領域を、前記配線パターンを配置できる配線可能領域に決定する請求項7記載の配線基板の設計方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009231856A JP5476906B2 (ja) | 2009-10-05 | 2009-10-05 | 配線基板の製造方法及び配線基板の設計方法 |
TW099129462A TWI429355B (zh) | 2009-10-05 | 2010-09-01 | 配線基板的製造方法及配線基板的設計方法 |
CN201010292721.6A CN102036482B (zh) | 2009-10-05 | 2010-09-20 | 布线基板的制造方法以及布线基板的设计方法 |
US12/897,006 US8286343B2 (en) | 2009-10-05 | 2010-10-04 | Method of manufacturing a wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009231856A JP5476906B2 (ja) | 2009-10-05 | 2009-10-05 | 配線基板の製造方法及び配線基板の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082271A true JP2011082271A (ja) | 2011-04-21 |
JP5476906B2 JP5476906B2 (ja) | 2014-04-23 |
Family
ID=43822049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009231856A Expired - Fee Related JP5476906B2 (ja) | 2009-10-05 | 2009-10-05 | 配線基板の製造方法及び配線基板の設計方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8286343B2 (ja) |
JP (1) | JP5476906B2 (ja) |
CN (1) | CN102036482B (ja) |
TW (1) | TWI429355B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200850A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 設計支援プログラム、設計支援方法、設計支援装置および製造方法 |
JP2014130860A (ja) * | 2012-12-28 | 2014-07-10 | Fujitsu Ltd | 多層回路基板及び電子装置 |
JP2014229071A (ja) * | 2013-05-22 | 2014-12-08 | 富士通株式会社 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
JP2016115753A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | プリント基板及び電子装置 |
WO2016117320A1 (ja) * | 2015-01-21 | 2016-07-28 | 日本電気株式会社 | 配線基板およびその設計方法 |
JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
JP2019158542A (ja) * | 2018-03-13 | 2019-09-19 | 古河電気工業株式会社 | レーダ装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9159649B2 (en) * | 2011-12-20 | 2015-10-13 | Intel Corporation | Microelectronic package and stacked microelectronic assembly and computing system containing same |
JP6033110B2 (ja) * | 2013-02-14 | 2016-11-30 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
WO2014174827A1 (ja) * | 2013-04-26 | 2014-10-30 | 株式会社デンソー | 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置 |
TWI505119B (zh) * | 2014-07-02 | 2015-10-21 | Wistron Neweb Corp | 電路佈局裝置以及電路佈局方法 |
CN105704931B (zh) * | 2014-11-28 | 2021-01-22 | 中兴通讯股份有限公司 | 一种差分信号线的布线方法和pcb板 |
CN107613635B (zh) * | 2016-07-12 | 2019-11-05 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
US20180228023A1 (en) * | 2017-02-09 | 2018-08-09 | International Business Machines Corporation | Angled fiberglass cloth weaves |
CN107315878A (zh) * | 2017-06-29 | 2017-11-03 | 郑州云海信息技术有限公司 | 一种提高信号SI质量的Layout布线结构及布线方法 |
CN110941156B (zh) * | 2018-09-25 | 2023-08-25 | 富士胶片商业创新有限公司 | 图像形成装置及基板 |
JP2023000823A (ja) * | 2021-06-18 | 2023-01-04 | キオクシア株式会社 | プリント基板及び電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174644A (ja) * | 1997-06-24 | 1999-03-16 | Advantest Corp | 多層プリント配線基板及びその自動配線方法 |
JPH11112142A (ja) * | 1997-10-01 | 1999-04-23 | Kyocera Corp | 多層配線基板 |
JP2002223072A (ja) * | 2001-01-24 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 多層プリント配線板の製造方法およびその製造装置 |
JP2009164416A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Ltd | プリント配線板およびプリント基板ユニット |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1009205B1 (en) * | 1997-06-06 | 2008-09-03 | Ibiden Co., Ltd. | Single-sided circuit board and method for manufacturing the same |
EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
WO2003083543A1 (fr) * | 2002-04-01 | 2003-10-09 | Ibiden Co., Ltd. | Substrat support de puce a circuit integre, procede de fabrication de substrat support de puce a circuit integre, dispositif de communication optique et procede de fabrication de dispositif de communication optique |
JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
US7627947B2 (en) * | 2005-04-21 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method for making a multilayered circuitized substrate |
JP2008171834A (ja) * | 2007-01-05 | 2008-07-24 | Hitachi Ltd | ガラスクロス配線基板 |
JP4722961B2 (ja) * | 2008-05-19 | 2011-07-13 | イビデン株式会社 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
-
2009
- 2009-10-05 JP JP2009231856A patent/JP5476906B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-01 TW TW099129462A patent/TWI429355B/zh not_active IP Right Cessation
- 2010-09-20 CN CN201010292721.6A patent/CN102036482B/zh not_active Expired - Fee Related
- 2010-10-04 US US12/897,006 patent/US8286343B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174644A (ja) * | 1997-06-24 | 1999-03-16 | Advantest Corp | 多層プリント配線基板及びその自動配線方法 |
JPH11112142A (ja) * | 1997-10-01 | 1999-04-23 | Kyocera Corp | 多層配線基板 |
JP2002223072A (ja) * | 2001-01-24 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 多層プリント配線板の製造方法およびその製造装置 |
JP2009164416A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Ltd | プリント配線板およびプリント基板ユニット |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013200850A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 設計支援プログラム、設計支援方法、設計支援装置および製造方法 |
US8756553B2 (en) | 2012-03-26 | 2014-06-17 | Fujitsu Limited | Computer product, design support method, design support apparatus, and manufacture method |
JP2014130860A (ja) * | 2012-12-28 | 2014-07-10 | Fujitsu Ltd | 多層回路基板及び電子装置 |
JP2014229071A (ja) * | 2013-05-22 | 2014-12-08 | 富士通株式会社 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラム |
US10311189B2 (en) | 2013-05-22 | 2019-06-04 | Fujitsu Limited | Simulation method and simulation apparatus |
JP2016115753A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | プリント基板及び電子装置 |
WO2016117320A1 (ja) * | 2015-01-21 | 2016-07-28 | 日本電気株式会社 | 配線基板およびその設計方法 |
JPWO2016117320A1 (ja) * | 2015-01-21 | 2017-10-05 | 日本電気株式会社 | 配線基板およびその設計方法 |
JPWO2017090181A1 (ja) * | 2015-11-27 | 2018-09-06 | 富士通株式会社 | 回路基板及び電子装置 |
US10306757B2 (en) | 2015-11-27 | 2019-05-28 | Fujitsu Limited | Circuit board and electronic device |
JP2019158542A (ja) * | 2018-03-13 | 2019-09-19 | 古河電気工業株式会社 | レーダ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102036482B (zh) | 2013-02-06 |
CN102036482A (zh) | 2011-04-27 |
US8286343B2 (en) | 2012-10-16 |
TW201125450A (en) | 2011-07-16 |
JP5476906B2 (ja) | 2014-04-23 |
US20110078895A1 (en) | 2011-04-07 |
TWI429355B (zh) | 2014-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5476906B2 (ja) | 配線基板の製造方法及び配線基板の設計方法 | |
JP5471870B2 (ja) | 配線基板 | |
US8686821B2 (en) | Inductor structure | |
JP5034095B2 (ja) | プリント配線基板および電子装置 | |
JP2007538389A (ja) | レジン充填チャネル付き導電性抑制コアを有するプリント回路板 | |
JP2010118523A (ja) | 多層配線基板 | |
JP2014232837A (ja) | 配線板 | |
US7996806B2 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
JP6508219B2 (ja) | 配線基板およびその設計方法 | |
JP4835188B2 (ja) | 多層プリント基板 | |
US20090052835A1 (en) | Multilayer wiring board | |
JP2006293726A (ja) | 電子部品の設計方法 | |
JP6031943B2 (ja) | 回路基板、回路基板の製造方法、電子装置及びガラスクロス | |
JP2017118037A (ja) | 配線回路基板 | |
JP2014130860A (ja) | 多層回路基板及び電子装置 | |
JP5589595B2 (ja) | 配線基板及びその製造方法 | |
US9253880B2 (en) | Printed circuit board including a plurality of circuit layers and method for manufacturing the same | |
JP2007004602A (ja) | 解析方法、解析装置およびプログラム | |
JP3740711B2 (ja) | 多層プリント配線板 | |
KR20070071358A (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2012003460A (ja) | 三次元実装基板用解析方法 | |
JP3796815B2 (ja) | 内層基板及びその設計装置 | |
JP2010245573A (ja) | 回路基板及びその製造方法 | |
JP2010263035A (ja) | プリント配線板の製造方法 | |
JP5899890B2 (ja) | 基板集合体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |