JP2006293726A - 電子部品の設計方法 - Google Patents
電子部品の設計方法 Download PDFInfo
- Publication number
- JP2006293726A JP2006293726A JP2005114144A JP2005114144A JP2006293726A JP 2006293726 A JP2006293726 A JP 2006293726A JP 2005114144 A JP2005114144 A JP 2005114144A JP 2005114144 A JP2005114144 A JP 2005114144A JP 2006293726 A JP2006293726 A JP 2006293726A
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- pattern
- electrical characteristics
- module
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】本発明は、多層回路部品等の電子部品の設計方法において、設計効率の向上を目的とするものである。
【解決手段】そして、この目的を達成するために本発明は、例えば、CADシステム内に電気回路シミュレーションを行う機能を付加し、且つ、ステップ24のレイアウト設計とステップ26の電気的特性測定とのステップ間に、電気回路シミュレーションを行うステップ25を付加することにより、設計効率が向上するものである。
【選択図】図1
【解決手段】そして、この目的を達成するために本発明は、例えば、CADシステム内に電気回路シミュレーションを行う機能を付加し、且つ、ステップ24のレイアウト設計とステップ26の電気的特性測定とのステップ間に、電気回路シミュレーションを行うステップ25を付加することにより、設計効率が向上するものである。
【選択図】図1
Description
本発明は、多層回路部品等の電子部品の設計方法に関するものである。
従来この種のCADシステムを用いた電子部品の設計方法は、図7のフローチャートに示されるような手順により構成されていた。
図において、まず、ステップ101にて目標となる電気的特性を決定する。次に、ステップ102にて電気的特性が目標値どおりになるよう電気的等価回路を構成する部品の電気的定数を電気回路シミュレータなどにより決定する。そして、ステップ103にて、ステップ102において決定した電気的定数を実現するための部品等の物理的形状や導電金属パターンを決定する。その後、このステップ102において決定した物理的形状を基に、ステップ104において各部品等をモジュール内に配置し、部品、外部端子間等の配線パターンを配置する。さらに、ステップ105にて電気的特性を測定し、ステップ101で決定した電気的特性に一致しているか否かを判定する。一致しなかった場合、ステップ103からの手順を繰り返すというものである。
なお、この出願に関する先行技術文献情報としては、例えば、非特許文献1が知られている。
「エレクトロニクス実装技術」技術調査会、2000年6月号、pp.28−33
「エレクトロニクス実装技術」技術調査会、2000年6月号、pp.28−33
しかしながら、このような例では設計効率の悪さが問題となっていた。
すなわち、上記従来の構成においては、ステップ102の電気回路シミュレーションの時点ではステップ103のパターン形状決定やステップ104のレイアウト設計が完了しておらず、レイアウトを考慮した電気回路シミュレーションができないため、ステップ105において電気的特性が所望のものと一致せず、何度もやり直しするため設計効率が悪くなっていた。さらに、ステップ102を電気回路シミュレータで行い、その他のステップをCADにより行うため、二つのシステム間をステップが行き来することにより設計効率が悪くなっていた。
そこで本発明は、設計効率の向上を目的とするものである。
そして、この目的を達成するために本発明は、電気回路シミュレーションを行う機能を付加し、且つレイアウト設計と電気的特性測定とのステップ間に、電気回路シミュレーションを行うステップを付加したものである。
本発明によれば、レイアウトを考慮した電気回路シミュレーションができるためやり直しが少なく、また、この電気回路シミュレーションをシステム内の機能として存在させたためシステム間をステップが行き来することがないため、設計効率を向上させることができる。
(実施の形態1)
以下、本発明の実施の形態1におけるCADシステムについて図面を参照しながら説明する。
以下、本発明の実施の形態1におけるCADシステムについて図面を参照しながら説明する。
図2は低温焼成セラミック(以下、LTCCと示す)基板を用いたモジュールを電子部品とした例の透視斜視図である。この図2に示すモジュールは誘電体基板1を4枚使用しており、この誘電体基板1間に銅や銀などからなる導電金属パターン等が形成されている。誘電体基板1は合計4枚あるためパターンを形成するパターン形成層11、12、13、14、15が5層存在する。
入力用外部端子3は配線パターン9A及びビアホール8Aを介してコンデンサ部領域6に接続された後、分岐した配線パターン9Bに接続され、分岐した配線パターン9Bの一方はビアホール8Bを介して出力用外部端子4に接続され、分岐した配線パターン9Bの他方はインダクタ部領域7に接続された後ビアホール8Cを介して設置用外部端子5に接続されている。
図3は、このパターン形成層11、12、13、14、15の平面展開図である。パターン形成層11は主にこのモジュールをプリント基板などに実装する際、プリント基板上に存在する端子と電気的に接続するための外部端子用パターンである。また、パターン形成層12の矩形パターン6Bとパターン形成層13の矩形パターン6Aとによりコンデンサ部領域6を形成し、パターン形成層13の螺旋パターン7Bとパターン形成層14の螺旋パターン7Aとによりインダクタ部7を形成している。最表面であるパターン形成層15にはパターンが存在していないが、モジュールの表面にさらにチップ形状の電子部品(図示せず)を実装する場合などは、このパターン形成層15にチップ形状の電子部品(図示せず)と電気接続をとるための接続用パターンを形成しても良い。
これら、図2、及び図3によって示した配線情報を基に作成した電気的等価回路を図4に示す。図4のような電気回路の構成では、入力用外部端子3から入力された電力はある特定の周波数よりも高い周波数のみを出力用外部端子4へ通す高域通過型フィルタ、いわゆるHPF(High Pass Filter)としての電気的作用を有する。
以下に、このようなLTCC基板を用いたモジュールを設計するフローチャートを図1に示す。まず、ステップ21により、目標となる電気的特性を決定する。次にステップ22において、この電気的特性を実現するためにCADシステムに組み込まれた電気回路シミュレーション(1)によりモジュールの電気的定数を決定する。そして、このステップ22にて決定した電気的特性を実現するために、ステップ23においてLTCC基板厚みや導電金属パターン形状を決定し、その後、ステップ24でレイアウト設計を行う。ここで、機構系3次元CADを用いてパターン形状やレイアウト設計を行うと、LTCC基板を用いたモジュールのような3次元空間に部品領域を集積化する多層回路部品の設計効率を上げることができる。次に、ステップ25において、ビアホール8A、8B、8Cの数や配線パターン9A、9Bの長さなどを考慮した電気回路シミュレーション(2)を行う。なお、この電気回路シミュレーション(2)もCADシステム内に組み込まれている。この電気回路シミュレーション(2)の結果が目標の電気的特性に対してあまり一致していない場合は、誤差を小さくすべく導電金属パターン形状やモジュール内の部品領域の位置、ビアホールや配線パターンの長さ、位置などを変更するためステップ23に戻り、目標特性とよく一致している場合は、次のステップ26に移る。ステップ26では、実際に作成したモジュールの電気的特性を測定し、目標の電気的特性に一致しているかどうかを判定する。
ところで、LTCC基板を用いたモジュールを使用する周波数帯が高周波領域になると、コンデンサ部領域6やインダクタ部領域7に様々な寄生成分が付加されやすくなることや、このコンデンサ部領域6やインダクタ部領域7等の部品領域やビアホール8A、8B、8C間、配線パターン9A、9B間などでの電磁界結合が起こりやすくなる。このような電磁界結合の度合い及び、正確な電気的特性を求めるために、モジュールの構造と電気的境界条件とを基にマスクウェル方程式を解く電磁界シミュレータが用いられる。しかし、電磁界解析はその手法にもよるが、一般に部品点数が増え回路規模が大きくなるほど飛躍的に計算時間が長くなるため、モジュール全体の電磁界解析を設計手順の中に入れることは効率が悪い。それに対し、コンデンサ部領域6やインダクタ部領域7などのある3次元形状を有した単一の部品領域のみの電磁界解析を行うことはさほど時間を要せず、その部品領域に対応する電気的特性を得ることは比較的容易である。
そこで、ステップ25で行われる電気回路シミュレーション(2)において、コンデンサ部領域6やインダクタ部領域7をそれぞれ容量やインダクタンス単体の集中定数として計算するのではなく、3次元形状を有した単一の部品領域を電磁界解析することによって得られた電気的特性を用いて計算することで、コンデンサ部領域6やインダクタ部領域7の寄生インダクタや寄生容量などの様々な寄生成分の影響を考慮した電気的特性をシミュレーションすることができ、精度の高い電気的特性の予測が可能となる。
また、ある単一の部品領域の電磁界解析を行った結果として、その部品の3次元の形状情報とそれに対応した電気的特性が対のデータとして保持できるため、そのようなシミュレーションを様々な部品領域で行うことで、部品の3次元形状と、それに対応した電気的特性のデータベースが作成できる。ステップ22で行われる電気回路シミュレーション(1)では、どのようなパターン形状の部品領域を使用するかは決定していないが、ステップ22で決定された必要となる電気的特性に最も近い電気的特性を持つ部品領域の3次元形状情報をデータベースから自動で取り出せば、ステップ23のパターン形状決定手順の効率を大幅に上げることが可能になる。さらに、ステップ24のレイアウト設計において必要となる電気的特性に最も近い電気的特性を持つ部品領域の3次元形状情報をデータベースから自動で取り出し、モジュールの体積が最小になるよう、あるいは部品領域を電気的に接続するための配線パターン9A、9Bの全長が最短になるよう、などの様々な制約条件を課してモジュール内の3次元空間に自動配置すれば、ステップ24におけるレイアウト設計手順の効率も大幅に上げることが可能となる。
以下に、本発明の具体的な実施の形態を示す。
図5は様々な部品A〜Fの3次元形状情報を基に電磁界解析を行って得られた部品の電気的特性とその3次元形状情報とが対のデータとして蓄積されているデータベースの概念図、図6は個々の部品A〜Fの3次元形状情報を基に電磁界解析を行い、部品周囲の電界強度が十分小さくなっている距離を部品の許容クリアランスとして設定したデータベースの概念図である。
まず、図1に示すステップ21において電気的特性目標値を設定する。
次に、この電気的特性を満たすように、ステップ22においてCADシステムに組み込まれた電気回路シミュレーション(1)を用いてコンデンサ部領域6、インダクタ部領域7の電気的定数C、Lを決定する。
その後、この電気的定数C、Lを得るためのパターン形状やコンデンサ部領域6やインダクタ部領域7等の部品領域の厚みなどをステップ23にて決定する。このような部品の3次元形状情報を決定する際、ステップ22で決定したC、Lなどの電気的定数にもっとも近い電気的定数を持つ部品を図5のデータベースから検索して適当な部品を選択する。
そして、選択された部品をモジュール内の3次元空間に配置指向するレイアウト設計をステップ24にて行う。これらの部品を3次元空間に配置指向するには、平面図作図用の2次元CADやプリント基板を用いることは非常に困難であり、かつ各部品には事前の3次元電磁界解析などで用いた3次元の形状情報データがあれば、これらのデータを有効に活用できる3次元CADがレイアウト設計に有効である。従来のレイアウト設計は、部品間などでの電磁界結合を発生させないこと、あるいはモジュールの体積が最小とすること等の様々な制約条件を基に、設計者の過去の経験などを頼りに行っていた。しかし、図6のようなデータベースを用いれば部品間での電磁界結合をできるだけ発生させずにレイアウト設計が行えるため設計の効率が上がる。部品のレイアウト設計の次に、図4の電気的等価回路の配線情報を基に各部品間をビアホール8A、8B、8Cや配線パターン9A、9Bで電気的に接続させる。この時、図6のようなデータベース中にビアホール8A、8B、8Cや配線パターン9A、9Bに応じた3次元形状情報とそれに対応した電気的特性を他の部品領域と同様に蓄積しておけば、部品間での電磁界結合だけでなく、コンデンサ部領域6やインダクタ部領域7等の部品領域とビアホール8A、8B、8C間や部品領域と配線パターン9A、9B間などでの電磁界結合もできるだけ発生させずにレイアウト設計が行える効果がある。
以上の手順により、使用する部品の電気的特性やビアホール8A、8B、8Cの数、配線パターン9A、9Bの長さなどの3次元形状情報が決定されるため、それらを考慮した電気回路シミュレーション(2)をステップ25にて行うことができる。なお、この電気回路シミュレーション(2)はCADシステムの中に組み込んでおく。
最後に、ステップ26では、実際に作成したモジュールの電気的特性を測定し、目標の電気的特性に一致しているかどうかを判定する。
この構成により、3次元形状情報を考慮した電気回路シミュレーション(2)を行うことができるため精度の高い電気的特性ができ、何度もやり直しをすることがなく設計効率が向上する。また、CADシステムの中に電気回路シミュレーション機能を付加したことにより、同一システム内でこれらの手順を繰り返し行えるため設計効率が向上する。さらに、図6のようなデータベースを用いたレイアウト設計をすることで、電磁界結合を考慮に入れて何度もやり直すのではなく、簡単に電磁界結合を発生させずに設計できるため設計効率が向上する。
なお、本実施の形態では基板材料としてLTCC基板を用い、電気的特性としてはHPFを用いて説明したが、基板材料に他の誘電体材料を用いても、また、電気的特性として他のもの、例えばBand Pass Filterなどを用いても構わない。
本発明のCADシステムは、設計効率を向上させるという効果を有し、本発明は、多層回路部品設計用CADシステムなどにおいて有用である。
1 誘電体基板
3 入力用外部端子
4 出力用外部端子
5 設置用外部端子
6 コンデンサ部領域
6A 矩形パターン
6B 矩形パターン
7 インダクタ部領域
7A 螺旋パターン
7B 螺旋パターン
8A ビアホール
8B ビアホール
8C ビアホール
9A 配線パターン
9B 配線パターン
11 パターン形成層
12 パターン形成層
13 パターン形成層
14 パターン形成層
15 パターン形成層
3 入力用外部端子
4 出力用外部端子
5 設置用外部端子
6 コンデンサ部領域
6A 矩形パターン
6B 矩形パターン
7 インダクタ部領域
7A 螺旋パターン
7B 螺旋パターン
8A ビアホール
8B ビアホール
8C ビアホール
9A 配線パターン
9B 配線パターン
11 パターン形成層
12 パターン形成層
13 パターン形成層
14 パターン形成層
15 パターン形成層
Claims (1)
- まず、電気的特性の目標値を設定し、次に、この電気的特性を満たすように第1の電気回路シミュレーションにより部品の電気的定数を決定し、その後、この電気的定数を得るためのパターン形状を決定し、データベースの中からその電気的定数に近い電気的定数を持つ部品を検索して選択し、そして、この選択された部品をモジュール内においてレイアウト設計を行い、その後、第2の電気回路シミュレーションを行い、その後、実際に作成したモジュールの電気的特性と目標の電気的特性が一致しているかを判断するステップを有する電子部品の設計方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114144A JP2006293726A (ja) | 2005-04-12 | 2005-04-12 | 電子部品の設計方法 |
US11/629,909 US7496875B2 (en) | 2005-04-12 | 2006-04-11 | Designing method for designing electronic component |
EP06731559A EP1791069A4 (en) | 2005-04-12 | 2006-04-11 | METHOD FOR DESIGNING ELECTRONIC COMPONENTS |
PCT/JP2006/307612 WO2006109785A1 (ja) | 2005-04-12 | 2006-04-11 | 電子部品の設計方法 |
CNA2006800006961A CN101010675A (zh) | 2005-04-12 | 2006-04-11 | 电子元件设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114144A JP2006293726A (ja) | 2005-04-12 | 2005-04-12 | 電子部品の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006293726A true JP2006293726A (ja) | 2006-10-26 |
Family
ID=37087056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114144A Pending JP2006293726A (ja) | 2005-04-12 | 2005-04-12 | 電子部品の設計方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7496875B2 (ja) |
EP (1) | EP1791069A4 (ja) |
JP (1) | JP2006293726A (ja) |
CN (1) | CN101010675A (ja) |
WO (1) | WO2006109785A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008142856A1 (ja) * | 2007-05-22 | 2008-11-27 | Panasonic Corporation | 電子回路シミュレーション用ライブラリ、これが格納された記録媒体、及びライブラリ生成システム |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724117B2 (en) * | 2008-01-11 | 2010-05-25 | Northrop Grumman Systems Corporation | Multilayer passive circuit topology |
JP4856269B1 (ja) * | 2010-09-06 | 2012-01-18 | 株式会社東芝 | 配線設計支援装置及び配線設計支援方法 |
WO2012077280A1 (ja) * | 2010-12-09 | 2012-06-14 | パナソニック株式会社 | 三次元集積回路の設計支援装置及び設計支援方法 |
CN103678814B (zh) * | 2013-12-18 | 2016-06-29 | 北京航空航天大学 | 临界倾角近圆轨道的偏心率预偏置设计方法 |
CN103853887B (zh) * | 2014-03-05 | 2016-09-14 | 北京航空航天大学 | 一种冻结轨道的偏心率的卫星轨道确定方法 |
CN108629103B (zh) * | 2015-04-08 | 2022-02-11 | 上海望友信息科技有限公司 | Smt贴片制造及smt网板制作方法和系统 |
US10244873B2 (en) | 2015-10-01 | 2019-04-02 | Isee Store Innovations, Llc | Adjustable product display system and method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
JP2898493B2 (ja) | 1992-11-26 | 1999-06-02 | 三菱電機株式会社 | ミリ波またはマイクロ波icのレイアウト設計方法及びレイアウト設計装置 |
US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
JPH09204451A (ja) | 1996-01-24 | 1997-08-05 | Sony Corp | 基板設計装置 |
JPH1166122A (ja) | 1997-08-13 | 1999-03-09 | Fujitsu Ltd | 解析モデル作成方法及びそのプログラムを格納した記憶媒体 |
US6021050A (en) * | 1998-12-02 | 2000-02-01 | Bourns, Inc. | Printed circuit boards with integrated passive components and method for making same |
JP4372296B2 (ja) * | 2000-01-21 | 2009-11-25 | 株式会社図研 | プリント基板の3次元形状データ作成システム |
JP2002073718A (ja) | 2000-09-04 | 2002-03-12 | Tdk Corp | 高周波電子部品の設計システム、高周波電子部品の設計方法及び高周波電子部品の製造方法 |
US6665854B2 (en) * | 2000-12-04 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus of checking mount quality of circuit board |
JP2003016133A (ja) | 2001-04-27 | 2003-01-17 | Tdk Corp | 高周波電子部品及びその設計方法 |
JP4082906B2 (ja) * | 2002-01-17 | 2008-04-30 | 富士通株式会社 | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム |
JP2005026312A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Metals Ltd | 高周波電子部品およびその実装方法 |
WO2006127408A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Method and system for increased accuracy for extraction of electrical parameters |
-
2005
- 2005-04-12 JP JP2005114144A patent/JP2006293726A/ja active Pending
-
2006
- 2006-04-11 WO PCT/JP2006/307612 patent/WO2006109785A1/ja active Application Filing
- 2006-04-11 US US11/629,909 patent/US7496875B2/en not_active Expired - Fee Related
- 2006-04-11 EP EP06731559A patent/EP1791069A4/en not_active Withdrawn
- 2006-04-11 CN CNA2006800006961A patent/CN101010675A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008142856A1 (ja) * | 2007-05-22 | 2008-11-27 | Panasonic Corporation | 電子回路シミュレーション用ライブラリ、これが格納された記録媒体、及びライブラリ生成システム |
JP2008293066A (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corp | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101010675A (zh) | 2007-08-01 |
EP1791069A1 (en) | 2007-05-30 |
EP1791069A4 (en) | 2010-11-10 |
US7496875B2 (en) | 2009-02-24 |
WO2006109785A1 (ja) | 2006-10-19 |
US20080028348A1 (en) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006293726A (ja) | 電子部品の設計方法 | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
JP2006209590A (ja) | 電磁界解析装置および解析方法、ならびに解析プログラム | |
US8200445B2 (en) | Power supply noise analysis method, system and program for electronic circuit board | |
JP2009088468A (ja) | チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法 | |
JPWO2005076163A1 (ja) | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム | |
Ruehli et al. | Skin-effect loss models for time-and frequency-domain PEEC solver | |
US7996806B2 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
Varner et al. | Removable EBG-based common-mode filter for high-speed signaling: Experimental validation of prototype design | |
JP2007286691A (ja) | 集積回路設計装置 | |
Zhao et al. | System level power integrity analysis with physics-based modeling methodology | |
JP2000511709A (ja) | 回路シミュレーション | |
WO2003040970A2 (en) | Process for designing high frequency circuits in multiple domains | |
US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
JP4760574B2 (ja) | 等価回路モデル作成方法、等価回路モデル作成プログラム及び等価回路モデル作成装置 | |
Lu et al. | LTCC layer-to-layer misalignment-tolerant coupled inductors and their application to bandpass filter and helical inductors | |
US20060047490A1 (en) | Hierarchical method of power supply noise and signal integrity analysis | |
US9715570B1 (en) | Systems and methods for modeling asymmetric vias | |
US11071197B2 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
CN115348731A (zh) | 一种多层结构的pcb的频率响应建模方法 | |
JP2007004418A (ja) | 電源系解析装置、電源系解析方法及びそのプログラム | |
JP4591693B2 (ja) | 解析方法、解析装置およびプログラム | |
JP6287853B2 (ja) | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム | |
US9831540B2 (en) | Systems and methods for improved chip device performance | |
O’Reilly et al. | Integrated passives in advanced printed wiring boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |