JPH09204451A

JPH09204451A - 基板設計装置

Info

Publication number: JPH09204451A
Application number: JP8010474A
Authority: JP
Inventors: Takashi Okawa; 岳志大河
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-01-24
Filing date: 1996-01-24
Publication date: 1997-08-05

Abstract

(57)【要約】【課題】回路基板に実装される各部品間のクリアラン
スチェックの容易化を図る基板設計装置を提供する。【解決手段】部品Ｐの最大の水平断面形状に各部品Ｐ
の所定の寸法を加算した形状を表すデータを記憶する記
憶手段と、これら部品Ｐの回路基板１０上における実装
位置を指示する指示入力手段と、部品画像等を表示する
表示手段と、指示入力手段により指示された部品Ｐに関
する最大の水平断面形状に所定の寸法を加算した形状に
対応するデータを記憶手段から読み出して、そのデータ
に基づいた部品画像を表示手段に表示する制御を行う制
御手段とを備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板設計装置に関
するものであり、詳しくは、各部品間のクリアランスチ
ェックの容易化を図る回路基板の自動設計装置（ＣＡ
Ｄ）に関するものである。

【０００２】

【従来の技術】電子回路基板等の回路基板をＣＡＤで設
計する場合には、一般に、以下のように行われる。すな
わち、図６（Ａ）に示すように、部品１０１〜１０６
等、回路基板１００上で使用される全ての部品につい
て、同図（Ｂ）に示す部品の平面視の外形パターン２０
１〜２０６等についての部品情報をデータベース化し、
個々の部品情報を集合させた全体を部品マクロライブラ
リーとして記録媒体等に登録しておく。そして、回路基
板１００の設計時には、図６（Ｂ）に示すように、回路
基板１００に対応するレイヤー２００をモニタに表示さ
せ、部品の平面視の外形パターン２０１〜２０６等につ
いてのデータを記録媒体等から読み出してレイヤー２０
０上に表示させながら、各部品１０１〜１０６の配設位
置を決定する。

【０００３】ここで、回路基板１００上への各部品１０
１〜１０６の配設位置を決定する場合には、後のリード
自動挿入或いは自動装着作業で使用される実装機におい
て各部品１０１〜１０６間のクリアランス基準値が決め
られている関係上、これら部品１０１〜１０６を相互に
離しておく必要がある。以下に、実装機における各部品
１０１〜１０６間のクリアランス基準値を例示する。

【０００４】例えば、ある実装機においては、図５
（Ａ）に示すように、本体部が略円柱状の電解コンデン
サ１０７及び１０８を回路基板１００上に並べて配置す
る場合、リード端子のピッチＸ₁及びＸ₂が５．０ｍｍの
ものでは１．０ｍｍ以上のクリアランスが必要となる。
また、リード端子のピッチＸ₁及びＸ₂が２．５ｍｍのも
のでは０．５ｍｍ以上のクリアランスが必要となる。さ
らに、リード端子のピッチＸ₁が５．０ｍｍのものとピ
ッチＸ₂が２．５ｍｍのものとの間では０．７５ｍｍ以
上のクリアランスが必要となる。これによって、各部品
１０１〜１０６には、それぞれ本体の側面部間に間隔Ｃ
₁を開けることが必要となる。

【０００５】この実装機では、図５（Ｂ）に示すよう
に、チップ部品１０９を回路基板１００上に並べて配置
する場合に、部品の本体側面部の間隔Ｃ₂を０．５ｍｍ
以上設けることが必要となる。また、この実装機は、図
５（Ｃ）に示すように、電解コンデンサ１１０の本体部
の下に抵抗１１１が入り込んで設置されるように位置決
めした場合、電解コンデンサ１１０の本体最下部と抵抗
１１１の本体最上部との間隔Ｃ₃を、上下間のクリアラ
ンスとして０．５ｍｍ以上開けることが必要になる。

【０００６】このように、ＣＡＤによる回路基板１００
の設計においては、各部品１０１〜１０６の配設位置を
決定する前提として、一定の部品間寸法を設ける必要が
ある。そのため、ＣＡＤによる回路基板１００の設計に
おいては、実装機に求められるクリアランス基準値を満
たしているかどうかを確認するため、クリアランスチェ
ックを行う必要がある。

【０００７】

【発明が解決しようとする課題】上述した従来のＣＡＤ
による回路基板１００の設計においては、回路基板１０
０に実装される部品１０１〜１０６の相互間のクリアラ
ンスをチェックする際、部品１０１〜１０６のモニタに
表示された外形パターン２０１〜２０６等から個別にク
リアランスをチェックしていた。例えば、図７に示すよ
うに、３つの電解コンデンサについての外形パターン２
０７、２０８及び２０９が回路基板１００に対応するレ
イヤー２００によってモニタに表示されている場合、外
形パターン２０７と２０８のクリアランスＣ₄と外形パ
ターン２０７と２０９のクリアランスＣ₅とを個別にチ
ェックしなければならなかった。そのため、従来のＣＡ
Ｄでは、部品の位置決めに時間がかかり、チェックの精
度も悪かった。

【０００８】また、従来のＣＡＤによる回路基板１００
の設計においては、部品１０１〜１０６の外形パターン
２０１〜２０６を１つのレイヤー２００によってモニタ
上に表示し、これら部品１０１〜１０６の本体部の外形
に関してのみ相互のクリアランスチェックが行われてい
た。しかしながら、部品１０１〜１０６の相互のクリア
ランスは、これら部品１０１〜１０６の本体部の外形間
のみでなく、相互のリード端子等との関係についても考
慮しなければならない場合がある。

【０００９】さらに、上述の図５（Ｃ）に示すように、
電解コンデンサ１１０の本体部の下に抵抗１１１が入り
込んで設置されるよう位置決めした場合には、電解コン
デンサ１１０のリード端子１１０Ｒと抵抗１１１の本体
部との間隔Ｃ₆と、電解コンデンサ１１０の本体最下部
と抵抗１１１の本体最上部との間隔Ｃ₃の双方が問題と
なる。

【００１０】このような場合、従来のＣＡＤによる回路
基板１００の設計においては、図７に示すように、レイ
ヤー２００における電解コンデンサ１１０の外形パター
ン２１０と抵抗１１１の外形パターン２１１とが相互に
重なり合ってモニタに表示されることになり、電解コン
デンサ１１０のリード端子１１０Ｒと抵抗１１１の本体
部との間隔Ｃ₆についてのクリアランスチェックが出来
なかった。

【００１１】一方で、従来のＣＡＤによる回路基板１０
０の設計においては、記憶装置に実装用部品の詳細な形
状データを入力し、モニタ画面上にこれら部品１０１〜
１０６の外形パターンを種々の方向から３次元的に表示
することによってクリアランスをチェックすることも行
われていた。かかる大型の３次元ＣＡＤによって回路基
板１００の設計を行うことにより、実装される部品間の
クリアランスのチェックが、これら部品１０１〜１０６
の本体部の外形間ばかりでなく部品のリード端子間に対
しても行うことができるので、上述の問題を解決するこ
とができる。

【００１２】しかしながら、かかる３次元処理は、入力
すべき部品のデータ量が膨大となるため、いわゆるパー
ソナルコンピューターＣＡＤではメモリ容量が不足し、
また、このような膨大なデータをチェックするプログラ
ムが搭載されていない、等から実用化されていない。一
方、部品の３次元的な形状についてのデータを処理でき
る大容量メモリを有するＣＡＤにおいても、使用される
全ての部品の１つ１つについて３次元的な形状に関する
データを記録装置に登録すると膨大なデータ量となるた
め、データベースの構築やメンテナンスに莫大な労力を
要する、といった問題があった。また、かかる３次元Ｃ
ＡＤは、極めて高価である。

【００１３】本発明は、上述した従来の小容量のＣＡＤ
においても、実装される部品の相互のクリアランスチェ
ックを確実に行い得るようにした基板設計装置を提供す
ることを目的としたものである。

【００１４】

【課題を解決するための手段】この目的を達成した本発
明に係る基板設計装置は、部品の最大の水平断面形状に
各部品の所定の寸法を加算した形状を表すデータを記憶
する記憶手段と、これら部品の回路基板上における実装
位置を指示する指示入力手段と、部品画像等を表示する
表示手段と、指示入力手段により指示された部品に関す
る最大の水平断面形状に所定の寸法を加算した形状に対
応するデータを記憶手段から読み出して、そのデータに
基づいた部品画像を表示手段に表示する制御を行う制御
手段とを備えて構成される。

【００１５】以上のように構成された本発明に係る基板
設計装置によれば、指示手段により指示された部品の実
装位置が表示手段の画面上に指定されることにより、記
憶手段に記憶されたこの部品の最大の水平断面形状に所
定の寸法を加算した形状を表すデータが記憶手段から読
み出されて、そのデータに基づいた画像が表示手段に表
示される。したがって、基板設計装置は、実装部品の相
互のクリアランスが、画面上の部品パターンの重なり合
いの有無によって簡単にチェックされる。

【００１６】

【発明の実施の形態】以下、本発明に係る基板設計装置
の実施の形態について、図面を参照しながら詳細に説明
する。基板設計装置１は、図１に示すように、回路基板
１０の実装空間を３層に構成した第１乃至第３レイヤー
２０、３０、４０のうちのいずれか１つ又は複数のレイ
ヤーを画面に表示するモニタ２と、部品データを格納す
る外部記憶装置３と、この外部記憶装置３に格納された
部品データから所定の部品を指定して表示されたレイヤ
ーの所定位置に入力するキーボード４及びマウス５と、
ＣＰＵが内蔵されている制御部６と、モニタ２の画面表
示をプリントアウトするプリンタ７を備えている。

【００１７】モニタ２は、図２に示すように、回路基板
１０に対応する第１レイヤー２０、第２レイヤー３０及
び第３レイヤー４０のうちいずれか１つ又は複数のレイ
ヤーを画面上に表示する。基板設計装置１は、これら各
レイヤー２０、３０、４０によって、回路基板１０に実
装される各部品Ｐの詳細を後述するクリアランスパター
ンをモニタ２に画像表示する。各レイヤー２０、３０、
４０は、回路基板１０の形状に対応した形状となってい
る。又、各レイヤー２０、３０、４０は、この回路基板
１０に実装される部品Ｐの所定高さ位置に対応してい
る。以下、これら各レイヤー２０、３０、４０について
詳述する。

【００１８】第１レイヤー２０は、各部品Ｐの最大の水
平断面形状を有する高さ位置に対応する層である。この
最大の水平断面形状を有する高さ位置は、それぞれ部品
ごとに異なる。従って、第１レイヤー２０は、回路基板
１０を鉛直上から見た層に該当する。基板設計装置１
は、この第１レイヤー２０によって、後述する各部品Ｐ
の平面視の外形についての第１クリアランスパターンを
モニタ２に画像表示する。

【００１９】第２レイヤー３０は、回路基板１０の表面
付近の高さ位置に対応する層である。基板設計装置１
は、この第２レイヤー３０によって、後述する回路基板
１０の表面付近の高さ位置における各部品Ｐのリード端
子についての第２クリアランスパターンをモニタ２に画
像表示する。

【００２０】第３レイヤー４０は、回路基板１０の裏面
付近の高さ位置に対応する層である。基板設計装置１
は、この第３レイヤー４０によって、後述する回路基板
１０の裏面付近の高さ位置における各部品Ｐのリード端
子についての第３クリアランスパターンをモニタ２に画
像表示する。これら３層に区分されたレイヤー２０、３
０及び４０は、マウス５のクリック操作によりモニタ２
の画面上に、いずれか１つ又は複数が切り換え表示され
る。

【００２１】外部記憶装置３には、上記各レイヤー上に
表示される各部品Ｐのクリアランスパターンについての
形状のデータを登録した部品データが格納されている。
この部品データは、基板設計で使用される全ての部品に
ついてのマクロコード、及び、各部品Ｐの詳細を後述す
るクリアランスパターンの形状データが各レイヤー２
０、３０、４０毎にファイル化して作成され、外部記憶
装置３に格納される。

【００２２】次に、この部品データとして作成されるク
リアランスパターンの形状データについて、図面を参照
しながら説明する。部品データの第１レイヤー２０のフ
ァイルには、各部品Ｐの平面視の外形形状、すなわち、
各部品Ｐの最大の水平断面形状に所定のクリアランスエ
リアを加えた第１クリアランスパターンについての形状
データが入力される。例えば、図３（Ａ）に示すよう
に、平面視の外形形状が直径１０ｍｍの円形である電解
コンデンサ１１の場合、その直径にクリアランス分の１
ｍｍを加算した直径１１ｍｍの円形パターン２１を第１
クリアランスパターン２１とし、第１レイヤー２０のフ
ァイルにはかかる形状データが入力される。

【００２３】部品データの第２レイヤー３０のファイル
には、各部品Ｐのリード端子のピッチを結ぶ線に所定ク
リアランスエリアを加えた第２クリアランスパターンに
ついての形状データが入力される。例えば、図３（Ｂ）
に示すように、上記電解コンデンサ１１のリード端子の
ピッチが５．０ｍｍである場合、第２レイヤー３０のフ
ァイルには、リード端子のピッチ５．０ｍｍにクリアラ
ンス分の２．５ｍｍを加算した７．５ｍｍを長辺とし、
２．５ｍｍのクリアランス分を短辺とする長方形のパタ
ーン３１についての形状データが第２クリアランスパタ
ーン３１の形状データとして入力される。

【００２４】部品データの第３レイヤー４０のファイル
には、各部品Ｐのリード端子が回路基板１０に挿入され
る場合の回路基板１０の裏面におけるリード端子の形状
に所定クリアランスエリアを加えた第３クリアランスパ
ターンについての形状データが入力される。例えば、図
３（Ｃ）に示すように、上記電解コンデンサ１１につ
き、第３レイヤー４０のファイルには、リード端子を中
心点とした所定半径の円形エリア４１Ａと、このリード
端子が折り曲げられる方向に対応する略矩形のエリア４
１Ｂとが一体に構成され、これが一対となったパターン
４１についての形状データが第３クリアランスパターン
４１の形状データとして入力される。

【００２５】以下、同様にして、基板設計で用いられる
各部品Ｐの第１〜第３クリアランスパターンについての
形状データが各レイヤー２０、３０、４０のファイル毎
に部品データとして入力される。この基板設計装置１に
おいては、各部品Ｐについてのクリアランスパターンに
ついて、データベースの肥大化を防止するため単純な形
状としている。

【００２６】次に、この基板設計装置１の動作について
説明する。基板設計装置１においては、図１に示すよう
に、例えばモニタ２の画面に表示された第１レイヤー２
０上で、電解コンデンサ１１の基板１０における設置位
置がマウス５のクリック操作により指定され、かつ、こ
の電解コンデンサ１１のマクロコードがキーボード４の
操作により指定される。かかる指定により、制御部６
は、当該電解コンデンサ１１の第１クリアランスパター
ン２１についての部品データを外部記憶装置３から読み
出し、第１レイヤー２０上にこのクリアランスパターン
２１を表示するようモニタ２を制御する。

【００２７】基板設計装置１においては、かかる指定に
より第１レイヤー２０上に電解コンデンサ１１について
の第１クリアランスパターン２１が表示されると、マウ
ス５のクリック操作で画面を切り換えることによって、
この第１レイヤー２０とともに或いは独立して第２レイ
ヤー３０、第３レイヤー４０を順次モニタ２に表示させ
る。このとき、制御部６は、電解コンデンサ１１につい
ての第２クリアランスパターン３１、第３クリアランス
パターン４１についての部品データを外部記憶装置３か
ら順次読み出し、第２レイヤー３０、第３レイヤー４０
上にこの第２クリアランスパターン３１、第３クリアラ
ンスパターン４１を順次表示するようモニタ２を制御す
る。この結果、図４に示すように、第２レイヤー３０、
第３レイヤー４０のそれぞれの対応位置に第２クリアラ
ンスパターン３１、第３クリアランスパターン４１がそ
れぞれ表示される。

【００２８】以下、同様にして、基板設計で使用される
全ての部品Ｐの基板１０上の設置位置及びマクロコード
がキーボード４及びマウス５によって指定されることに
より、制御部６は、基板設計で使用される全ての部品Ｐ
についてのクリアランスパターンについての部品データ
を外部記憶装置３から読み出し、いずれかのレイヤー上
にこれらのクリアランスパターンを表示するようモニタ
２を制御する。設計者は、モニタ２の画面を目視しなが
らクリアランスパターンが相互に重ならないように、マ
ウス５の操作により各クリアランスパターンの移動、回
転等の微調整作業を行う。このようにして、全ての部品
Ｐの基板１０上における設置位置が決定された所で、こ
の設置位置を所定の記録媒体に記録することにより、基
板設計が終了する。

【００２９】次に、この基板設計装置１の各レイヤー２
０、３０、４０上におけるクリアランスチェック等の方
法について説明する。図２乃至図４に示すように、第１
レイヤー２０上においては、部品の平面視の外形にクリ
アランス分のエリアを付加した第１クリアランスパター
ンが表示されるため、クリアランスパターン同士が重な
り合うか否かで各部品Ｐの本体部同士についてのクリア
ランスをチェックする。

【００３０】この第１レイヤー２０においては、主に電
解コンデンサ、トランジスタ等の、所謂ラジアル部品同
士のクリアランスチェック等に適している。例えば、電
解コンデンサ１１同士を回路基板１０上に接近して設置
する場合、図４に示すように、第１レイヤー２０上には
電解コンデンサ１１の第１クリアランスパターン２１同
士が並んで表示されるが、この場合、クリアランス基準
値を満たしているかどうかは両クリアランスパターン２
１同士が重なるか否かで判断すれば足りるので、クリア
ランスチェックが容易にできる。

【００３１】第２レイヤー３０においては、部品のリー
ド端子のピッチを結ぶ線にクリアランス分のエリアを付
加した第２クリアランスパターンが表示されるため、ク
リアランスパターン同士が重なり合うか否かで回路基板
１０の表面における部品のリード端子に関するクリアラ
ンスをチェックする。

【００３２】この第２レイヤー３０上においては、抵抗
等の所謂アキシャル部品同士間、又は、ラジアル部品と
アキシャル部品間のクリアランスチェック等に適してい
る。例えば、抵抗においては、部品の形状的にラジアル
部品の下に配置可能であるため、そのリード端子及び抵
抗本体部とラジアル部品に関するクリアランスが問題と
なる。また、上述のように電解コンデンサの本体部の下
に抵抗が配置される場合には、図４に示すように、第１
レイヤー２０において電解コンデンサの第１クリアラン
スパターン２１と抵抗の第１クリアランスパターン２２
が重なってしまい、チェックができないからである。こ
のような場合でも、第２レイヤー３０においては電解コ
ンデンサの第２クリアランスパターン３１と抵抗の第２
クリアランスパターン３２が重ならないので、このよう
な配置が可能であることが確認できる。

【００３３】第３レイヤー４０においては、回路基板１
０の裏面における部品のリード端子や回路基板１０のラ
ンドに関するチェック等が行われる。回路基板１０の裏
面で部品のリード端子を曲げる場合は、どの方向にリー
ド端子を曲げるかによって、第３クリアランスパターン
４１の矩形エリア４１Ｂの方向が決定されるので、第３
クリアランスパターン４１が相互に重なる場合は、この
矩形エリア４１Ｂ等の方向を変更すればそのまま配置可
能であるか、或いは部品自体の配置位置を変えなければ
ならないか、等が判断される。

【００３４】以上のように、この基板設計装置１におい
ては、レイヤーを各層に分けて構成したので、平面的な
表示でありながら、立体的なクリアランスチェックが可
能となり、大規模なＣＡＤで３次元的に画面表示したの
と同様の効果が得られる。

【００３５】この基板設計装置１においては、クリアラ
ンスチェックの手段として、プリンタ７から画面をプリ
ントアウトして、紙面上で目視チェックをしてもよい。
この場合も、クリアランスチェックは、クリアランスパ
ターン同士が重なり合うか否かで判断すればよく、クリ
アランスを目盛等で測る必要がないので、一目瞭然であ
り、容易かつ迅速なチェックが可能となる。画面上の目
視、或いは紙面上の目視によってチェックする場合は、
チェックプログラムを用いないことから制御部６のメモ
リ容量の節約となり、その分制御部６の処理速度が向上
し、或いは制御部６のＣＰＵへのクリアランスパターン
の入力数を増やすことができる。

【００３６】この基板設計装置１においては、例えばク
リアランスパターン同士が重なり合った場合にブザー音
とともにエラー表示される自動検出プログラムを用いて
チェックしてもよい。このようなプログラムにおいて
も、クリアランスの基準をクリアしているかどうかは、
クリアランスパターン同士が重なり合うか否かで判断さ
れるので、クリアランスチェックを部品Ｐの外形そのも
のから距離を計測して行う場合と比較して、エラーの検
出速度を著しく速くすることができる。

【００３７】また、このプログラムを用いた場合は、ク
リアランスパターンが相互に接していてエラーであるか
どうか目視において微妙である場合にもいずれかの結果
が検出されるので、目視によるチェックに比べ、厳格な
チェックが可能となる。

【００３８】以上のように、本発明に係る基板設計装置
１によれば、各レイヤー２０、３０、４０上に、部品の
クリアランス分を付加したパターンを表示させることと
したので、チェックが容易かつ迅速にでき、チェックの
見落としがなくなる。従って、基板設計の効率が向上
し、後に行われる実装機の自動実装でのトラブルを減少
させることができる。

【００３９】また、この基板設計装置１によれば、第１
レイヤー２０、第２レイヤー３０、及び第３レイヤー４
０の３つのレイヤーについてそれぞれチェックを行うこ
とにより、部品の外形パターンを３次元的に表示した場
合と同様に、部品間の立体的、総合的なクリアランスチ
ェックを行うことが可能となる。

【００４０】さらに、この基板設計装置１においては、
部品の外形パターンを３次元的に表示する場合と比較し
て、登録すべき部品のデータを少なくすることができる
ので、制御部６がメモリ容量の比較的小さいコンピュー
タであっても精度の高いクリアランスチェックが可能と
なる。

【００４１】本発明の基板設計装置においては、レイヤ
ーを第１レイヤー２０のみとし、第２レイヤー３０以下
を用いない構成としてもよい。この場合であっても、第
１レイヤー２０上に、部品のクリアランス分を付加した
パターンが表示されるので、部品の外形間同士のクリア
ランスだけが問題となる回路基板においては、従来のＣ
ＡＤによる基板設計装置に比べ、クリアランスチェック
が容易かつ迅速にでき、見落としがなくなる。従って、
基板設計の効率が向上し、後の実装機におけるトラブル
も減少する。

【００４２】本発明についての基板設計装置１では、レ
イヤーを３層に分けて構成しているが、何層に分けるか
については特に限定されない。すなわち、レイヤーの分
ける数を少なくした方が、部品データの作成労力や制御
部６のメモリ容量の点で有利であり、一方、レイヤーの
分ける数を増やした方が、より正確なチェックが可能と
なる場合もあるので、必要に応じたレイヤーの数を選択
し、或いは必要に応じてレイヤーの数を適宜追加すれば
よい。

【００４３】例えば、上述の図５（Ｃ）に示すように、
電解コンデンサ１１０の本体部の下に抵抗１１１が設置
される場合等であって、予め高さ方向のクリアランスＣ
₃を画面表示により確認したい場合は、基板設計装置１
において、高さ方向のクリアランスパターン及びレイヤ
ーを追加して個別に表示すればよい。このように、基板
設計装置１は、必要に応じてレイヤーの数を適宜変更す
ることにより、設計基板に応じた柔軟な対応をとること
ができる。

【００４４】また、本発明についての基板設計装置１で
は、モニタ２に表示されるレイヤーをキーボード４或い
はマウス５を操作することによって画面を切り換えて表
示するようにしているが、各レイヤーの大きさを縮小し
て、複数或いは全部のレイヤーを同一画面に表示しても
よいことは勿論である。

【００４５】

【発明の効果】以上詳細に説明したように、本発明に係
る基板設計装置は、表示手段により各部品の平面視の外
形形状にクリアランス分のエリアが付加された部品パタ
ーンがレイヤー上に表示されるので、部品間のクリアラ
ンスチェックを容易かつ迅速に行うことが可能となる。
また、部品のクリアランスパターンを単純形状で登録す
ることにより、部品についてのデータベース構築を容易
に行うことが可能になり、データベースに対するメンテ
ナンスも容易となる。

【図面の簡単な説明】

【図１】本発明を適用した基板設計装置全体についての
構成を示した図である。

【図２】回路基板と回路基板上に配置される各部品、及
び、それに対応してモニタに表示される各レイヤー及び
各部品のクリアランスパターンのイメージを表した図で
ある。

【図３】各レイヤーに表示される部品の各クリアランス
パターンを表した図である。

【図４】各レイヤー上で部品の各クリアランスパターン
が表示される状態を表した図である。

【図５】実装機で必要とされる各部品間のクリアランス
基準値を説明するための図である。

【図６】従来のＣＡＤによる基板設計を説明するための
図である。

【図７】従来の基板設計装置においてレイヤー上に表示
される部品の外形パターンを表した図である。

【符号の説明】

１基板設計装置２モニタ３外部記憶装置４キーボード５マウス６制御部７プリンタ１０回路基板２０第１レイヤー３０第２レイヤー４０第３レイヤー２１電解コンデンサ１１についての第１クリアランス
パターン３１電解コンデンサ１１についての第２クリアランス
パターン４１電解コンデンサ１１についての第３クリアランス
パターン

Claims

【特許請求の範囲】

【請求項１】部品の最大の水平断面形状に各部品の所
定の寸法を加算した形状を表すデータを記憶する記憶手
段と、これら部品の回路基板上における実装位置を指示する指
示入力手段と、部品画像等を表示する表示手段と、上記指示入力手段により指示された部品に関する最大の
水平断面形状に所定の寸法を加算した形状に対応するデ
ータを上記記憶手段から読み出して、そのデータに基づ
いた部品画像を上記表示手段に表示する制御を行う制御
手段と、を備える基板設計装置。
【請求項２】上記記憶手段には、少なくとも上記回路
基板からの高さ位置における部品の最大の水平断面形状
に関する第１のデータと、上記回路基板の表面における
水平断面形状に関する第２のデータのそれぞれに所定の
寸法を加算した形状を表すデータが記憶されており、上記制御手段は、第１のデータ又は第２のデータを選択
して読み出し、そのデータに基づいた画像を上記表示手
段に表示する制御を行うことを特徴とする請求項１に記
載の基板設計装置。
【請求項３】上記制御手段は、部品の最大の水平断面
形状に所定の寸法を加算した形状が相互に重なりあった
場合に、上記表示手段がエラー表示をするように制御す
ることを特徴とする請求項１に記載の基板設計装置。