JPWO2005076163A1 - プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム - Google Patents
プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム Download PDFInfo
- Publication number
- JPWO2005076163A1 JPWO2005076163A1 JP2005517720A JP2005517720A JPWO2005076163A1 JP WO2005076163 A1 JPWO2005076163 A1 JP WO2005076163A1 JP 2005517720 A JP2005517720 A JP 2005517720A JP 2005517720 A JP2005517720 A JP 2005517720A JP WO2005076163 A1 JPWO2005076163 A1 JP WO2005076163A1
- Authority
- JP
- Japan
- Prior art keywords
- emc
- wiring
- placement
- circuit board
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
特に、不要輻射ノイズの発生源となり易いデジタル回路基板については、インダクタンス素子やキャパシタンス素子を用いたIC電源配線の高周波分離や信号配線のストリップ構造化等、様々なノイズ対策設計が検討されている。
従って、これらの考慮すべき事項をまとめた設計ルールに基づいて設計データを細かくチェックする作業が発生し、この作業が困難かつ膨大な時間を必要とするため限られた設計時間内では十分なEMC設計が実施出来ないという課題があった。
すなわち、従来の方法では、バイパスコンデンサ等の配置位置や配線経路を人間が「設計ルールを遵守する範囲」で無作為に決定するため、EMC設計品質がパターン設計者に依存し設計品質にばらつきを生じやすいという問題があった。
また、本発明に係る上記プリント基板設計方法では、上記配置配線範囲における上記EMC対策部品の配置配線を、上記EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価することを含むようにすることもできる。
また、本発明に係る上記プリント基板設計方法において、上記配置配線範囲における上記EMC対策部品の配置配線を、上記余裕度と上記重み量とに基づいて評価するようにすると、上記EMC対策部品の最適配置配線を明示できるようになり、設計品質がパターン設計者に依存しない安定したプリント基板のEMC設計が可能になる。
したがって、本発明によれば、パターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計方法、プリント基板設計装置及びCADシステムを提供できる。
2〜 3 電源端子
4〜 5 GND端子
6〜 7 信号端子
8〜 9 バイパスコンデンサ
10〜11 電源配線
12 GND配線
13〜14 信号配線
15 ビア
16〜17 IC端子から半径20mmの円
18 円16と円17の重なる領域
19 ICから10mmの離れた位置を表す線
20〜21 配置配線可能領域
22 バイパスコンデンサの配置限界の輪郭(配置角度90度)
23 バイパスコンデンサの配置限界の輪郭(配置角度0度)
24 等高線
25−1 最適評価点
図1は、本発明に係る実施の形態のプリント基板設計方法のフローチャートであり、このフローチャートにしたがってプリント基板設計を行うことにより、設計者に依存することなく最適なEMC設計が可能となる。
以下、図1のフローチャートに基づいて本実施の形態のプリント基板設計方法について説明する。
実施の形態のプリント基板設計方法において、ステップS1では、回路部品情報に基づいて抽出された大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品のうち、比較的大きな実装面積を占める大規模IC等(大型部品)、及び配置位置があらかじめ決められているコネクタ(端子)類(固定部品)の配置を、回路配線及び端子配置情報に基づいて決定する。
次に、ステップS2で、中規模IC(中型部品)及びIC周辺回路部品(小型回路部品)の配置を決定し、それらの配線パターンを決定する。このステップS1とステップS2により、大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品からなる基本構成と基本パターンが決定される。
ステップS3で、ステップS1とステップS2で決定した基本構成と基本パターンを基に、EMC対策部品の配置・配線可能領域を算出する。具体的には、ステップS1、及びステップS2で決定された、大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品が閉める領域と配線パターンが形成される領域を除いた領域が、EMC対策部品の配置・配線可能領域として算出される。
ステップS4では、追加すべきEMC対策部品を選択する。
ステップS5では、信号周波数、電源電圧等の、EMC対策部品を配置配線するに当たって必要な回路情報を取得する。
ステップS6では、EMC設計ルールを参照して、EMC対策部品の配置することができる範囲を算出する。
例えば、バイパスコンデンサ9を、IC1の電源端子3とGND端子5の間に挿入する(図2参照)に当たって表1に示すEMC設計ルールがある場合、IC1の電源端子3を中心とする半径20mmの円16と、IC1のGND端子5を中心とする半径20mmの円17の重なった範囲がバイパスコンデンサ9の配置可能範囲(以下、設計ルール基準配置可能範囲という。)として算出される(図3参照)。
ステップS7で、ステップS6で算出したEMC対策部品の設計ルール基準配置・配線可能範囲から実装上又は基板製造上の制約からEMC対策部品を配置できない範囲を除くことにより、実装及び設計ルール基準配置・配線可能範囲を算出する。
例えば、表2に示す部品の実装上又は基板製造上の制約がある場合、図4に示すように、ステップS6で算出した設計ルール基準配置・配線可能範囲から、19の部号で示すICの端から10mm以内の範囲と部品端及び既存配線から0.1mm以内の範囲が除かれて、実装及び設計ルール基準配置・配線可能範囲20が算出される。ここで、上記説明において、実装上又は基板製造上の制約と言っているが、実装上及び基板製造上の両方の制約を考慮して制約条件を設定してもよいことはいうまでもない。
ステップS8で、ステップS7で算出した実装及び設計ルール基準配置・配線可能範囲20において、例えば、格子状に配置候補点21を設定する(図5)。
この配置候補点21の間隔は、配置されるEMC対策部品の寸法及び形状等を考慮して決定される。
ステップS9で、ステップS8で設定した配置候補点にEMC対策部品をその中心が候補点に一致するように仮配置して、EMC対策部品全体が実装及び設計ルール基準配置・配線可能範囲20に収まる候補点を抽出し(候補点の絞込み)、絞り込んだ配置候補点の1つにEMC部品を配置する。
具体的には、図6に示す様に、表2の制約事項である配置角度が0度および90度の場合についてそれぞれ、候補点21に配置されたバイパスコンデンサが実装及び設計ルール基準配置・配線可能範囲20内に収まるか否かを判定して、その範囲20からバイパスコンデンサがはみ出す候補点を除外することにより配置点21を絞り込む(図6、図7)。
尚、図6において22はバイパスコンデンサ9の配置角度90度とした場合の配置例を示し、図7において23はバイパスコンデンサ9の配置角度0度とした場合の配置例を示す。
ステップS10では、ステップS9で配置したEMC対策部品に必要な配線を施す。
ステップS11では、ステップS9で配置したEMC対策部品の配置マージン量及びステップS10で施した配線の配線マージン量を、設計ルール及び実装上の制約の各項目ごとに算出する。
ここで、マージン量とは、設計ルール及び実装上の制約における余裕度である。
例えば、表1の項目1の配置距離に関して言えば、IC電源端子とコンデンサ間の間隔が16mmであったとすると、20mm以内という条件に対してマージン量は4mmとなり、表2の項目1の配置禁止範囲に関して言えば、IC端からEMC対策部品との距離が15mmであったとすると、10mm以内に配置をしてはいけないという条件に対してマージン量は5mmとなる。
設計ルール及び実装上の制約の各項目ごとに算出された重みデータと、ステップS11で算出されたマージン量に基づいて、配線の評価点及び配置の評価点を算出する。
例えば、配線の評価点(配線の評価点の総和)は、配線に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられ、配置の評価点(配置の評価点の総和)は配置に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられる。
ステップS13では、配線(配線パターン設計)を変更して評価を繰り返すか否かを判断し、終了する場合はステップS14に進み、終了しない場合は、ステップS10に戻って、配線パターン設計を変更し、ステップS10からステップS13を繰り返す。
例えば、このステップS10〜ステップS13を繰り返すことにより、仮配置した格子点について全ての可能な配線パターンについて評価して、配線候補の終了とすることができる。
尚、この配線候補の数は、極めて大きな数になる場合があっても有限であることから、全ての配線候補を評価することは可能である。
ステップS14では、配置を変更して評価を繰り返すか否かを判断し、終了する場合はステップS15に進み、配置を変更して評価を繰り返す場合は、ステップS9に戻って、配置点を変更し、ステップS10からステップS14を繰り返す。
ここでは、例えば、全ての格子点についての評価が終了したときに、配線候補が終了したとする。
ステップS15では、評価した配置及び配線案のうちの1つの候補点について表示し、ステップS16でステップS15で表示した配置及び配線案に決定する場合にはEMC対策部品の配置及び配線設計を完了し、他の候補にする場合には、ステップS15に戻って、評価した別の配置及び配線案を表示し、さらにステップS16で確認する。
例えば、このステップS15,S16では、最初に、最も評価点の高い配置及び配線案の第一候補を表示して、その点に決定するか否か確認し、その点に決定する場合はEMC対策部品の配置及び配線設計を完了する。
また、設計ルール等において考慮されていない事項により、その最適な候補点に設定することに支障があるなどの理由により、その最適候補点に決定しない場合には、ステップS15に戻って、次に評価点の高い第二候補点を表示して、ステップS16で確認する。
さらに、その第二候補点でも支障が有る場合には、さらに、ステップS15及びステップS16を繰り返す。
以上のステップS15及びステップS16を繰り返すことにより、最終的に最適な候補点に決定する。
また、配置角度0の場合の等高線表示は、配置角度90度の場合における図8と同様、図9のように示される。
本発明では、また、等高線に代えて、評価点に応じて色分けして表示するコンター図表示としてもよい。
以上のように、本発明では、各格子点の評価点を基に、最適評価点分布を等高線又はコンター図表示して示すことも可能である。
(重み量)
本実施の形態では、EMC対策設計ルールにおける部品配置及び配線に対する各項目ごとに、接続されるICの信号周波数、電流値、過去にその項目に関連してEMC問題を発生した実績の有無及び基板設計上容易が否かに基づいて、例えば、表2に示すように重み量が決定され、データ化される。
尚、表3において、過去のEMC問題の発生の有無とは、具体的には例えば、過去に、同一又は類似のICを用いた回路において、EMCに関する問題が発生したことがある場合等をいう。
また、適用の容易さは、例えば、過去に同じ種類のICにおいて、EMC対策部品を用いて対策したことがあるかどうか等をもとに、過去に対策したことがある場合には高いウエイトとする。
EMC設計ルールにおける条件となる合否判定値は、項目ごとに、例えば、3mまたは10m離れた遠方におけるEMI減衰量(または増加量)を理論計算又は実験で把握することにより決定されるが、この判定値の前後では、例えば図10に示すように、EMC低減効果は変化する。
また、合否判定値より設計値が大きくなるにしたがってEMC低減効果が高くなる図10とは逆の傾向を示す場合には、設計値と合否判定値の間の差(設計値−合否判定値)を、マージン値とする。
上述のようにして求めた重み量とマージン量とに基づいて、各項目の評価点は、例えば、次の式(1)で求められる。
評価点=基本点(例えば、10点)×(1+マージン量/判定値)×重み量…式(1)
ここで、基本点は、10点に限られるものではないことはいうまでもなく、各評価点及び総評価点が評価を行うにあたって評価しやすい適当な数字になるように設定すればよい。
また、配置配線可能範囲における格子状の配置配線候補位置が設計ルールを満足しているかどうか判定することが可能となり、さらに、図1のフローに示す様に制約事項毎に重み付けをした最適度評価点を算出することにより最適位置の判定も可能となる。
特に、不要輻射ノイズの発生源となり易いデジタル回路基板については、インダクタンス素子やキャパシタンス素子を用いたIC電源配線の高周波分離や信号配線のストリップ構造化等、様々なノイズ対策設計が検討されている。
従って、これらの考慮すべき事項をまとめた設計ルールに基づいて設計データを細かくチェックする作業が発生し、この作業が困難かつ膨大な時間を必要とするため限られた設計時間内では十分なEMC設計が実施出来ないという課題があった。
すなわち、従来の方法では、バイパスコンデンサ等の配置位置や配線経路を人間が「設計ルールを遵守する範囲」で無作為に決定するため、EMC設計品質がパターン設計者に依存し設計品質にばらつきを生じやすいという問題があった。
また、本発明に係る上記プリント基板設計方法では、上記配置配線範囲における上記EMC対策部品の配置配線を、上記EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価することを含むようにすることもできる。
また、本発明に係る上記プリント基板設計方法において、上記配置配線範囲における上記EMC対策部品の配置配線を、上記余裕度と上記重み量とに基づいて評価するようにすると、上記EMC対策部品の最適配置配線を明示できるようになり、設計品質がパターン設計者に依存しない安定したプリント基板のEMC設計が可能になる。
したがって、本発明によれば、パターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計方法、プリント基板設計装置及びCADシステムを提供できる。
図1は、本発明に係る実施の形態のプリント基板設計方法のフローチャートであり、このフローチャートにしたがってプリント基板設計を行うことにより、設計者に依存することなく最適なEMC設計が可能となる。
以下、図1のフローチャートに基づいて本実施の形態のプリント基板設計方法について説明する。
実施の形態のプリント基板設計方法において、ステップS1では、回路部品情報に基づいて抽出された大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品のうち、比較的大きな実装面積を占める大規模IC等(大型部品)、及び配置位置があらかじめ決められているコネクタ(端子)類(固定部品)の配置を、回路配線及び端子配置情報に基づいて決定する。
次に、ステップS2で、中規模IC(中型部品)及びIC周辺回路部品(小型回路部品)の配置を決定し、それらの配線パターンを決定する。このステップS1とステップS2により、大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品からなる基本構成と基本パターンが決定される。
ステップS3で、ステップS1とステップS2で決定した基本構成と基本パターンを基に、EMC対策部品の配置・配線可能領域を算出する。具体的には、ステップS1、及びステップS2で決定された、大規模IC、中規模IC、コネクタ(端子)類及びIC周辺回路部品が閉める領域と配線パターンが形成される領域を除いた領域が、EMC対策部品の配置・配線可能領域として算出される。
ステップS4では、追加すべきEMC対策部品を選択する。
ステップS5では、信号周波数、電源電圧等の、EMC対策部品を配置配線するに当たって必要な回路情報を取得する。
ステップS6では、EMC設計ルールを参照して、EMC対策部品の配置することができる範囲を算出する。
例えば、バイパスコンデンサ9を、IC1の電源端子3とGND端子5の間に挿入する(図2参照)に当たって表1に示すEMC設計ルールがある場合、IC1の電源端子3を中心とする半径20mmの円16と、IC1のGND端子5を中心とする半径20mmの円17の重なった範囲がバイパスコンデンサ9の配置可能範囲(以下、設計ルール基準配置可能範囲という。)として算出される(図3参照)。
ステップS7で、ステップS6で算出したEMC対策部品の設計ルール基準配置・配線可能範囲から実装上又は基板製造上の制約からEMC対策部品を配置できない範囲を除くことにより、実装及び設計ルール基準配置・配線可能範囲を算出する。
例えば、表2に示す部品の実装上又は基板製造上の制約がある場合、図4に示すように、ステップS6で算出した設計ルール基準配置・配線可能範囲から、19の部号で示すICの端から10mm以内の範囲と部品端及び既存配線から0.1mm以内の範囲が除かれて、実装及び設計ルール基準配置・配線可能範囲20が算出される。ここで、上記説明において、実装上又は基板製造上の制約と言っているが、実装上及び基板製造上の両方の制約を考慮して制約条件を設定してもよいことはいうまでもない。
ステップS8で、ステップS7で算出した実装及び設計ルール基準配置・配線可能範囲20において、例えば、格子状に配置候補点21を設定する(図5)。
この配置候補点21の間隔は、配置されるEMC対策部品の寸法及び形状等を考慮して決定される。
ステップS9で、ステップS8で設定した配置候補点にEMC対策部品をその中心が候補点に一致するように仮配置して、EMC対策部品全体が実装及び設計ルール基準配置・配線可能範囲20に収まる候補点を抽出し(候補点の絞込み)、絞り込んだ配置候補点の1つにEMC部品を配置する。
具体的には、図6に示す様に、表2の制約事項である配置角度が0度および90度の場合についてそれぞれ、候補点21に配置されたバイパスコンデンサが実装及び設計ルール基準配置・配線可能範囲20内に収まるか否かを判定して、その範囲20からバイパスコンデンサがはみ出す候補点を除外することにより配置点21を絞り込む(図6、図7)。
尚、図6において22はバイパスコンデンサ9の配置角度90度とした場合の配置例を示し、図7において23はバイパスコンデンサ9の配置角度0度とした場合の配置例を示す。
ステップS10では、ステップS9で配置したEMC対策部品に必要な配線を施す。
ステップS11では、ステップS9で配置したEMC対策部品の配置マージン量及びステップS10で施した配線の配線マージン量を、設計ルール及び実装上の制約の各項目ごとに算出する。
ここで、マージン量とは、設計ルール及び実装上の制約における余裕度である。
例えば、表1の項目1の配置距離に関して言えば、IC電源端子とコンデンサ間の間隔が16mmであったとすると、20mm以内という条件に対してマージン量は4mmとなり、表2の項目1の配置禁止範囲に関して言えば、IC端からEMC対策部品との距離が15mmであったとすると、10mm以内に配置をしてはいけないという条件に対してマージン量は5mmとなる。
設計ルール及び実装上の制約の各項目ごとに算出された重みデータと、ステップS11で算出されたマージン量に基づいて、配線の評価点及び配置の評価点を算出する。
例えば、配線の評価点(配線の評価点の総和)は、配線に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられ、配置の評価点(配置の評価点の総和)は配置に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられる。
ステップS13では、配線(配線パターン設計)を変更して評価を繰り返すか否かを判断し、終了する場合はステップS14に進み、終了しない場合は、ステップS10に戻って、配線パターン設計を変更し、ステップS10からステップS13を繰り返す。
例えば、このステップS10〜ステップS13を繰り返すことにより、仮配置した格子点について全ての可能な配線パターンについて評価して、配線候補の終了とすることができる。
尚、この配線候補の数は、極めて大きな数になる場合があっても有限であることから、全ての配線候補を評価することは可能である。
ステップS14では、配置を変更して評価を繰り返すか否かを判断し、終了する場合はステップS15に進み、配置を変更して評価を繰り返す場合は、ステップS9に戻って、配置点を変更し、ステップS10からステップS14を繰り返す。
ここでは、例えば、全ての格子点についての評価が終了したときに、配線候補が終了したとする。
ステップS15では、評価した配置及び配線案のうちの1つの候補点について表示し、ステップS16でステップS15で表示した配置及び配線案に決定する場合にはEMC対策部品の配置及び配線設計を完了し、他の候補にする場合には、ステップS15に戻って、評価した別の配置及び配線案を表示し、さらにステップS16で確認する。
例えば、このステップS15,S16では、最初に、最も評価点の高い配置及び配線案の第一候補を表示して、その点に決定するか否か確認し、その点に決定する場合はEMC対策部品の配置及び配線設計を完了する。
また、設計ルール等において考慮されていない事項により、その最適な候補点に設定することに支障があるなどの理由により、その最適候補点に決定しない場合には、ステップS15に戻って、次に評価点の高い第二候補点を表示して、ステップS16で確認する。
さらに、その第二候補点でも支障が有る場合には、さらに、ステップS15及びステップS16を繰り返す。
以上のステップS15及びステップS16を繰り返すことにより、最終的に最適な候補点に決定する。
また、配置角度0の場合の等高線表示は、配置角度90度の場合における図8と同様、図9のように示される。
本発明では、また、等高線に代えて、評価点に応じて色分けして表示するコンター図表示としてもよい。
以上のように、本発明では、各格子点の評価点を基に、最適評価点分布を等高線又はコンター図表示して示すことも可能である。
(重み量)
本実施の形態では、EMC対策設計ルールにおける部品配置及び配線に対する各項目ごとに、接続されるICの信号周波数、電流値、過去にその項目に関連してEMC問題を発生した実績の有無及び基板設計上容易が否かに基づいて、例えば、表2に示すように重み量が決定され、データ化される。
尚、表3において、過去のEMC問題の発生の有無とは、具体的には例えば、過去に、同一又は類似のICを用いた回路において、EMCに関する問題が発生したことがある場合等をいう。
また、適用の容易さは、例えば、過去に同じ種類のICにおいて、EMC対策部品を用いて対策したことがあるかどうか等をもとに、過去に対策したことがある場合には高いウエイトとする。
EMC設計ルールにおける条件となる合否判定値は、項目ごとに、例えば、3mまたは10m離れた遠方におけるEMI減衰量(または増加量)を理論計算又は実験で把握することにより決定されるが、この判定値の前後では、例えば図10に示すように、EMC低減効果は変化する。
また、合否判定値より設計値が大きくなるにしたがってEMC低減効果が高くなる図10とは逆の傾向を示す場合には、設計値と合否判定値の間の差(設計値−合否判定値)を、マージン値とする。
上述のようにして求めた重み量とマージン量とに基づいて、各項目の評価点は、例えば、次の式(1)で求められる。
評価点=基本点(例えば、10点)×(1+マージン量/判定値)×重み量…式(1)
ここで、基本点は、10点に限られるものではないことはいうまでもなく、各評価点及び総評価点が評価を行うにあたって評価しやすい適当な数字になるように設定すればよい。
また、配置配線可能範囲における格子状の配置配線候補位置が設計ルールを満足しているかどうか判定することが可能となり、さらに、図1のフローに示す様に制約事項毎に重み付けをした最適度評価点を算出することにより最適位置の判定も可能となる。
2〜 3 電源端子
4〜 5 GND端子
6〜 7 信号端子
8〜 9 バイパスコンデンサ
10〜11 電源配線
12 GND配線
13〜14 信号配線
15 ビア
16〜17 IC端子から半径20mmの円
18 円16と円17の重なる領域
19 ICから10mmの離れた位置を表す線
20〜21 配置配線可能領域
22 バイパスコンデンサの配置限界の輪郭(配置角度90度)
23 バイパスコンデンサの配置限界の輪郭(配置角度0度)
24 等高線
25−1 最適評価点
Claims (17)
- 基板の実装面に回路情報に基づいて回路部品の配置配線設計をすることと、
上記実装面から、上記回路部品の配置領域及び配線領域を除くことにより、EMC対策部品を配置配線することが可能なEMC対策部品の配置配線可能領域を算出することと、
上記算出された配置配線可能領域から、EMC設計ルールに基づいてEMC対策部品の配置配線範囲を算出することと、を含むプリント基板設計方法。 - EMC対策部品の配置配線範囲は、上記EMC設計ルールと実装上及び/又は基板製造上の制約事項とに基づいて算出される請求項1に記載のプリント基板設計方法。
- 上記回路部品としてICを含み、かつ上記EMC対策部品として上記ICの端子に接続されるIC用EMC対策部品を含んでおり、そのIC用EMC対策部品に関する上記EMC設計ルールが上記ICの端子と上記EMC対策部品との距離により定められるルールを含む請求項1又は2に記載のプリント基板設計方法。
- 上記EMC設計ルールは、複数の項目を含み、その各項目に対応してそれぞれ決定されるEMC対策部品の配置配線範囲の重複部分を上記EMC対策部品の配置配線範囲として算出する請求項1〜3のうちのいずれか1つに記載のプリント基板設計方法。
- 上記複数の項目は、上記ICの端子から上記IC用EMC対策部品までの直線距離に関する項目、及び上記ICの端子から上記IC用EMC対策部品までの配線長に関する項目を含む請求項4記載のプリント基板設計方法。
- 上記ICの端子は電源端子であって、上記基板にその電源端子に接続されるビアホールが形成されており、
上記EMC設計ルールは、上記ビアホールから上記IC用EMC対策部品までの配線長に関する項目、当該配線長と上記ビアホールから上記電源端子までの配線長との比に関する項目を含む請求項4又は5に記載のプリント基板設計方法。 - 上記プリント基板設計方法においてさらに、上記配置配線範囲における上記EMC対策部品の配置配線をEMC設計ルールに対して評価することを含み、その評価が、上記EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価される請求項1〜6のうちのいずれか1つに記載のプリント基板設計方法。
- 上記EMC対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記EMC対策部品を仮配置配線してそれぞれ上記評価し、各格子点における評価点を算出することを含む請求項7に記載のプリント基板設計方法。
- 請求項1〜8のうちのいずれか1つに記載のプリント基板設計方法をコンピューターで実行するためのプログラム。
- 請求項9記載のプログラムを記録した記録媒体。
- 回路部品の配置配線設計がされた実装面から、上記回路部品の配置領域及び配線領域を除いて、EMC対策部品を配置配線することが可能な配置配線可能領域を算出し、EMC設計ルールに基づいて上記算出された配置配線可能領域におけるEMC対策部品の配置配線範囲を算出して該範囲を表示する手段を含むことを特徴とするプリント基板設計装置。
- 上記EMC対策部品の上記配置配線範囲を設計者が入力可能な範囲とし、その範囲外には入力できないように制限する手段をさらに含む請求項11に記載のプリント基板設計装置。
- 上記プリント基板設計装置においてさらに、上記配置配線範囲における上記EMC対策部品の配置配線をEMC設計ルールに対して評価する評価手段を含み、その評価手段が、上記EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価する請求項11又は12に記載のプリント基板設計装置。
- 上記EMC対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記EMC対策部品を仮配置配線してそれぞれ上記評価し、その評価点に基づいて各格子点におけるEMC対策効果の優劣を評価する手段を含む請求項13に記載のプリント基板設計装置。
- 上記各格子点の位置と、その各格子点における評価点とに基づいて、上記EMC対策部品の配置配線範囲におけるEMC対策効果を等高線表示又はコンター図表示する手段を含む請求項14記載のプリント基板設計装置。
- 上記各格子点における評価は、上記EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価される請求項14又は15に記載のプリント基板設計装置。
- 上記請求項11から16のうちのいずれか1つに記載のプリント基板装置を備えたCADシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028840 | 2004-02-05 | ||
JP2004028840 | 2004-02-05 | ||
PCT/JP2005/001589 WO2005076163A1 (ja) | 2004-02-05 | 2005-02-03 | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005076163A1 true JPWO2005076163A1 (ja) | 2008-01-10 |
JP4294647B2 JP4294647B2 (ja) | 2009-07-15 |
Family
ID=34835934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517720A Expired - Fee Related JP4294647B2 (ja) | 2004-02-05 | 2005-02-03 | プリント基板設計装置とcadシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7412683B2 (ja) |
EP (1) | EP1693772A4 (ja) |
JP (1) | JP4294647B2 (ja) |
CN (1) | CN100440227C (ja) |
WO (1) | WO2005076163A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7882464B1 (en) | 2005-02-14 | 2011-02-01 | Cadence Design Systems, Inc. | Method and system for power distribution analysis |
JP4575326B2 (ja) * | 2006-05-01 | 2010-11-04 | シャープ株式会社 | 基板レイアウトチェックシステムおよび方法 |
CN101303704B (zh) * | 2007-05-10 | 2010-06-02 | 英业达股份有限公司 | 印刷电路板设计方法 |
JP5029351B2 (ja) * | 2007-12-28 | 2012-09-19 | 富士通株式会社 | 解析モデル作成技術および基板モデル作成技術 |
JP5241358B2 (ja) * | 2008-07-11 | 2013-07-17 | キヤノン株式会社 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
JP2010198466A (ja) * | 2009-02-26 | 2010-09-09 | Toshiba Corp | 配線基板の配線設計方法 |
CN102033973A (zh) * | 2009-09-30 | 2011-04-27 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板布线系统及印刷电路板上的零件定位方法 |
CN102043874B (zh) * | 2009-10-21 | 2013-06-05 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板温升分析系统及方法 |
CN102096726B (zh) * | 2009-12-09 | 2014-04-30 | 鸿富锦精密工业(深圳)有限公司 | 印刷钢板设计系统及方法 |
JP5664649B2 (ja) | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
JP5668394B2 (ja) * | 2010-09-30 | 2015-02-12 | 富士通株式会社 | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
TW201248440A (en) * | 2011-05-26 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | Circuit board wiring system and method |
US8807948B2 (en) * | 2011-09-29 | 2014-08-19 | Cadence Design Systems, Inc. | System and method for automated real-time design checking |
WO2013140471A1 (ja) * | 2012-03-23 | 2013-09-26 | 日本電気株式会社 | デザインルールチェックシステム、方法、及びプログラムを格納した非一時的なコンピュータ可読媒体 |
CN102693338B (zh) * | 2012-05-14 | 2014-04-23 | 江苏中科梦兰电子科技有限公司 | 一种内存设备的布线方法 |
CN108463048B (zh) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | 基板电路装置 |
US10606974B1 (en) * | 2018-03-05 | 2020-03-31 | Cadence Design Systems, Inc. | System and method for dynamic visual guidance of mutually paired components in a circuit design editor |
JP7346479B2 (ja) * | 2021-03-17 | 2023-09-19 | 株式会社藤商事 | 遊技機 |
JP7346480B2 (ja) * | 2021-03-17 | 2023-09-19 | 株式会社藤商事 | 遊技機 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
JP2759573B2 (ja) | 1992-01-23 | 1998-05-28 | 株式会社日立製作所 | 回路基板の配線パターン決定方法 |
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
US6026223A (en) * | 1996-06-28 | 2000-02-15 | Scepanovic; Ranko | Advanced modular cell placement system with overlap remover with minimal noise |
JPH11135634A (ja) * | 1997-10-28 | 1999-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体 |
US6691296B1 (en) * | 1998-02-02 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Circuit board design aiding |
JP3178603B2 (ja) | 1998-06-10 | 2001-06-25 | 日本電気株式会社 | 自動部品配置方法、システムおよび自動部品配置プログラムを記録した記録媒体 |
JP3611468B2 (ja) * | 1999-01-19 | 2005-01-19 | 松下電器産業株式会社 | パターン生成方法 |
JP2001125943A (ja) | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
US6232154B1 (en) * | 1999-11-18 | 2001-05-15 | Infineon Technologies North America Corp. | Optimized decoupling capacitor using lithographic dummy filler |
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
JP3372918B2 (ja) * | 1999-12-21 | 2003-02-04 | 日本電気株式会社 | 設計支援システム及びセル配置方法 |
US6629302B2 (en) * | 1999-12-22 | 2003-09-30 | Shinji Miura | Circuit board design aiding apparatus, design aiding method, and storage medium storing design aiding program |
TW530229B (en) * | 2000-01-27 | 2003-05-01 | Matsushita Electric Ind Co Ltd | A computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise |
JP2002015023A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2002016337A (ja) | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
JP2002259478A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | 統合デジタル回路設計システム及び設計方法 |
US7114132B2 (en) * | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
JP3664392B2 (ja) * | 2001-04-20 | 2005-06-22 | 株式会社Nec情報システムズ | 回路基板部品配置設計支援装置、支援方法およびプログラム |
JP2003044541A (ja) | 2001-07-31 | 2003-02-14 | Hitachi Ltd | 部品配置評価装置及び方法 |
US6625791B1 (en) | 2002-05-10 | 2003-09-23 | Sun Microsystems, Inc. | Sliding grid based technique for optimal on-chip decap insertion |
US6763509B2 (en) * | 2002-09-26 | 2004-07-13 | Sun Microsystems, Inc. | Method and apparatus for allocating decoupling capacitor cells |
US6898769B2 (en) | 2002-10-10 | 2005-05-24 | International Business Machines Corporation | Decoupling capacitor sizing and placement |
JP2004258756A (ja) | 2003-02-24 | 2004-09-16 | Sharp Corp | 回路部品配置設計方法、及び回路部品配置設計支援装置 |
JP4561103B2 (ja) * | 2004-01-16 | 2010-10-13 | コニカミノルタエムジー株式会社 | インクジェット記録装置 |
-
2005
- 2005-02-03 WO PCT/JP2005/001589 patent/WO2005076163A1/ja not_active Application Discontinuation
- 2005-02-03 JP JP2005517720A patent/JP4294647B2/ja not_active Expired - Fee Related
- 2005-02-03 CN CNB2005800002453A patent/CN100440227C/zh not_active Expired - Fee Related
- 2005-02-03 EP EP05709682A patent/EP1693772A4/en not_active Withdrawn
- 2005-02-03 US US10/555,758 patent/US7412683B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100440227C (zh) | 2008-12-03 |
CN1771500A (zh) | 2006-05-10 |
JP4294647B2 (ja) | 2009-07-15 |
US20060242615A1 (en) | 2006-10-26 |
EP1693772A1 (en) | 2006-08-23 |
WO2005076163A1 (ja) | 2005-08-18 |
US7412683B2 (en) | 2008-08-12 |
EP1693772A4 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4294647B2 (ja) | プリント基板設計装置とcadシステム | |
US7757196B2 (en) | Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards | |
US7797663B2 (en) | Conductive dome probes for measuring system level multi-GHZ signals | |
JP5396502B2 (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
US7979983B2 (en) | Connection an integrated circuit on a surface layer of a printed circuit board | |
CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
KR20030081475A (ko) | 회로 레이아웃 설계 방법 및 그 시스템 | |
US7421672B2 (en) | Checks for signal lines | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
JP2006293726A (ja) | 電子部品の設計方法 | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP4728944B2 (ja) | 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置 | |
US7519936B2 (en) | Unallocatable space depicting system and method for a component on a printed circuit board | |
JP4768380B2 (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
JP2007241802A (ja) | 基板設計支援装置、プリント基板、基板設計支援プログラムおよび基板設計支援方法 | |
JP4540861B2 (ja) | プリント基板におけるバイパスコンデンサ配置配線設計支援システムおよびプログラム | |
JPH05256909A (ja) | プリント配線基板のテストパッド配置方法 | |
US8204722B2 (en) | Simulation apparatus, simulation method, and simulation program | |
JP2012118615A (ja) | プリント配線板部品自動配置装置 | |
JP3630242B2 (ja) | 基板cadシステムにおけるクリアランスチェック処理方法 | |
JP2001067390A (ja) | プリント基板設計装置 | |
JP2001067389A (ja) | プリント基板設計装置 | |
JP2005174014A (ja) | 部品クリアランスチェック装置 | |
JPH1166134A (ja) | プリント配線基板設計開発支援システム | |
JPS63311576A (ja) | 部品配置図作製装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |