JP5241358B2 - プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 - Google Patents
プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 Download PDFInfo
- Publication number
- JP5241358B2 JP5241358B2 JP2008182043A JP2008182043A JP5241358B2 JP 5241358 B2 JP5241358 B2 JP 5241358B2 JP 2008182043 A JP2008182043 A JP 2008182043A JP 2008182043 A JP2008182043 A JP 2008182043A JP 5241358 B2 JP5241358 B2 JP 5241358B2
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- conductive region
- interlayer connection
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
特許文献1のプリント配線基板設計支援装置では、プリント基板上の所定範囲内のビアの配置数を算出し、該ビアの配置数が所定数より少ないことを報知する技術が開示されている。また、このプリント配線基板設計支援装置では、所定間隔でビアが配置されているか否かを検出し、所定間隔で配置されていない場合に報知する技術が開示されている。
特許文献2の基板設計支援装置では、信号のリターン電流ルートの層変更の必要性を判断すべき箇所(以下、チェックポイント)を検出し、チェックポイントから指定距離の範囲内で、かつビアの配置されていない領域の合成領域を表示する技術が開示されている。
また、特許文献2の基板設計支援装置では、信号線の層変更箇所等リターン電流ルートの層変更の必要性を判断すべき場所近傍で、かつ電源又はGNDのビアの存在しない箇所の合成領域を算出する。そして、その上でリターン電流ルートの層変更の必要性を判断し、層変更が必要であれば合成領域を可視化する。
以下に示す実施形態では、ビアを配置する導電領域の対象をGND導電領域にのみ言及するが、必要な場合には電源領域を配置対象とすることができる。さらに、添付の図面において、実施形態及び図面が異なる場合でも、同一のものを示す場合は、同一符号で表す。
図1は、本実施形態に係るプリント基板設計支援装置を含むコンピュータ装置の概略構成の一例を示す図である。図1に示すように、プリント基板設計支援装置100は中央処理装置(CPU)10、主記憶装置11、表示装置12、入力装置13、外部記憶装置14、出力装置15を含んで構成される。
CPU10は装置全体を制御する。主記憶装置11は読み出し専用記憶装置(ROM)やCPU10が計算処理時に一時的な読み書きを行う記憶装置(RAM)等である。表示装置12はブラウン管や液晶ディスプレイ等である。入力装置13はマウスやキーボード等である。外部記憶装置14はハードディスク、フロッピー(登録商標)ディスク、CD、DVD、MD等の記録媒体に対してデータの読み書きを行うものである。出力装置15は表示装置12に出力された計算結果等を印刷するためのプリンタ等である。これらの各装置間はアドレスバス、データバス、制御バス等の情報を伝達するためのバス16を介して互いに接続されている。CPU10の制御によりバス16を介して各装置間で制御情報やデータ情報等、必要な情報の授受を行うことができるように構成されている。
また、外部記憶装置14には、処理プログラム141、レイアウト情報142が予め格納されている。処理プログラム141は、本発明に係るプログラムであって、CPU10が実行できるように外部記憶装置14にインストールされている。
レイアウト情報142はプリント基板に関わる情報である。すなわち、レイアウト情報とはプリント基板の外形や層構成に関する情報、プリント基板に実装される部品の位置座標や端子が接続される導電体部分の形状及び大きさ等の部品情報、部品間配線の配線名、配線図形を構成する各点の位置座標等の配線情報を含んでいる。
図2に示す機能構成はCPU10が処理プログラム141を実行することにより実現される。プリント基板設計支援装置100は、入力部20、外部記憶情報抽出部21、図形演算部22、ビア自動配置部23を含んで構成される。
入力部20はユーザが入力装置13を介して入力したレイアウト情報の読み出しや、処理プログラム141の実行等の指示情報、処理プログラム141等の実行に使用される条件に関する情報をプリント基板設計支援装置内に入力する機能を有する。以下では、処理プログラム141等の実行に使用される条件をビア自動配置条件という。なお、入力された情報はCPU10が必要に応じて処理したり、制御したりして主記憶装置11に記憶する。
外部記憶情報抽出部21は入力部20から処理プログラムの実行が入力されると、その入力に従って外部記憶装置14中に格納されている処理プログラム141を抽出し、抽出したプログラムを主記憶装置11内に記憶する。また、外部記憶情報抽出部21は、入力部20からレイアウト情報の読み出しの指示を受け取ると、外部記憶装置14中に記憶されているレイアウト情報142を抽出し、抽出したレイアウト情報を主記憶装置11内に記憶する。
図形演算部22は主記憶装置11の一部記憶領域を利用しながら、複数層にわたる図形が2次元的に重複する領域を抽出する等の図形演算処理を行う。図形演算部22は主記憶装置11に記憶されているビア自動配置条件、処理プログラム141及びレイアウト情報142に基づいて図形演算処理を行う。
ビア自動配置部23は主記憶装置11の一部記憶領域を利用しながら、ビアの配置位置及び配置するかどうかを判定するための計算処理を行い、ビアを配置する。
まず、図3を参照して本実施形態に係るプリント基板設計支援装置の動作について説明する。ステップS101では、入力部20から処理プログラム実行指示が入力されると、外部記憶情報抽出部21は主記憶装置11に処理プログラム141を転送する。次に、図形演算部22及びビア自動配置部23が処理プログラム141を実行することで、図3に示すフローチャートの処理が開始する。
ステップS104では、ビア自動配置部23はGND重複導電領域の周縁部及び内縁部に所定の間隔以内の間隔で後述するGNDビアを自動で配置する。
ステップS105では、ビア自動配置部23はGND重複導電領域の周縁部及び内縁部を除いた領域(以下、中央部)に所定の間隔以内の間隔でGNDビアを自動で配置する。
ステップ106では、処理プログラムを終了する。
ここで、図6に示すプリント基板の模式図について説明する。図6に示すプリント基板は、4層の導電層がそれぞれ絶縁層を介して積層された構造となっている。具体的には、図6(e)の断面図に示すように、導電層60、61、62、63がそれぞれ絶縁層64を介して積層された構造である。図6(a)、(b)、(c)、(d)は、それぞれ導電層60、61、62、63の導電層側から絶縁層側を見たときの平面図である。各平面図において、グレー部分、黒丸及び黒線の部分が導電性を有する部分である。また、白抜きの部分が導電性を有さない部分(絶縁層上に積層された場合、絶縁体が露出する部分)である。
まず、ステップS400では入力部20から処理プログラム実行指示が入力されると、外部記憶情報抽出部21は主記憶装置11に処理プログラム141を転送し、図形演算部22及びビア自動配置部23が処理プログラム141を実行する。
次に、ステップS401では入力部20は入力されたビア自動配置条件を設定する。ここで、ビア自動配置条件とは許容最大値L1、許容最大値L2及び許容最大値L3等である。許容最大値L1(以下、所定の間隔L1)は各層のGND導電領域が2次元的に重複している領域(以下、GND重複導電領域)の周縁からGNDビアまでの間隔の許容最大値である。また、許容最大値L2(以下、所定の間隔L2)はGND重複導電領域の周縁部及び内縁部におけるGNDビアの間隔の許容最大値である。また、許容最大値L3(以下、所定の間隔L3)はGND重複導電領域の中央部におけるGNDビアの間隔の許容最大値である。
また、GND重複導電領域の周縁部及び内縁部を中央部に比べて小さい間隔でGNDビアを配置するような場合には、L2=λ/10、L3=λ/4のように設定してもよい。例えば、プリント基板上の最も高速な信号電流の周波数が1GHzの場合、プリント基板上での、その信号の波長は約15cmである。したがって、L2=1.5cm、L3=3.75cmのように設定するとよい。また、より厳密には、周波数がf、誘電率がεr、透磁率がμr、光速がcの場合、プリント基板上での信号の波長λpは、λp=c/(f×√(εrμr))で計算することが可能である。したがって、この計算式により計算された波長を用いてもよい。
上述したようにビア自動配置条件は、信号電流の波長λにより計算することが可能である。したがって、入力画面に信号電流の周波数をユーザが入力し、その周波数をもとに波長λを算出し、例えばL2=λ/10、L3=λ/4として、L2およびL3を算出する方法も考えられる。
ステップS402では、図形演算部22はレイアウト情報142からGND配線名を抽出する。
次に、ステップS403では、図形演算部22は抽出した複数のGND配線名から検証対象とするGND配線名を1つ選択する。
次に、ステップS404では、図形演算部22は選択したGND配線名に関連する各層のGND導電領域を特定する。この処理はグラウンド導電領域特定ステップの一例に対応する。
次に、ステップS405では、図形演算部22は特定した各層のGND導電領域が高さ方向に2次元的に重複する領域をGND重複導電領域Aとして抽出する。この処理は重複導電領域抽出ステップの一例に対応する。
次に、ステップS406では、図形演算部22はまだGND重複導電領域を抽出していないGND配線名が存在するか否かを判定する。GND重複導電領域を抽出していないGND配線名が存在する場合、ステップS403に処理を戻す。存在しない場合、ステップS407に処理を進める。
ステップS407では、ビア自動配置部23はGND重複導電領域Aが全てのGND配線名で抽出されると、レイアウト情報142からGND重複導電領域Aの位置情報及び形状情報を取得する。
次に、ステップS408では、ビア自動配置部23はGND重複導電領域Aを形成する各構成点から所定の間隔L1以内のGND重複導電領域A内にGNDと同電位の1個のビア(以下、GNDビア)を配置する。
次に、ステップS409では、ビア自動配置部23はステップS408で配置した各ビアのうち、GND重複導電領域Aの周縁を構成するライン(以下、構成ライン)に沿って隣り合うGNDビア間の距離D1を算出する。ビア自動配置部23はD1を所定の間隔L2で割った商の整数部分に1を加えた値N1を算出する。さらに、ビア自動配置部23はGNDビア間の距離D1をN1で割った値C1(=D1/N1)を算出し、ステップS408で配置したビアのGND重複導電領域Aに沿って隣り合うGNDビア間を所定の間隔以内の距離C1に分割する。
次に、ステップS410では、ビア自動配置部23はステップS409で分割した各分割位置にGNDビアを配置する。このようにステップS408からステップS410において、ビア自動配置部23は複数の所定位置にGNDビアを配置する。この処理は所定層間接続部材配置ステップの一例に対応する。
ステップS412では、ビア自動配置部23は選択したGNDビアからx方向及びy方向の各正負の方向にGND重複導電領域の中央部におけるGNDビアの間隔の許容最大値L3の半分の値(L3/2)だけ移動(離間)した4点を算出する。この処理は位置座標算出ステップの一例に対応する。以下、上述のように移動(離間)した点をスライド位置という。
ステップS413では、ビア自動配置部23はステップS412で算出したスライド位置から1点P1を選択する。
ステップS414では、ビア自動配置部23はステップS413で選択したスライド位置P1から所定の間隔L3の半分の値(L3/2)の距離の範囲内にGNDビアが存在するか否かを判定する。GNDビアが存在する場合、ステップS417に処理を進める。GNDビアが存在しない場合、ステップS415に処理を進める。
ステップS416ではビア自動配置部23は点P1にGNDビアを配置する。この処理は他層間接続部材配置ステップの一例に対応する。
次に、ステップS417では、ビア自動配置部23はステップS412で算出した4点のうち、ステップS414の判定を行っていないスライド位置(点P1以外のスライド位置)が存在するか否かを判定する。ステップS414の処理を行っていないスライド位置が存在する場合、ステップS413に処理を戻す。また、ステップS414の処理を行っていないスライド位置が存在しない場合、ステップS418に処理を進める。
ステップS418では、ビア自動配置部23はGND重複導電領域A内にステップS412の処理を行っていない他のGNDビアが存在するか否かを判定する。ここで、ステップS415で配置されたGNDビアもステップS412の処理を行っていないかどうかを判定するGNDビアの対象とする。ステップS412の処理を行っていないGNDビアが存在する場合、ステップS411の処理に戻る。ステップS412の処理を行っていないGNDビアが存在しない場合、ステップS419で処理プログラム141を終了する。
また、全てのGND導電領域にGNDの属性情報を持たせておき、全てのGND導電領域に対して、GND重複導電領域を抽出することも可能である。
ステップS404では、図形演算部22は図6(a)〜(d)に示す各層の導電領域からステップS403で選択したGND配線名を持つ導電領域、すなわちGND導電領域603、613、623、633を特定する。図9はステップS404で特定されたGND導電領域を模式平面図で示した図である。図9(a)〜(d)に示すプリント基板はそれぞれ、図6(a)〜(d)に示すプリント基板に対応する。
ステップS405では、図形演算部22は図9(a)〜(d)に示される各層のGND導電領域603、613、623、633を投影し、全ての層においてGND導電領域が2次元的に重複している領域(以下、GND重複導電領域)を抽出する。図10はステップS405で抽出されたGND重複導電領域を示す図である。すなわち、図10に示すグレー部分の領域80、81、82、83、84がGND重複導電領域である。
ステップS407では、ビア自動配置部23はGND重複導電領域81の位置情報及び形状情報を取得する。具体的には、まず、ビア自動配置部23はGND重複導電領域81を構成する図11に示す構成点900、901、902、903、904、905の座標と順番とを取得する。次に、ビア自動配置部23はGND重複導電領域81を構成する図11に示す構成ライン910、911、912、913、914、915の始点及び終点の座標を構成点の座標と順番とから算出する。以下、GND重複導電領域81の位置情報及び形状情報に基づいて、ステップS408からステップS410で実行する周縁部にGNDビアを所定間隔以内に自動で配置する処理について説明する。
まず、ビア自動配置部23はGND重複導電領域81を構成する構成ライン915及び910の構成点900のx軸の正方向に平行な成分から見た角920の角度θ1及び角921の角度θ2を算出する。次に、ビア自動配置部23は角920と角921との中間の角922の角度θ3(=(θ1+θ2)/2)を算出する。さらに、ビア自動配置部23は構成点900から見て角922の方向、すなわち点線923の線上で、かつ構成点900から所定の間隔L1の距離だけ離れた位置を算出し、GNDビア930を配置する。この方法により、GNDビアがGND重複導電領域の内部となり、かつGND重複導電領域の周縁からGNDビアまでの間隔が所定の間隔L1よりも大きくなることはない。
ステップS409では、ビア自動配置部23はステップS408で配置したGNDビア931、932、933、934、935のGNDビア間を所定の間隔L2以下の距離で分割し、図12に示すようにGNDビア1000を配置する。なお、図12では図を見易くするために、配置した一部のGNDビア1000のみに符合を付している。ここで、ステップS408及びステップS409において、GNDビアを配置する配置方法について説明する。ここでは、GNDビア930とGNDビア931との間に着目して説明する。
まず、ビア自動配置部23はGNDビア930とGNDビア931との間の直線距離D1を算出する。次に、ビア自動配置部23はD1を所定の間隔L2で割った商(D1/L2)を求め、その整数部分に1を加えた値をN1とする。最後に、ビア自動配置部23はD1をN1で割った商C1(=D1/N1)を算出する。次に、ビア自動配置部23はGNDビア930からGNDビア931に向かって距離C1毎の位置にGNDビア1000を配置する。これにより、GNDビア1000の間隔はL2よりも必ず小さくなる。さらに、GNDビア930及び931がGND重複導電領域81の周縁から所定の間隔L1以内に存在するために、GNDビア1000もGND重複導電領域81の周縁から所定の間隔L1以内の範囲に配置される。
また、上述ではGND重複導電領域内に初めに配置するGNDビアの位置をGND重複導電領域の構成点の付近として説明した。しかし、例えばGND重複導電領域の構成ラインの中点をGND重複導電領域の内側へ所定の間隔のL1の半分の値(L1/2)だけ構成ラインに垂直に移動した位置に配置してもよい。
さらに、必ずしも構成点の付近にGNDビアを配置しなくてもよい。例えば、構成ライン915、911上でかつ構成ライン910から距離L1内の点をそれぞれ算出し、その2点間を上述と同様にL2より小さい間隔に分割し、分割した点にGNDビアを配置してもよい。
ステップS411では、ビア自動配置部23はGND重複導電領域81内に既に配置されている複数のGNDビアから一つを選択する。ここで、例えば、ビア自動配置部23は図13に示すGNDビア1100を選択したのものとする。
ステップS412では、ビア自動配置部23はGNDビア1100から所定の方向に所定の距離だけ移動した複数のスライド位置を算出する。ここで、スライド位置の算出方法について説明する。まず、ビア自動配置部23はx軸方向及びy軸方向の各正負方向に所定の間隔L3の半分の距離(L3/2)だけ移動した位置をスライド位置とする。具体的には、図13に示すようにx軸方向の正方向、x軸方向の負方向、y軸方向の正方向及びy軸方向の負方向に移動した位置はそれぞれスライド位置1101、1102、1103、1104である。また、他の方法としては、ビア自動配置部23はx軸の正方向やy軸の正方向等のGNDビア1100から引いた半直線から時計回りに例えば角度30°ずつ回転させた方向にL3/2やL3/3等、L3よりも小さい値だけ移動した位置をスライド位置としてもよい。
次に、ステップS415では、ビア自動配置部23はスライド位置1101がGND重複導電領域81内にあると判定する。
したがって、ステップS416では、ビア自動配置部23はスライド位置1101にGNDビア1101を配置する。
次に、ステップS417では、ビア自動配置部23は残りのスライド位置1102、1103、1104については所定の範囲内に他のGNDビアが存在するか否かを判定していないので、ステップS413の処理に戻る。
ステップS417において、ビア自動配置部23は残りのスライド位置1104については所定の範囲内に他のGNDビアが存在するか否か判定していないので、ステップS413の処理に戻る。
ステップS418において、ビア自動配置部23はステップS412の処理を行っていないGNDビアが存在しないと判定した場合、ステップS419でプログラムを終了する。
図16はステップS419でプログラムを終了した時点での、GND重複導電領域80、81、82、83、84上のGNDビアの配置状態を示す図である。ここで、これまでの説明では図を見易くするためにGNDビアを配置したスライド位置と配置されたGNDビアとの符合を同一にした。
また、上述では、GND重複導電領域内にすべてのGNDビアを自動で配置するために、ステップS408でGND重複導電領域の各角付近に1個ずつのビアを配置する例を示した。しかしながら、このステップS408と同様の処理をユーザが行うことも可能である。すなわち、表示装置12を用いてGND重複導電領域とその各角付近に1個または複数のビアを配置するような指示画面を表示することにより、ユーザにGND重複導電領域の各角付近にGNDビアを配置させることができる。
なお、上述した所定の間隔L1、L2、L3は実際にGNDビアを配置するときには、1つの基板の中で、状況によりそれぞれL1以内の値、L2以内の値及びL3以内の値で変動させることができる。ただし、L1、L2、L3の値を変動させない、すなわち等間隔に配置するように設定することにより、状況によるL1、L2、L3の値の変動の計算が不要となり、プログラムの動作が速くなる利点がある。
第1の実施形態では、図4に示すフローチャートのステップS408に示すように、GNDビアを自動で配置する基準となるGNDビアを、GND重複導電領域の各構成点付近に配置する場合について説明した。一方で、高速信号のリターン電流を短くするには、高速信号配線のビアの近傍にGNDビアを配置することが好ましい。本実施形態では、GNDビアを自動で配置する基準となるGNDビアを高速信号線のビアの近傍に配置する場合について説明する。
ステップS1600では、図形演算部22は高速配線のビアを選択する。この処理は高速信号層間接続部材選択ステップの一例に対応する。ここで、高速配線のビア選択方法の一例について説明する。例えば入力部20が高速配線属性を各配線に対して設定できる入力画面を表示装置12に表示する。ユーザは入力装置13を介して入力画面の入力欄に高速配線属性を入力することで、入力部20は入力された情報を読み込んで主記憶装置11に記憶する。図形演算部22は記憶された情報に基づいて高速配線属性を持つ配線のビアを選択する。高速配線属性を入力する方法は、各配線に対して高速配線であることを示す情報を入力する方法であってもよい。また、高速配線リストを用いて、ユーザがリストに配線名を入力したり、リストに追加する配線を選択したりすることで、図形演算部22はリストに入力された配線のビアを選択するようにしてもよい。
ステップS1602では、ビア自動配置部23は最短ポイントの近傍にGNDビアを配置する。この処理は高速信号近傍層間接続部材配置ステップの一例に対応する。ここで、最短ポイントがGND重複導電領域の構成ライン上の場合、ビア自動配置部23は高速配線のビアから最短ポイントを結ぶ線分の延長上で、かつ最短ポイントから所定の間隔L1の距離の範囲内にGNDビアを配置する。最短ポイントがGND重複導電領域の構成点上の場合、第1の実施形態のステップS408と同様の処理により、ビア自動配置部23はGNDビアを配置する。
ステップS407では、ビア自動配置部23はGND重複導電領域1700の位置情報及び形状情報を取得する。
次に、ステップS1600では、図形演算部22は図20に示すように高速配線の属性を持つビア(以下、高速配線ビア)1800、1801、1802、1803を選択する。ここで、高速配線ビアと図18に示す信号配線ビアとを対応させると、高速配線ビア1800は信号配線ビア15221、15322と一致する。また、高速配線ビア1802は信号配線ビア15221、15323と一致する。また、高速配線ビア1801は信号配線ビア15220、15320と一致する。また、高速配線ビア1803は信号配線ビア15220、15321と一致する。
次に、最短ポイントが最短ポイント1812のように構成点である場合、ビア自動配置部23は第1の実施形態の図4に示すフローチャートのステップS408と同様の方法によりGNDビア1822を配置する。
ステップS408では、ビア自動配置部23はGND重複導電領域1700の各角の近傍にGNDビアを配置する。ここで、図21を参照して、ステップS408の処理後にGND重複導電領域内に配置されるGNDビアについて説明する。図21に示すように、GND重複導電領域1700内にはGNDビア1900、1901、1902、1903、1904、1905が配置されている。構成点1812については、ステップS1602において、既にGNDビア1822を配置しているので、ステップS408ではGNDビアの配置処理を行う必要はない。ここで、ステップS408において、配置しようとするGNDビアがステップS1601において配置した高速配線近傍のGNDビアと非常に近接している場合、ステップS408ではビア自動配置部23は、GNDビアを配置しなくてもよい。なお、非常に近接している場合とは、ステップS1601で排除する対象となるGNDビアの検索範囲と同等の検索範囲内に既に高速配線近傍のGNDビアが存在する場合と同様である。
次に、ステップS409以降の処理を第1の実施形態で説明した処理と同様に行うことにより、図22に示すように、GND重複導電領域1700にGNDビアを所定の間隔以内で配置する。
上述では、すべてのGNDビアを自動で配置するために、ステップS1600からステップS1602において高速信号線のビア付近にGNDビアを自動で配置する例を示した。しかしながら、これらの一連の処理と同等の処理をユーザが行うことも可能である。すなわち、表示装置12を用いてGND重複導電領域と高速信号線のビアまたは全体と各高速信号線のビア付近に1個または複数のビアを配置するような指示画面を表示することにより、ユーザにGND重複導電領域で、かつ各校則信号線のビア付近にGNDビアを配置させることができる。
第1の実施形態では、GND重複導電領域を周縁部及び内縁部と中央部に分け、段階的にGNDビアを配置する場合について説明した。本実施形態では、GND重複導電領域全体に段階を分けずにGNDビアを自動で配置する場合について説明する。
実施形態に係るプリント基板設計支援装置がプリント基板設計支援プログラム(処理プログラム)に基づいて行う処理動作は、上述した図3に示すフローチャートのうちステップS103を省略したフローチャートと同様である。なお、第1の実施形態で説明したプリント基板設計支援装置では、GND重複導電領域の周縁部及び内縁部にGNDビアを配置するため、放射ノイズ対策の効果がより大きい。
ステップS408では、ビア自動配置部23は、図25に示すようにGND重複導電領域81の各角である構成点900、901、902、904、905の付近にそれぞれGNDビア930、931、932、933、934、935を配置する。なお、ここではGND重複導電領域81の各角付近に基準とするGNDビアをそれぞれ配置したが、例えば、構成点900付近のみや、構成点900及び構成点901等の全てではない複数の角付近にGNDビアを配置してもよい。さらに、基準となるGNDビアは必ずしも角付近である必要はない。例えば、図25に示す構成ライン910の中点を構成ライン910に垂直で、かつGND重複導電領域81の内部へ向かう方向に所定の間隔L5以内の値だけ移動した点に基準となるGNDビアを配置してもよい。その他にも、GND重複導電領域81内であれば、任意の点に基準のGNDビアを配置することができる。
ステップS412では、ビア自動配置部23はGNDビア930からx軸方向及びy軸方向の各正負方向に所定の間隔L5の半分の距離(L5/2)だけ移動したスライド位置を算出する。具体的には、ビア自動配置部23はx軸方向の正方向、x軸方向の負方向、y軸方向の正方向及びy軸方向の負方向にそれぞれ移動した位置として、スライド位置2301、2302、2303、2304を算出する。
次に、ステップS415では、ビア自動配置部23はスライド位置2301がGND重複導電領域81内にあると判定する。
したがって、ステップS416では、ビア自動配置部23はスライド位置2301にGNDビア2301を配置する。
次に、ステップS417では、ビア自動配置部23は残りのスライド位置2302、2303、2304については所定範囲内に他のGNDビアが存在するか否かを判定していないので、ステップS413の処理に戻る。
ステップS417ではビア自動配置部23は判定するスライド位置は存在しないので、ステップS418に処理を進める。
ステップS412では、ビア自動配置部23はスライド位置2401、2402、2403、2404を算出する。
ステップS413では、ビア自動配置部23は順次スライド位置のうちの一つを選択する。スライド位置2401、2404については、ビア自動配置部23はステップS414でL5/2の範囲内(それぞれ円2411、2414内)に他のGNDビアが存在しないと判定し、ステップS415でGND重複導電領域81内であると判定する。したがって、ステップS416では、ビア自動配置部23はGNDビア2401及びGNDビア2404を配置する。
一方、スライド位置2402、2403には、それぞれスライド位置2402、2403と同位置にGNDビアが既に存在する、すなわちL5/2の範囲内(それぞれ円2412、2413内)に他のGNDビアが存在する。したがって、ステップS414では、ビア自動配置部23はスライド位置2402、2403に他のGNDビアが存在すると判定する。したがって、ビア自動配置部23はGNDビアを配置しない。
図27はステップS419でプログラムを終了した時点での、GND重複導電領域81上のGNDビアの配置状態を示す図である。ここで、これまでの説明では図を見易くするためにGNDビアを配置したスライド位置と配置されたGNDビアとの符合を同一にした。
上述では、GND重複導電領域内にすべてのGNDビアを自動で配置するために、ステップS2200およびステップS408でGND重複導電領域内に1個ずつのビアを配置する例を示した。しかしながら、このステップS2200およびステップS408と同様の処理をユーザが行うことも可能である。すなわち、ステップS2200でGND重複導電領域内にGNDビアがないと判定された場合に、表示装置12を用いてGNDビアが配置されていないGND重複導電領域と1個または複数のビアを配置するような指示画面を表示する。これにより、ユーザにGND重複導電領域の各角付近にGNDビアを配置させることができる。
また、上述した所定の間隔L5は実際にGNDビアを配置するときには、1つの基板の中で、状況によりL5以内の値で変動させてもよい。ただし、L5の値を変動させない、すなわち等間隔に配置するように設定することにより、状況によるL5の値の変動の計算が不要となり、プログラムの動作が速くなる利点がある。
第1の実施形態では、GNDビアの配置位置の算出方法として、GND重複導電領域内に既に配置された又は新規に配置されたGNDビアを基準に所定の方向に所定の距離だけ位置を移動させる方法について説明した。本実施形態では、GNDビアの配置位置の算出方法として、GNDビアを配置可能な領域を所定の大きさの領域(以下、ブロック)に分割し、区分した領域内の一点を配置位置とする場合について説明する。
ステップS2600では、ビア自動配置部23は図23に示すステップS407でGND重複導電領域Aの位置情報及び形状情報を取得すると、GND重複導電領域Aの構成ラインを一つ選択する。ビア自動配置部23は選択した構成ラインの長さD2を算出し、算出した長さD2を所定の間隔L2で割った商(D2/L2)の整数部分に1を加えた値N2を算出する。さらに、ビア自動配置部23はD2をN2で割った長さC2(=D2/N2)を算出する。
ステップS2602では、ビア自動配置部23はブロック分割後、分割したブロックから一つ(ブロックB1)を選択する。
ステップS2603では、ビア自動配置部23はブロックB1内に既にGNDビアが配置されているか否かを判定する。ブロックB1内に既にGNDビアが配置されている場合、ステップS2605に処理を進める。GNDビアが未だ配置されていない場合、ステップS2604に処理を進める。
次に、ステップS2605では、ビア自動配置部23はステップS2603の処理を実行していない、すなわちブロック内のGNDビアの有無を判定していないブロック(ブロックB1以外のブロック)が存在するか否かを判定する。ステップS2603の処理を実行していないブロックが存在する場合、ステップS2602の処理に戻る。ステップS2603の処理を実行していないブロックが存在しない場合、ステップS2606の処理に進める。
ステップS2607では、ビア自動配置部23はGND重複導電領域Aの中央部の位置情報及び形状情報を取得する。ここでの中央部とは、GND重複導電領域AからステップS2601で分割した全てのブロックを排除した領域(以下、中央領域B)である。
ステップS2608では、ビア自動配置部23は中央領域Bの位置情報及び形状情報を取得した後、中央領域Bを所定の距離L3の半分の距離(L3/2)を一辺とする正方形のブロックに分割する。この処理はブロック分割ステップの一例に対応する。ここで、中央領域Bの構成ラインや構成点付近のL3/2を一辺とする正方形のブロックを中央領域B内に作成できない場合は、ビア自動配置部23は正方形のブロックから中央領域Bの外側の部分を排除した形状をブロックの形状とする。
ステップS419では、ビア自動配置部23は中央領域B内にGNDビア配置後、処理プログラム141を終了する。
次に、図28に示すフローチャートと図29〜図33に示す模式図とを参照して具体的に説明する。まず、ステップS2600ではビア自動配置部23は図23に示すステップS407において取得した位置情報及び形状情報の構成ライン910、911、912、913、914、915から一つを選択する。例えば、ビア自動配置部23は構成ライン910を選択したものとする。
また、構成ライン910の端点付近で分割した矩形に対してGND重複導電領域の周縁部が余る場合、余りの図形を構成ラインの端のブロックに追加した形状をブロックとして適用することができる。
ステップS2603では、ビア自動配置部23はブロック2700内には未だGNDビアが配置されていないと判定するために、ステップS2604に処理を進める。
ステップS2604では、ビア自動配置部23はGNDビア2720を配置する。ここで、ステップS2604におけるGNDビアの配置位置はブロック2700の中心が好ましい。その他の位置としては、ブロック2700の重心や隣接するブロック2701との境界付近の位置等、ブロック2700の内部のあらゆる位置が考えられる。
次に、ステップS2605では、ビア自動配置部23はブロック2701からブロック2711については未だステップS2603の判定を行っていないブロックが存在すると判定するために、ステップS2602の処理に戻る。
ステップS2602では、ビア自動配置部23はブロック2800からブロック2806のうちからブロックを一つ選択する。例えば、ビア自動配置部23がブロック2800を選択した場合、ステップS2603において、ビア自動配置部23はブロック2800内にGNDビア2840が存在すると判定するために、ステップS2605の処理に進める。
ステップS2607では、ビア自動配置部23はGND重複導電領域81のうち、ステップS2601で作成したブロックを全て排除した領域、すなわち図32に示すグレー部分の領域である中央部3000の位置情報及び形状情報を取得する。ステップS2608では、ビア自動配置部23は中央部3000をブロック分割する。ここで、ブロック分割の方法としては、まず、ビア自動配置部23は中央部3000の構成点のうち、一つを選択する。ここでは、ビア自動配置部23は図32に示す構成点3001を選択したものとする。ビア自動配置部23は構成点3001を1つの頂点とし、所定の間隔L3を一辺の長さとし、かつ一辺がx軸に平行な図32に示す正方形のブロック3010を中央部3000の内部に作成する。ここで、正方形のブロックの一辺の長さは必ずしもL3である必要はない。例えば、L3/2、L3/3等L3以下の値であってもよい。そして、ブロック3010と一辺を共有し、かつ中央部3000と一部領域を共有する正方形のブロック3011を作成する。ビア自動配置部23は作成した正方形のブロックからそれと一辺を共有し、かつ中央部3000と一部領域を共有する正方形のブロック3012を順次作成する。ここで、作成した正方形のブロック3012が中央部3000からはみ出る場合は、ビア自動配置部23は正方形のブロック3012から中央部3000からはみ出た領域を排除した形状をブロックの形状として適用する。
また、必ずしも全てのブロック内にGNDビアを配置する必要はない。すなわち、所定の面積以下のブロックにはGNDビアを配置しない等の処理を追加することにより、ユーザにとって不要なGNDビアを配置しない、すなわち前記と同様にコスト面を考慮したGNDビアの配置が可能となる。
さらに、第1の実施形態と同様にGND重複導電領域の位置情報及び形状情報が座標平面及び空間上の不等式で表現されている場合であっても適用することができる。
また、本実施形態では、プリント基板のGND重複導電領域の周縁部および内縁部と中央部を段階的に分けてGNDビアを自動で配置する一例を示した。一方で、プリント基板全体にGNDビアを自動で配置することも可能である。この場合、図28のステップS2607で中央部をブロックに分割した方法を、そのままGND重複導電領域全体に適用することで、GND重複導電領域全体に一括でGNDビアを所定の間隔以内で自動配置することが可能である。
第1の実施形態から第4の実施形態ではプリント基板のGND重複導電領域に対してGNDビアを自動で配置する場合について説明した。本実施形態では、信号等の配線変更等に伴い、GND重複導電領域が変化した際に、GNDビアを所定の間隔以内で再配置する場合について説明する。
本実施形態では、配線変更前のプリント基板の模式図として図6に示すプリント基板を参照する。また、配線変更後のプリント基板の模式図として、図34に示すプリント基板を参照する。ここで、本実施形態におけるプリント基板の配線変更点について説明する。本実施形態では、図6(c)に示す内層の信号配線6210及び信号配線ビア6220が図34(c)に示す内層の信号配線3210及び信号配線ビア3220に変更されている。また、図6(d)に示す表層の信号配線6310及び信号配線ビア6320が図34(d)に示す表層の信号配線3211及び信号配線ビア3221に変更されている。この配線変更に伴い、図6(c)(d)に示すGND導電領域623、633の形状が、それぞれ図34(c)(d)に示すGND導電領域3230、3231に変更されている。
ステップS404では、図形演算部22はステップS403において選択したGND配線名に関連する各層のGND導電領域を再度特定する。この処理はグラウンド導電領域再特定ステップの一例に対応する。
次に、ステップS405では、図形演算部22は特定した各層のGND導電領域が高さ方向に2次元的に重複する領域をGND重複導電領域Cとして再度抽出する。この処理は重複導電領域再抽出ステップの一例に対応する。
次に、ステップS3300からステップS3304までの処理について説明する。ここで、ステップS3300からステップS3304までの処理は、ビア自動配置部23が主記憶装置11にあるレイアウト情報142を読み出して行う。
ステップS3301では、ビア自動配置部23はGND重複導電領域Cの各角付近のビア配置位置を算出する。
ステップS3302では、ビア自動配置部23はステップS3301で算出したビア配置位置から所定の間隔L2以内の範囲のGNDビアを排除する。
ステップS3303では、ビア自動配置部23はステップS3301で算出したビア配置位置にGNDビアを配置する。
ステップS3304では、ビア自動配置部23は分割した位置から所定の間隔L2の範囲内に既に配置されているGNDビアを排除する。
ステップS410では、ビア自動配置部23はステップS409で分割した各位置にGNDビアを配置する。この処理は自動再配置ステップの一例に対応する。ここで、高速配線の変更に対する場合は、ステップS3300とステップS3301との間に図17に示すステップS1600からステップS1602までの処理を付加する。この場合、ステップS1600で選択される高速配線ビアは変更された高速配線のビアのみでよい。
まず、ステップS401からステップS406で、ビア自動配置部23はGND重複導電領域を抽出する。これらの処理は第1の実施形態と同一である。図37は抽出されたGND導電領域を示す図である。すなわち、図37に示すグレー部分の領域80、82、83、3581、3584がGND重複導電領域である。なお、GND重複導電領域80、82、83は図10に示す同一符号のGND重複導電領域と一致する。すなわち、GND重複導電領域3581、3584が変化したGND重複導電領域である。
ステップS3302では、ビア自動配置部23はビア配置位置3800から所定の間隔L2の範囲内、すなわち図40に示す円3810の内部にあるGNDビア3801を排除する。
次に、ステップS3303では、ビア自動配置部23は各ビア配置位置3800にGNDビア3800を配置する。
ステップS3304では、ビア自動配置部23はステップS409で分割した各位置から所定の間隔L2の範囲内、すなわち図41に示す円3910の内部に既に配置されているGNDビア3901を排除する。ここで、図41では、GND重複導電領域84とGND重複導電領域3584との間で変化していない構成ラインに沿って位置3900と完全に重なっているGNDビア3901が存在し、ビア自動配置部23はそれらのGNDビア3901も排除している。
ステップS411では、ビア自動配置部23はGND重複導電領域3584内に存在するGNDビアを一つ選択する。ここで例えば、ビア自動配置部23は図42に示すGNDビア4000を選択したものとする。
ステップS412では、ビア自動配置部23はGNDビア4000から第1の実施形態の図5に示すフローチャートのステップS412において、説明した同様の方法でスライド位置を算出する。すなわち、ビア自動配置部23はx軸方向及びy軸方向の各正負方向に所定の間隔L3の半分の距離(L3/2)だけ移動した位置を算出する。具体的には、x軸方向の正方向、x軸方向の負方向、y軸方向の正方向、y軸方向の負方向に移動した位置はそれぞれ図42に示すスライド位置4001、4002、4003、4004である。
ステップS414では、ビア自動配置部23はスライド位置4001から所定の間隔L3の半分の距離(L3/2)の範囲内、すなわち図42に示す円4011の内部に他のGNDビアが配置されていないと判定し、ステップS415の処理に進める。
ステップS415では、ビア自動配置部23はスライド位置4001がGND重複導電領域3584内であると判定し、ステップS416に処理を進める。
したがって、ステップS416では、ビア自動配置部23はスライド位置4001にGNDビア4001を配置する。この処理は自動再配置ステップの一例に対応する。
ステップS413では、ビア自動配置部23はスライド位置4002、4003、4004から一つを選択する。ここで例えば、ビア自動配置部23はスライド位置4002を選択する。この場合、ステップS414では、ビア自動配置部23はスライド位置4002から距離L3/2の範囲内、すなわち図42に示す円4012の内部に既にGNDビア4022が配置されていると判定するので、ステップS417に処理を進める。ステップS417では、ビア自動配置部23は未だステップS414の判定を行っていないスライド位置4003、4004が存在すると判定するので、ステップS413に処理を戻す。
ステップS418では、ビア自動配置部23は未だステップS412の処理を行っていないGNDビアが存在すると判定するので、ステップS411の処理に戻る。
また、GND重複導電領域外のGNDビアを、配置を必要とするにもかかわらず配置されていない位置へ1個ずつ、又は複数個ずつ修正して移動させてもよい。この処理は自動修正配置ステップの一例に対応する。このとき、配置を必要とする位置の算出方法は、本実施形態の図35に示すフローチャートのステップS3301又は図36に示すフローチャートのステップS412で説明した方法を適用すればよい。
また、本実施形態では、GND重複導電領域を周縁部及び内縁部と中央部とに分けて、段階的にGNDビアを再配置する場合について説明したが、第3の実施形態のGNDビア配置方法を適用することで、GNDビアを段階的に分けずに配置することもできる。
第5の実施形態では、配線変更に伴うGND重複導電領域の変化に対して、自動でGNDビアを再配置する場合について説明した。このとき、GNDビアを再配置する方法は配線変更後のGND重複導電領域の位置情報及び形状情報のみからGNDビアを排除し、追加配置する方法であった。本実施形態では、配線変更に伴う信号配線の形状の変化からGNDビアの排除を行い、その後、GND重複導電領域内にGNDビアを追加配置する場合について説明する。
図45は本実施形態に係るプリント基板設計支援装置がプリント基板設計支援プログラムに基づいて行う処理手順の一例を示すフローチャートである。図45に示すステップCは第5の実施形態の図36に示すステップCのフローチャートに続く。以下、本実施形態に係るプリント基板設計支援装置の処理動作を図45に示すフローチャートと図46から図48に示す模式図を参照して説明する。なお、配線変更前及び配線変更後の図は第5の実施形態と同様、それぞれ図6と図34との模式図を参照する。
ステップS4300では、外部記憶情報抽出部21はプリント基板上に配置されている各部品及び配線に対するビア配置禁止領域情報を取得する。この処理は禁止領域情報取得ステップの一例に対応する。ビア配置禁止領域情報の取得方法としては、レイアウト情報142の中にビア配置禁止領域情報を含めておき、外部記憶情報抽出部21が主記憶装置11にあるレイアウト情報142から取得する方法が好ましい。なお、次のような方法も考えられる。信号配線や部品の型の属性情報をレイアウト情報142に含めておき、外部記憶情報抽出部21が主記憶装置11にあるレイアウト情報142から信号配線や部品の型の属性情報を抽出する。次に、各信号配線や部品の型の属性情報とビア配置禁止領域情報との対応関係データDを予め外部記憶装置14の中に蓄積しておき、外部記憶情報抽出部21が外部記憶装置14から主記憶装置11に対応関係データDを格納する。そして、外部記憶情報抽出部21は信号配線や部品の型の属性情報と対応関係データDを照合させ、対応関係Dから該当する信号配線や部品の型の属性情報に与えられるビア配置禁止領域情報を取得する。
一方で、部品Fのビア配置禁止領域情報が部品Fの各ピンをプリント基板の導電領域に電気的に接続させるための導電領域(以下、ピンパッド)から距離L6Cの範囲であるとする。この場合、変更後の部品Fの各ピンのピンパッドから距離L6C以内の範囲をビア配置禁止領域として算出する。
また、例えば信号配線ビアGの位置が変更され、信号配線ビアGのビア配置禁止領域が信号配線ビアGの電気的接続を良好にするために設けられた導電領域(以下、ビアパッド)から距離L6Dの範囲であるとする。その場合、変更後の信号配線ビアGのビアパッドから距離L6D以内の範囲をビア配置禁止領域として算出する。
ステップS4302では、ステップS4301において各変更後の配線や部品等に対するビア配置禁止領域を算出すると、ビア自動配置部23は主記憶装置11にあるレイアウト情報142を参照し、ビア配置禁止領域に含まれるGNDビアを排除する。この処理は層間接続部材排除ステップの一例に対応する。
以上が、本実施形態に係るプリント基板設計支援装置の一部の処理手順の一例である。
また、高速配線の変更に対する対応としては、ステップS3300とステップS3301との間に、図17に示すステップS1600からステップS1602までの処理を付加すればよい。この場合、ステップS1600で選択される高速配線ビアは変更された高速配線ビアのみでよい。
ステップS400から開始し、ステップS406までの一連のステップ群を繰り返して実行されると、図形演算部22は第5の実施形態において説明した図38に示すGND重複導電領域80、82、83、3581、3584を抽出する。図46では、図38に加えて、変更された信号配線3210、3211、変更された信号配線ビア3220を示している。
ステップS4301では、図形演算部22は信号配線3210及び信号配線3211の各ラインの導電領域から距離L6Aの範囲、すなわちそれぞれ図46に示す点線で示した矩形4400及び矩形4401を算出する。また、信号配線ビア3220のビアパッドから距離L6Dの範囲、すなわち図46に示す点線で示した円4402を算出する。
また、本実施形態では、プリント基板の全導電層を介するGNDビアを自動修正及び追加配置する場合について説明した。しかし、プリント基板を構成する導電層のうちの一部の導電層を介するGNDビアを自動配置することもできる。その場合、GNDビアの介する導電層のみに対する重複導電領域を抽出し、本実施形態と同様に該重複導電領域にGNDビアを配置すればよい。そのとき、該当する一部の導電層を含めた複数層を介するGNDビアを、既に配置されたGNDビアとして取り扱うことで効率的にGNDビアを配置することができる。
第1の実施形態から第3の実施形態ではGND重複導電領域に対してGNDビアを自動配置する場合について説明した。第5の実施形態及び第6の実施形態では配線変更等に伴うGND重複導電領域の形状の変更があった場合にGNDビアを自動で再配置する場合について説明した。
本実施形態では、部品の配置及び配線が行われる前にGNDビアを自動配置し、部品の配置及び配線に伴って排除すべきGNDビアを排除するプリント基板設計装置について説明する。
まず、ステップS4700及びステップS4701の処理は、それぞれ第1の実施形態で説明した図4に示すフローチャートのステップS400及びステップS401と同様であり、その説明は省略する。ただし、本実施形態でのビア自動配置条件は、第1の実施形態で説明した所定の間隔L1、L2、L3と同じであり、これらの条件をGND重複導電領域を基板外形に置き換えて適用するものとする。また、ビア自動追加条件には、前記所定の間隔L1、L2、L3に加え、GND重複導電領域の周縁からのビア配置禁止距離L7(以下、禁止距離L7)が含まれる。以下、ステップS4702からステップS4708までに行う処理は、ビア自動配置部23が主記憶装置11にあるレイアウト情報142を読み出して行う処理である。
ステップS4703では、ビア自動配置部23は基板外形内に所定の間隔以内でGNDビアを配置する。ステップS4703において所定の間隔以内でGNDビアを配置する方法としては、第1の実施形態又は第4の実施形態に説明した第1の実施形態又は第4の実施形態におけるGND重複導電領域を本実施形態における基板の外形内部に置き換えて適用すればよい。
ステップS4709では、図形演算部22は主記憶装置11にあるレイアウト情報142を読み出して、GND重複導電領域を抽出する。ステップS4709でGND重複導電領域を抽出する方法としては、第1の実施形態の図4に示すフローチャートのステップS402からステップS406までの方法を適用すればよい。
ステップS4710では、ビア自動配置部23は抽出されたGND重複複導電領域の位置情報及び形状情報を取得する。
次に、ステップS4711では、ビア自動配置部23はGND重複導電領域外又はGND重複導電領域の周縁及び内縁から所定の距離L7以内の範囲に配置されているGNDビアを排除する。ステップS4712では、処理プログラム141を終了する。
以上が、本実施形態に係る図49に示すフローチャートの詳細な説明である。本実施形態では、プリント基板のGND重複導電領域全体に等間隔以内でGNDビアを配置する場合について説明した。しかしながら、GND重複導電領域の周縁部分及び内縁部分と中央部分を分けて配置してもよい。その場合、図49に示すフローチャートのステップS4711以降に第5の実施形態で説明した図35に示すフローチャートのステップS3301からステップS410を追加し、GND重複導電領域内にGNDビアを再配置すればよい。
さらに、ステップS4708のGNDの面入れ後にも配線等が変更されることがある。この場合、第6の実施形態と同様に配線等が変更されるたびにそれに応じたビア配置禁止領域を作成し、GNDビアを排除する処理を行えばよい。
なお、周縁部及び内縁部と中央部とを分けずに基板外形全体にGNDビアを所定の間隔以内で配置する場合、第3の実施形態の図23及び図24に示すステップS407からステップS418までの処理を、GND重複導電領域を基板外形に置き換えて実現できる。ここで、図51は基板外形内にGNDビアを配置した後のプリント基板のGNDビアの配置状態を示す図である。図51に示すように、基板外形4800内の周縁部にGNDビア4801が所定の間隔(L2)以内に配置され、中央部にはGNDビア4802が所定の間隔(L3)以内で配置されている。
ステップS4707では、ビア自動配置部23はビア配置禁止領域4910に含まれるGNDビア4920を排除する。同様に、部品4901、4902、4903が配置されるたびにステップS4705からステップS4707までの処理を実行し、それぞれ算出したビア配置禁止領域4911、4912、4913に含まれるGNDビア4921、4922、4923を排除する。
図57(a)は信号配線5300、5301、5302が配置された後のプリント基板の状態を示す図である。
図58(a)は全ての配線を終えた状態のプリント基板を示す図である。図58(a)では層60、62、63にそれぞれ信号配線5500、5501、5502が配置され、それらを接続する信号配線ビア5520が配置されている。また、図58(a)に示すように、信号配線及び信号配線ビアの周囲のGNDビアが排除されている。
ステップS4710では、ビア自動配置部23はGND重複導電領域5600の位置情報及び形状情報を取得する。
ステップS4711では、ビア自動配置部23はGND重複導電領域5600の周縁及び内縁から禁止距離L7の範囲内に含まれるGNDビア5601を排除する。ステップS4712でプログラムを終了する。
以上が、本実施形態に係るプリント基板設計支援装置による処理動作である。本実施形態によれば、図50(a)に示すようにプリント基板の周縁部及び内縁部に所定の間隔以内でGNDビアを自動で配置することができる。また、プリント基板の中央部で、かつGND重複導電領域全体に所定の間隔以内でGNDビアを自動で配置することができる。
11 主記憶装置
12 表示装置
13 入力装置
14 外部記憶装置
15 出力装置
16 バス
141 処理プログラム
142 レイアウト情報
20 入力部
21 外部記憶情報抽出部
22 図形演算部
23 ビア自動配置部
Claims (7)
- 複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定ステップと、
前記グラウンド導電領域特定ステップにより特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出ステップと、
前記抽出ステップにより抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置ステップと、をコンピュータに実行させるためのプリント基板設計支援プログラムであって、
前記第1の配置ステップは、
前記抽出ステップにより抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置ステップと、
前記配置された層間接続部材から1つの層間接続部材を選択する第1の選択ステップと、
前記第1の選択ステップにより選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置ステップと、を有することを特徴とするプリント基板設計支援プログラム。 - 前記第3の配置ステップは、
前記第1の選択ステップにより選択された層間接続部材の位置座標から所定の方向に所定の距離、離間した位置座標を算出する算出ステップを有し、
前記算出された位置座標に層間接続部材を配置することを特徴とする請求項1に記載のプリント基板設計支援プログラム。 - 複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定ステップと、
前記グラウンド導電領域特定ステップにより特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出ステップと、
前記抽出ステップにより抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置ステップと、をコンピュータに実行させるためのプリント基板設計支援プログラムであって、
前記第1の配置ステップは、
前記プリント基板に配置された層間接続部材のうち高速信号線に関する層間接続部材を選択する第2の選択ステップと、
前記抽出ステップにより抽出された重複導電領域内で、かつ前記第2の選択ステップにより選択された層間接続部材から所定の距離の範囲内に前記層間接続部材を配置する第4の配置ステップと、
前記抽出ステップにより抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置ステップと、
前記第2の配置ステップ及び前記第4の配置ステップにより配置された層間接続部材から1つの層間接続部材を選択する第1の選択ステップと、
前記第1の選択ステップにより選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置ステップと、を有することを特徴とするプリント基板設計支援プログラム。 - グラウンド導電領域特定手段が、記憶装置に記憶されているプリント基板のレイアウト情報に基づいて、複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定ステップと、
抽出手段が、前記グラウンド導電領域特定ステップにより特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出ステップと、
第1の配置手段が、前記抽出ステップにより抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置ステップと、を有するプリント基板設計支援方法であって、
前記第1の配置ステップは、
第2の配置手段が、前記抽出ステップにより抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置ステップと、
第1の選択手段が、前記配置された層間接続部材から1つの層間接続部材を選択する第1の選択ステップと、
第3の配置手段が、前記第1の選択ステップにより選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置ステップと、を有することを特徴とするプリント基板設計支援方法。 - グラウンド導電領域特定手段が、記憶装置に記憶されているプリント基板のレイアウト情報に基づいて、複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定ステップと、
抽出手段が、前記グラウンド導電領域特定ステップにより特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出ステップと、
第1の配置手段が、前記抽出ステップにより抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置ステップと、を有するプリント基板設計支援方法であって、
前記第1の配置ステップは、
第2の選択手段が、前記プリント基板に配置された層間接続部材のうち高速信号線に関する層間接続部材を選択する第2の選択ステップと、
第4の配置手段が、前記抽出ステップにより抽出された重複導電領域内で、かつ前記第2の選択ステップにより選択された層間接続部材から所定の距離の範囲内に前記層間接続部材を配置する第4の配置ステップと、
第2の配置手段が、前記抽出ステップにより抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置ステップと、
第1の選択手段が、前記第2の配置ステップ及び前記第4の配置ステップにより配置された層間接続部材から1つの層間接続部材を選択する第1の選択ステップと、
第3の配置手段が、前記第1の選択ステップにより選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置ステップと、を有することを特徴とするプリント基板設計支援方法。 - 複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定手段と、
前記グラウンド導電領域特定手段により特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出手段と、
前記抽出手段により抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置手段と、を有するプリント基板設計支援装置であって、
前記第1の配置手段は、
前記抽出手段により抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置手段と、
前記配置された層間接続部材から1つの層間接続部材を選択する第1の選択手段と、
前記第1の選択手段により選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置手段と、を有することを特徴とするプリント基板設計支援装置。 - 複数の導電層を有するプリント基板のグラウンドとして利用できる導電領域を特定するグラウンド導電領域特定手段と、
前記グラウンド導電領域特定手段により特定された導電領域が2次元的に重複している重複導電領域を抽出する抽出手段と、
前記抽出手段により抽出された重複導電領域内に前記複数の導電層のうちの少なくとも2層を電気的に接続する層間接続部材を所定の距離以内の間隔で配置する第1の配置手段と、を有するプリント基板設計支援装置であって、
前記第1の配置手段は、
前記プリント基板に配置された層間接続部材のうち高速信号線に関する層間接続部材を選択する第2の選択手段と、
前記抽出手段により抽出された重複導電領域内で、かつ前記第2の選択手段により選択された層間接続部材から所定の距離の範囲内に前記層間接続部材を配置する第4の配置手段と、
前記抽出手段により抽出された重複導電領域内における複数の所定位置それぞれに層間接続部材を配置する第2の配置手段と、
前記第2の配置手段及び前記第4の配置手段により配置された層間接続部材から1つの層間接続部材を選択する第1の選択手段と、
前記第1の選択手段により選択された層間接続部材を起点として他の層間接続部材を配置する第3の配置手段と、を有することを特徴とするプリント基板設計支援装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182043A JP5241358B2 (ja) | 2008-07-11 | 2008-07-11 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
US12/499,733 US8136074B2 (en) | 2008-07-11 | 2009-07-08 | Printed circuit board design support program, recording medium, and printed circuit board design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182043A JP5241358B2 (ja) | 2008-07-11 | 2008-07-11 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012273404A Division JP5535301B2 (ja) | 2012-12-14 | 2012-12-14 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010020644A JP2010020644A (ja) | 2010-01-28 |
JP2010020644A5 JP2010020644A5 (ja) | 2011-08-25 |
JP5241358B2 true JP5241358B2 (ja) | 2013-07-17 |
Family
ID=41506220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008182043A Active JP5241358B2 (ja) | 2008-07-11 | 2008-07-11 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8136074B2 (ja) |
JP (1) | JP5241358B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5212296B2 (ja) * | 2009-07-22 | 2013-06-19 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
JP2011065342A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | 配線設計方法およびプログラム |
JP2012043033A (ja) * | 2010-08-13 | 2012-03-01 | Fujitsu Ltd | 設計支援装置、設計支援方法および設計支援プログラム |
JP2012053726A (ja) * | 2010-09-02 | 2012-03-15 | Hitachi Ltd | プリント基板設計支援装置、プリント基板ビア配置方法、プログラムおよびプリント基板 |
WO2012169104A1 (ja) * | 2011-06-10 | 2012-12-13 | 日本電気株式会社 | 電子機器、構造体、及び、ヒートシンク |
JP6136420B2 (ja) | 2013-03-21 | 2017-05-31 | 富士通株式会社 | 設計支援装置、ビア追加方法、及びプログラム |
US9836429B2 (en) * | 2013-11-06 | 2017-12-05 | Hitachi, Ltd. | Signal transmission circuit and printed circuit board |
CN105682342B (zh) * | 2016-02-25 | 2018-12-11 | 广东欧珀移动通信有限公司 | 电路板及终端 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475606A (en) * | 1993-03-05 | 1995-12-12 | International Business Machines Corporation | Faraday cage for a printed circuit card |
JP2735060B2 (ja) * | 1995-12-27 | 1998-04-02 | 日本電気株式会社 | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 |
JPH10334132A (ja) * | 1997-06-02 | 1998-12-18 | Sharp Corp | 回路基板設計方法および回路基板設計方法を実現するコンピュータプログラムを記録した記録媒体並びに回路基板設計装置 |
JP4234833B2 (ja) * | 1998-02-02 | 2009-03-04 | パナソニック株式会社 | 配線基板の設計支援装置 |
US6010939A (en) * | 1998-03-31 | 2000-01-04 | Vlsi Technology, Inc. | Methods for making shallow trench capacitive structures |
US6453444B1 (en) * | 1999-02-02 | 2002-09-17 | The Trustees Of Columbia University In The City Of New York | Method for extraction of inductances in integrated circuits |
JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
US7114132B2 (en) * | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
US6937480B2 (en) | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
JP2003163467A (ja) * | 2001-05-14 | 2003-06-06 | Fuji Xerox Co Ltd | プリント配線基板及びプリント配線基板設計支援装置 |
JP4451575B2 (ja) * | 2001-05-22 | 2010-04-14 | パナソニック株式会社 | 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム |
JP2004252743A (ja) * | 2003-02-20 | 2004-09-09 | Sony Corp | 多層配線基板の設計装置、その設計方法及び記録媒体 |
US7412683B2 (en) * | 2004-02-05 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system |
JP2007041867A (ja) * | 2005-08-03 | 2007-02-15 | Elpida Memory Inc | インダクタンス解析システムと方法並びにプログラム |
JP4633666B2 (ja) | 2006-03-30 | 2011-02-16 | 富士通株式会社 | 基板設計支援装置及び基板設計支援プログラム |
JP4859513B2 (ja) * | 2006-04-19 | 2012-01-25 | 新光電気工業株式会社 | 配線設計方法及びその設計装置 |
CN100574560C (zh) * | 2006-06-30 | 2009-12-23 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP5282886B2 (ja) * | 2006-12-13 | 2013-09-04 | 日本電気株式会社 | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム |
US8723047B2 (en) * | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
US20100006987A1 (en) * | 2008-07-09 | 2010-01-14 | Rajen Murugan | Integrated circuit package with emi shield |
-
2008
- 2008-07-11 JP JP2008182043A patent/JP5241358B2/ja active Active
-
2009
- 2009-07-08 US US12/499,733 patent/US8136074B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100011326A1 (en) | 2010-01-14 |
US8136074B2 (en) | 2012-03-13 |
JP2010020644A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5241358B2 (ja) | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
KR101380881B1 (ko) | 셀 라이브러리의 셀 분석 방법 | |
KR101380478B1 (ko) | 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법 | |
US20140223402A1 (en) | Multi-Board Design Apparatus, Multi-Board Design Method, Program and Computer-Readable Recording Medium | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
JP5535301B2 (ja) | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 | |
US8132145B2 (en) | Printed circuit board design support method and apparatus | |
JP2010079422A (ja) | 配線情報生成装置、方法、及びプログラム | |
US20140084957A1 (en) | Wiring check device and wiring check system | |
US20140303939A1 (en) | Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium | |
CN113642281B (zh) | Pcb设计图的检测方法、装置、设备及介质 | |
US9792401B2 (en) | Insulation distance check device | |
WO2012073917A1 (ja) | 配線チェック装置及び配線チェックシステム | |
JP2005260019A (ja) | プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
EP4130762A1 (en) | Design assistance device, design assistance method, and program | |
JP5338627B2 (ja) | 回路基板の等価回路作成装置、等価回路作成方法、及びそのプログラム | |
US20220189073A1 (en) | Information processing apparatus and non-transitory computer readable medium | |
JP2011128817A (ja) | プリント基板設計支援プログラムおよび支援方法 | |
JP2000276505A (ja) | 電子回路基板設計用cadシステムとそれに使用するプログラムを記憶した記録媒体、及び電子回路基板の製造方法 | |
JP5974651B2 (ja) | 設計支援プログラムおよび設計支援方法 | |
JP2012053726A (ja) | プリント基板設計支援装置、プリント基板ビア配置方法、プログラムおよびプリント基板 | |
JP4316351B2 (ja) | プリント基板の設計方法、プリント基板の設計装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
KR20220049412A (ko) | 복수개 센서의 캘리브레이션 방법 및 이에 따른 캘리브레이션 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5241358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |