JP4859513B2 - 配線設計方法及びその設計装置 - Google Patents

配線設計方法及びその設計装置 Download PDF

Info

Publication number
JP4859513B2
JP4859513B2 JP2006115646A JP2006115646A JP4859513B2 JP 4859513 B2 JP4859513 B2 JP 4859513B2 JP 2006115646 A JP2006115646 A JP 2006115646A JP 2006115646 A JP2006115646 A JP 2006115646A JP 4859513 B2 JP4859513 B2 JP 4859513B2
Authority
JP
Japan
Prior art keywords
graphic
wiring
design
outline
created
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006115646A
Other languages
English (en)
Other versions
JP2007287023A (ja
Inventor
栄治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006115646A priority Critical patent/JP4859513B2/ja
Publication of JP2007287023A publication Critical patent/JP2007287023A/ja
Application granted granted Critical
Publication of JP4859513B2 publication Critical patent/JP4859513B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体パッケージの配線基板やプリント配線基板などに複数の配線及び/又は複数のビアを配置設計する配線設計方法及びその設計装置に関し、特に、配線及びビアに対する設計ルールを満足することが保証できる領域を設定し、基板面上に既に配置された配線及びビアに影響を与えることなく、該領域内の配線及びビアの変更又は再配置を高速処理できる配線設計方法及びその設計装置に関する。
半導体集積回路(LSI)の半導体パッケージの配線基板や、プリント回路基板(PCB)などにおいては、配線の各セグメントは直線状の線分で形成され、これら各セグメントが90度もしくは45度の方向に連なるようにして配線を設計するのが一般的である。LSIの配線基板や、PCBなどでは、配線周辺部のスペースに比較的余裕があり、配線にとって邪魔になる障害物の配置位置や形状がある程度の規則性を有しているという配線的特徴から、多層配線基板やPCBなどの配線設計については、コンピュータによる設計処理が可能となるような設計ルール化が容易であり、既に、コンピュータ設計処理の手法が、いくつか提案されている。
例えば、LSI配線やPCBのための自動配線手法の代表的なものとして、迷路探索法と呼ばれる手法がある。この迷路探索法では、基板上において、配線のルートを、障害物とのクリアランスを保つように、かつ、障害物に対しては90度の方向に、場合によっては45度の方向に迂回させることで当該障害物と交差しないように設定する。
これに対し、PBGAやEBGAなどの半導体集積回路実装パッケージ(以下、単に「半導体パッケージ」と称する。)では、その基板上には、プレーン(Plane)、ゲート(Gate)、マーク(Mark)、パッケージ内部品もしくは他の配線などといったような、配線にとって障害物となり得るものが多数存在し、その障害物の形状、配置位置、或いは、配置角度も多種多様である。
また、配線の始点又は終点となるべきビア(Via)、ボール(ball)、ボンディングパッド(B/P)、或いは、フリップチップパッド(F/C)などの位置も様々であり、配線の周辺部に十分なスペースを確保できないことも多い。それ故、半導体パッケージの配線設計においては、半導体パッケージの基板面上において任意の角度方向に配線することが多い。半導体パッケージの配線設計においては、設計者自身が、例えば、CADシステムを用いて、仮想平面上で半導体パッケージの配線のルートを、自らの技量や経験や勘を頼りに試行錯誤しながら、配線設計が行われるのが一般的である。
半導体パッケージの配線設計方法として、例えば、CADシステムを用いて、例えば、ビアの周辺部に設計ルールに基づいた円弧を発生させ、この円弧の接線に基づき配線を結合していくことで、設計ルールを満たした配線形状を自動演算処理により生成する自動配線方法が提案されている。
また、例えば、自動演算処理によらず、手動で経路概略を作成し、半導体素子以外の半導体素子を障害物とみなした場合に最適な経路を決定する半自動配線方法も提案されている。また、例えば、特定の角度方向の配線を実現する半導体パッケージの配線設計方法も提案されている。
以上の他に、コンピュータを使用した自動配線では配線経路が見つからない場合が発生して、未配線が発生し、或いは、配線長が必要以上に長くなってしまうという問題を解決する半導体集積回路の設計装置及び設計方法が提案されている(例えば、特許文献1を参照)。この設計方法を適用したCADシステムでは、配線に関する設計ルールを満足し、配線長及び未配線が少ない配線をより短時間で設計することができる。
このCADシステムは、半導体基板上に配置された素子間を接続するための配線を、ビア同士の最小間隔を定めた設計ルールを無視した状態で、各配線の方向に応じた配線層を用いて設計している。設計された配線中で、前記最小間隔より狭い間隔で配置されている各ビアを検出し、検出されたビアの1つずつを対象ビアとして順次選択し、選択されたビアにより接続されている配線同士を、他の配線と交差することなく、いずれか一方の側の配線層に形成することが可能であるか否かを判定する。その判定の結果、可能であれば該当する配線同士をその配線層に形成するとともに、対象ビアを削除するよう配線の設計を変更する。
特開平10−65007号公報
以上のように、特許文献1によって提案された半導体集積回路の設計装置及び設計方法では、半導体パッケージやPCBの設計を行う場合、ビアは設計ルールを満たすように、その配置が決定され、設計ルールを満たさない場合には、ビアの配置位置を移動し、或いは、配線層を移動させることで、配線の交差を解消するようにしている。
そして、全ての設計ルールにエラーがあるビアについて、配線上に障害物があるかどうかが調べられ、障害物が無い場合には、配線層を移動することでビアを削除する。全ての設計ルールにエラーが移動できない場合には、その配線処理を終了させる。ここで、設計ルールを満たそうとするには、手動によるビア配置の変更処理が必要となる。
ところで、この提案された半導体集積回路の設計装置及び設計方法における配線処理では、設計ルールにエラーがある一つのビアのみに注目しているため、実際には、ビアを配置できるスペースが有る場合でも、配線処理を終了してしまうことがあった。例えば、障害物により配線層を変更できず、一層のみで交差しない配線の経路を決定しなければならないような場合が有り得る。
この例では、ある配線上においてはビアが設計ルールを満たせないが、その両側の配線に挟まれているために、該ビアを移動できず、かつ、その両側もビアを移動できないことが有り得る。このビアの移動方向を限定されない場合でも、注目している配線の両側で移動できないときには、このビアを移動させることができない。そのため、上述の半導体集積回路の設計装置及び設計方法には、これらの問題があるため、手動によるビア又は配線の移動、変更が必要となり、設計の効率を向上できず、処理の高速化を図ることができない。
そこで、本発明は、複数の配線及び/又は複数のビアを回路基板に配置設計するとき、配線及びビアに関する設計ルールを満たすことを確保できる領域を作成することにより、該領域内だけで、設計ルールのエラーが発生したビアの再配置処理を行えばよく、該領域外の配置に影響を与えないようにして、配置処理の高速化を実現した配線設計方法及びその設計装置を提供することを目的とする。
以上の課題を解決するため、本発明による複数の配線及び複数のビアを配線基板に配置設計する、CADシステムによる配線設計装置が実行する配線設計方法では、配置された前記配線に係る配線図形及び前記ビアに係るビア図形について、前記配線及び前記ビアの配置設計条件を示す距離に基づいた拡大オフセットによって外郭図形を作成するステップと、作成された前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットを行うことによって配置可能境界図形を作成するステップと、前記配置設計条件を満たさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させ、前記当該ビア図形の中心を前記配置可能境界図形の範囲内の位置に移動配置させるステップと、を有する。
さらに、指定された当該ビア図形を中心とし、該ビア図形と隣接する他のビア図形との距離を半径とする検索範囲で前記配線図形を検索するステップを有し、検索できた前記検索範囲内に含まれ又は交差する前記配線図形の前記外郭図形に基づいて前記抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットを行うことによって前記配置可能境界図形を作成し、前記当該ビア図形の中心を前記配置可能境界図形の範囲内の位置に移動配置させることとし、前記配置可能境界図形に複数の頂点が存在する場合、当該ビア図形が最初に配置された位置に最も近い前記頂点に当該ビア図形の中心を移動させることとした。
また、本発明の他のCADシステムによる配線設計装置が実行する配線設計方法では、複数の配線及び複数のビアを配線基板に配置設計する配線設計方法であって、配置された前記配線に係る配線図形及び前記ビアに係るビア図形について、前記配線及び前記ビアの配置設計条件を示す距離に基づいた拡大オフセットによって外郭図形を作成するステップと、前記配置設計条件を満たさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させるステップと、を有することを特徴とする配線設計方法において、作成された複数の前記外郭図形のうちで、少なくとも一部が重なる該外郭図形のグループを形成するステップと、前記グループ形成された少なくとも2以上の前記外郭図形に対する包絡図形を作成するステップと、前記包絡図形の範囲内で、前記配置設計条件を満たさない前記当該ビア図形を移動させるステップと、を有することとし、さらに、前記移動ステップにおいて、前記当該ビア図形を移動したとき、前記包絡図形内の他の配線図形又は他のビア図形との間で前記配置設計条件を満たさない場合に、該他のビア図形を前記包絡図形の範囲内で移動させ、又は該他の配線図形を前記包絡図形の範囲内で変更させることとした。
また、本発明による複数の配線及び複数のビアを配線基板に配置設計する配線設計装置においては、前記配線及び前記ビアに係る前記回路基板上での配置設計条件を格納した記憶手段と、配線に係る配線図形及びビアに係るビア図形を、配置指示に従って画面上に表示する配置処理手段と、配置された前記配線図形及び前記ビア図形について、該当する前記配線及び前記ビアの配置設計条件を示す距離を前記記憶手段から読み出し、該距離に基づいた拡大オフセットによって外郭図形を作成する外郭図形作成手段と、作成された前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットによって配置可能境界図形を作成する境界図形作成手段と、前記配置設計条件をみたさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させて配置する図形移動手段と、を備えた。
さらに、指定された当該ビア図形と隣接する他のビア図形との距離を演算し、当該ビア図形を中心とし、前記距離を半径とする検索範囲を設定し、該検索範囲内で前記配線図形を検索する検索手段を備え、前記境界図形作成手段は、検索できた前記検索範囲内に含まれ又は交差する前記配線図形の前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットによって前記配置可能境界図形を作成することとした。
また、本発明による他の配線設計装置においては、複数の配線及び複数のビアを配線基板に配置設計する配線設計装置であって、前記配線及び前記ビアに係る前記配線基板上での配置設計条件を格納した記憶手段と、配線に係る配線図形及びビアに係るビア図形を、配置指示に従って画面上に表示する配置処理手段と、配置された前記配線図形及び前記ビア図形について、該当する前記配線及び前記ビアの配置設計条件を示す距離を前記記憶手段から読み出し、該距離に基づいた拡大オフセットによって外郭図形を作成する外郭図形作成手段と、前記配置設計条件をみたさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させて配置する図形移動手段と、作成された複数の前記外郭図形のうちで、少なくとも一部が重なる該外郭図形のグループを形成するグループ形成手段と、前記グループ形成された少なくとも2以上の前記外郭図形に対する包絡図形を作成する包絡図形作成手段と、を備え、前記移動手段は、前記包絡図形の範囲内で、前記前記ビア図形を移動させたとき、前記包絡図形内の他の配線図形又は他のビア図形が前記配置設計条件を満たさない場合に、該他の配線図形又は他のビア図形を前記包絡図形の範囲内で移動させることとした。
以上のように、本発明の配線設計方法及びその設計装置によれば、CADシステムによる配置済みの配線図形及びビア図形の夫々について、設計ルールを満たす外郭図形を作成し、この外郭図形に基づいて設計エラーの発生を検出し、設計エラーが発生している外郭図形同士でグループを形成し、このグループ形成された外郭図形による包絡図形を作成するようにしたので、この包絡図形の範囲内で、配置済みの配線にできるだけ影響を与えることなく、ビア及び配線を設計することができ、複数のビアに関する再配置が自動的に実行される。そして、配置済みの配線に対する再計算の必要が無く、高速な配置計算を行うことができる。
また、本発明の別の配線設計方法及びその設計装置によれば、CADシステムによる配置済みの配線図形及びビア図形の夫々について、設計エラーが発生しているビア図形を中心にして配線検索範囲を設定し、この検索範囲に含まれる配線図形に係る外郭図形に基づいて設計ルールを満たすビアに関する配置可能境界図形を作成するようにしたので、設計エラーが発生したビア図形について、設計ルールを満たす再配置の位置を、この配置可能境界図形の範囲内において簡単に決定することができ、ビア再配置処理の自動化を図ることが容易となる。
次に、本発明による配線設計方法及びその設計装置の実施形態について、添付した図を参照して説明するが、本発明の効果をより明確にするため、既に提案されている配線設計手法について、図1及び図2に示された具体例を参照しながら、以下に説明する。
図1は、配線設計を行うことができるCADシステムの表示装置に映し出された配線設計時の画面を表している。図1に示された画面例は、基板上に、障害物C1乃至C3が存在する場合であって、これらの障害物の間に、3本の配線と3個のビアを配置する設計状態が表示されている。3本の配線が配線図形W1乃至W3として、また、3個のビアがビア図形V1乃至V3としてそれぞれ表示され、配置されている。
これまでのCADシステムでは、グリッド間隔を、隣接するグリッドに配線同士又は配線とビアとのみが配置可能な大きさに設定した上で配線が行われる。この場合、隣接するグリッド上にビア同士を並べて配置すると、ビアとビアとが接近し過ぎて、ビアのセパレーションに関する設計ルールを満たさなくなる。このため、このCADシステムでは、特にこの様なビアのセパレーションに関する設計ルールを一旦無視して、隣接するグリッド上でも、ビアを並べて配置することを許可して配線が行われる。
この状態が、図1に示されている。配線図形W1乃至W3が障害物C1乃至C3を回避して配線され、それらの配線に関連してビア図形V1乃至V3が配置されている。しかし、ここでは、ビアのセパレーションに関する設計ルールが無視されて配置されているため、例えば、ビア図形V2に関する設計ルール、即ち、配置設計条件範囲A1が、隣接する他のビア図形V1とビア図形V3の一部に重なっている。なお、実線で示された配置設計条件範囲A1は、ビアとビア間の設計ルールの範囲を表し、破線で示された配置設計条件範囲A2は、ビアと配線間の設計ルールの範囲を表している。
図1に示した例の場合では、ビア図形V2に係る配置設計条件範囲A1がビア図形V1とビア図形V3の一部に重なって、設計ルールを満たしていない。そして、ビア図形V2に係る配置設計条件範囲A2について見ると、配線図形W3とは重なってなく、配線図形W1と重なった部分があり、設計ルールを満たしていない。
そこで、配線工程終了後、セパレーションに関する設計ルールに違反しているビアについて検出する。この設計ルールに違反しているビア図形の削除が行われた後、再度、セパレーションに関する設計ルールを満たしていないビア図形を検出する。図1に示された例では、その様なビア図形は存在しないが、この様なビア図形が存在する場合には、そのビアに相互に接続されている配線について、いずれか一方の配線を他方の配線と同一の配線層に変更できるかどうかが調べられる。
一方の配線を他方の配線と同一の配線層に変更できる場合には、その配線の配線層を変更するとともに、両配線を接続するビアを削除する。このビアが削除された後においても、未だ設計ルールを満たしていないビアがある場合には、そのビアについて、設計ルールを満たす位置まで移動可能かどうかが調べられる。ここで、移動可能な場合には、当該ビアを、その位置まで移動させることにより、設計ルールの違反を除去する。
図1に示された具体例を用いて、設計ルールを満たしていないビアが移動可能かどうかを調べる様子が、図2に示される。図2では、ビア図形V2が設計ルールを満たしていない場合の例が示されている。図示された矢印D1乃至D8のように、ビア図形V2が、グリッドを中心として、8方向に、設計ルールを満たしている位置まで移動可能か否かが調べられる。
設計ルールを満たしている位置まで移動可能か否かを調べるとき、8方向としたのは、設計配置されるビアの形状が、8角形であり、配線も直線的に配置されていることが多いためであり、その辺毎に行われることが都合よいためである。例えば、ビアが円形である場合には、8方向であっても、任意の方向であってもよい。
図2に示すように、ビア図形V2は、配線図形W1、W3について、そして、ビア図形V1、V3について、設計ルールを満たしていない状況にある。ビア図形V1、V3は、現時点では、障害物C1乃至C3のために移動させることができない。さらに、ここでは、他層へのビアの移動も行えないものとする。この様な状況下で、ビア図形V2が設計ルールを満たしていないことを解消するために、移動方向D1乃至D8に従って、設計ルールを満たすか否かが調べられる。
しかし、図2に示される配置関係の下で、8方向で、設計ルールを満たすか否かが調べられるが、障害物を越えてビアを配置することができない場合には、設計ルールを満たす位置を求めることができない。そこで、これまでのCADシステムでは、このビアについて、設計ルールを満たす配置を手動で、ビア配置を行わなければならない。この手動によってビア配置を行うことは、作業者自らの技量や経験や勘を頼りに試行錯誤しながら、配線設計が行われることになり、配線及びビアの配置設計の自動化に問題があった。
そこで、本発明では、設計ルールを満たしていないビアに係る再配置の手動作業を必要としない、ビア配線及びビアの配置設計の自動化を図るため、配線図形及びビア図形に基づいて、設計ルールを満たすことが確保される領域を作成するようにし、該領域外の配線済み配線に影響を与えず、ビアの再配置を容易に実行できるようにした。
以下に、本発明による複数の配線及び/又は複数のビアを配線基板に配置設計する配線設計方法及びその設計装置について、第1実施形態と第2実施形態とに分けて説明する。
〔第1実施形態〕
第1実施形態の配線設計手法では、設計ルールを満たすことが確保される領域として、先ず、配置済みの配線図形及びビア図形の夫々について、設計ルールを満たす外郭図形を作成し、この外郭図形に基づいて設計エラーの発生を検出し、設計エラーが発生している外郭図形同士でグループを形成し、このグループ形成された外郭図形による包絡図形を作成するようにした。この包絡図形の範囲内であれば、ビアの再配置のために移動を簡単に行うことができる。
第1実施形態の配線設計手法は、CADシステムを基礎とした配線設計装置で実現される。本実施形態の配線設計装置の概略ブロック構成が、図3に示される。この配線設計装置は、制御部2を有する配線設計制御装置1、入力手段3、表示装置4、設計ルールを格納した記憶手段5、CADデータを格納した記憶手段6を備えている。なお、設計ルールとCADデータは、共通の記憶手段に格納されてもよい。
配線設計制御装置1の内部に備えられた制御部2は、配線設計処理部20、ビア配置設計処理部21、ビア移動処理部22、配線変更処理部23、外郭図形作成部24、設計エラー検出部25、そして包絡図形作成部26で構成されている。配線設計処理部20、ビア配置設計処理部21、ビア移動処理部22及び配線変更処理部23は、CADシステムに元々備えられた機能を奏するものである。
次に、第1実施形態の配線設計手法について、図4及び図5のフローチャートと、図6乃至図8の表示装置4における画面例を参照しながら、以下に説明する。
図4のフローチャートに従うと、先ず、図1に示される画面例のように、配線設計処理部20が、配線図形W1乃至W3について、障害物C1乃至C3を回避させながら配置し、表示装置4の画面に表示する(ステップS1)。次いで、ビア配置設計処理部21が、配置した配線図形W1乃至W3に関連付けてビア図形V1乃至V3を配置する(ステップS2)。
次に、外郭図形作成部24は、配置された配線図形W1乃至W3と、ビア図形V1乃至V3の夫々について、記憶手段5から読み出した当該配線及び当該ビアに係る設計ルールを読み出し、該設計ルールを満たす距離r1、r2に基づいて、配線図形W1乃至W2とビア図形V1乃至V3の外形線について拡大オフセットを実行し、夫々の外郭図形F1乃至F3を作成する(ステップS3)。
図6に、配線図形W1と、これに接続されるビア図形V1とについて、外郭図形F1を作成した例を示めした。配線図形W1に関しては、該図形の外形線が最小限の設計ルールによる配置設計条件である距離r1で拡大オフセットされ、ビア図形V1に関しては、該図形の外形線が最小限の設計ルールによる配置設計条件である距離r2で拡大オフセットされ、外郭図形F1が作成される。ここで、ビア図形V1が円形でなく、多角形を有する場合には、ビア図形V1に係る外郭図形も多角形状となる。
図6の外郭図形F1は、代表的に作成の様子を示したものであり、他の配線図形及び他のビア図形についても、同様の手法により、外郭図形F2、F3が作成される。図1に示された画面例の場合について、外郭図形F1乃至F3が作成された様子が、画面の表示例として図7に示されている。
ここで、設計エラー検出部25は、作成された複数の外郭図形に基づいて、配置済みの配線及びビアが設計ルールを満たしてしるか否かを検査する(ステップS4)。図7に示されるように、隣り合う外郭図形F1とF2、F2とF3に互いに重なりが発生している場合に、設計ルールが満たされていないとされる。
先ず、例えば、外郭図形F1に注目し、他の外郭図形F2との間で、ビア部分が互いに重なっていることが検出されると(ステップS4のN)、包絡図形作成部26は、外郭図形が重なっているもの同士でグループ形成を行う(ステップS5)。次いで、全てのビアについて、設計ルールを満たしているか否かの処理がされたかが判断される(ステップS6)。
図7の例に従えば、次の外郭図形F2に注目すると、他の外郭図形F3との間で、ビア部分が互いに重なっていることが検出されるので、ステップS5において、外郭図形F3をグループに追加処理を行う。そこで、包絡図形作成部26は、このグループ形成された複数の外郭図形に基づいた包絡線による包絡図形Eを作成する(ステップS5)。
一方、図7の例では、設計ルールを満たした外郭図形が存在しないが、ステップS4において、設計ルールを満たしている、即ち、隣り合う外郭図形F1とF2、F2とF3におけるビア部分が互いに重なっていない場合には(ステップS4のY)、包絡線によるグループへの追加処理を行う必要が無いので、ステップS5の処理工程を経ずに、ステップS6に移行する。設計ルールを満たしている状態においては、図6に示されるように、外郭図形が単独に存在することになる。
ここで、図7に示されるように、外郭図形F1乃至F3による包絡図形Eが作成されると、次に、図5に示されるフローチャートに従って、包絡図形E内の設計エラーを検出して、ビア配置の再設計と、配線の再設計とが行われる。
先ず、設計エラー検出部25は、包絡図形Eに含まれる複数の外郭図形における重なりをチェックする(ステップS11)。そして、この重なり部分が多い外郭図形に係るビア図形について、設計ルールのエラーがあるか否かを判断する(ステップS12)。例えば、図8に示されるように、ビア図形V2には、配置設計条件範囲A1に関して、ビア図形V1とV3とに対して設計エラーが発生しており、そして、配置設計条件範囲A2に関して、配線図形W1に対して設計エラーが発生していることが検出される。
ここで、ビア図形V2について、設計エラーがあると判断された場合には(ステップS12のY)、ビア移動処理部22は、ビア図形V2を、ビア図形V2に係る配線図形W2上に沿って移動させる。ここで、ビア図形V2は、ビアに関する設計ルールである配置設計条件範囲A1及びA2を満たす位置に移動される。この移動処理の様子が、図9に示されている。
図9では、ビア図形V2の移動方向が、矢印D9で示されている。ここで、ビア図形の中心が配線図形上にあることを条件としているため、ビア図形は、配線図形に沿って移動されるものとしている。例えば、図9に示されるように、矢印D9の方向に、ビア図形V2が移動されると、ビア図形V1に対しては、配置設計条件範囲A1、A2が一応満たされる。しかし、ビア図形V3に対しては、設計エラーが発生する。
そのため、設計エラー検出部25がこのビア図形V3に対する設計エラーを検出すると、ビア移動処理部22は、図9に示されるように、ビア図形V2に係る配置設計条件範囲A1の外側に位置するように、ビア図形V3を配線図形W3に沿って矢印D10の方向に移動させる処理を実行する(ステップS13)。なお、ビア図形V2の移動するだけで、包絡図形内のビア図形のいずれもが設計ルールを満たす場合には、他のビア図形の移動は行われない。
ところで、図9に示されるように、ビア図形V2の再配置の影響を受けて、ビア図形V3を移動させた結果、今度は、ビア図形V3に設計ルールのエラーが発生する。そこで、ビア移動処理部22は、ビア図形V3を、包絡図形Eの範囲内で、配置設計条件範囲A1及びA2を満足する位置に移動させる。この場合、ビア図形の中心が配線図形上に位置させるという原則は崩れる。
この原則を維持するために、作業者によって、入力手段3から配線図形W3の変更処理が指示されると、配線図形W3をビア図形V3の中心を通るように変更され、配線の再設計が実行される(ステップS14)。ここで、設計エラー検出部25が、包絡図形内において設計エラーを検出した場合に、当該図形について、その表示色を他と異ならせ、又は、図形表示を点滅させるなど、強調表示すると、作業者に設計エラーが発生したことを報知することができる。或いは、音や、音声により報知してもよい。この報知により、作業者が配置処理の状況を把握することができ、配線図形を再設計する必要性を認識できる。
次いで、処理の対象となった包絡図形内の重なりについて全てチェックが終了していない場合には(ステップS15のN)、ステップS11に戻って、ビア配置の再設計処理と、配線の再設計処理が実行される。図7及び図8に示された例の場合には、形成グループが一つであったが、実際の配線設計の場合には、複数の形成グループが作成されるので、これら全てのグループについて、上述したステップS11からステップS15までの処理が繰り返して実行される(ステップS16)。
以上に説明した第1実施形態の処理手順によれば、CADシステムによる配置済みの配線図形及びビア図形の夫々について、設計ルールを満たす外郭図形を作成し、この外郭図形に基づいて設計エラーの発生を検出し、設計エラーが発生している外郭図形同士でグループを形成し、このグループ形成された外郭図形による包絡図形を作成するようにしたので、この包絡図形の範囲内で、配置済みの配線にできるだけ影響を与えることなく、ビア及び配線を設計することができ、複数のビアに関する再配置を自動的に実行される。そして、配置済みの配線に対する再計算の必要が無く、高速な配置計算を行うことができる。
〔第2実施形態〕
第1実施形態の配線設計手法では、ビア及び配線に係る設計ルールを確保できる領域として、ビア図形及び配線図形に係る外郭図形に基づいて包絡図形を作成するようにしたが、第2実施形態の配線設計手法では、ビア及び配線に係る設計ルールを確保できる領域として、ビア図形及び配線図形に係る外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して当該ビア図形の半径に基づいた縮小オフセットを行うことによって配置可能境界図形を作成することとした。
第2実施形態の配線設計手法がCADシステムを基礎とした配線設計装置で実現されることは、第1実施形態の場合と同様であり、本実施形態の配線設計装置の概略ブロック構成が、図10に示される。この配線設計装置は、制御部2を有する配線設計制御装置1、入力手段3、表示装置4、設計ルールを格納した記憶手段5、CADデータを格納した記憶手段6を備えている。なお、設計ルールとCADデータは、共通の記憶手段に格納されてもよい。
配線設計制御装置1の内部に備えられた制御部2が、配線設計処理部20、ビア配置設計処理部21、ビア移動処理部22、配線変更処理部23、外郭図形作成部24、設計エラー検出部25を有している点では、図3に示された第1実施形態の場合と同様であるが、包絡図形作成部26の代わりに、検索範囲設定部27、ビア再配置可能領域作成部28、そしてビア再配置決定部29を備えている。
次に、第2実施形態の配線設計手法について、図11のフローチャートと、図12乃至図15の表示装置4における画面例を参照しながら、以下に説明する。図12乃至図15に示された画面例では、複数の配線と複数のビアとが配置済であるが、複数のビアのうちの一つのビアに関して設計ルールのエラーが発生しており、当該ビアを設計ルールを満たすように移動して再配置する場合を例にしている。
第2実施形態の配線設計手法では、ビア図形及び配線図形の配置設計工程は、第1実施形態の場合と同様である。図11のフローチャートに従うと、先ず、図12に示される画面例のように、配線設計処理部20が、配線図形W11、W21、W31、・・・について、障害物(図12では、図示を省略)を回避させながら配置し、表示装置4の画面に表示する(ステップS1)。次いで、ビア配置設計処理部21が、ビア図形V11、V21、・・・を配置する(ステップS2)。
次に、外郭図形作成部24は、配置された配線図形W11、W21、W31、・・・と、ビア図形V11、V21、・・・の夫々について、記憶手段5から読み出した当該配線及び当該ビアに係る設計ルールを読み出し、該設計ルールを満たす距離r1、r2に基づいて、配線図形とビア図形の外形線について拡大オフセットを実行し、夫々の外郭図形F11、F21、F31、・・・を作成する(ステップS3)。
ここで、図12の例では、ビア図形V21に設計ルールのエラーが発生しているので、設計エラー検出部25は、該ビア図形V21に係る外郭図形を削除する。そして、検索範囲設定部27が、ビア図形V21を中心にして、当該ビア図形に隣接する他のビア図形との距離を半径とした検索範囲を指定する(ステップS21)。図12において、この検索範囲が、実線の円で示されている。なお、この検索範囲を表示装置4の画面にも表示することができる。
そこで、検索範囲設定部25は、指定した検索範囲内の領域に含まれるか、又は交差している配線図形を検索する(ステップS22)。図12の例に拠れば、この検索範囲内の領域に含まれ、又は交差する配線図形として、配線図形W11、W21、W31が検索される対象となる。そこで、この検索範囲内に配線データがあるか否かが判断される(ステップS23)。なお、検索範囲内に配線データが存在しない場合には(ステップS23のN)、ビア再配置処理を終了する。
ここで、検索範囲内に配線データがあると判断された場合には(ステップS23のY)、設計エラーが発生しているビア図形V21を挟む配線図形W21とW31に係る外郭図形F21とF31とに基づいて、設計ルール保持境界線を作成する(ステップS24)。
この設計ルール保持境界線の作成の様子が、図13に示されている。先ず、外郭図形F21と31とに関して、ビア図形V21が存在する側の外形線に含まれる各線分を一方向のベクトルで表す。円弧が含まれている場合には、円弧の始点と終点を直線で結び、線分と同様に扱う。外郭図形F21に関して、ベクトルv21、v22、v23、・・・と表せ、外郭図形F31に関して、ベクトルv31、v32、v33、・・・と表せるものとする。
ここで、各ベクトルから見て、ビア図形V21の中心P1が一定に見える箇所を、注目する線分として抽出する。図12の場合には、例えば、ベクトルv21から見て、中心P1は左側にあるので、この場合、中心P1がベクトルの左側にある線分、円弧だけを取り出す。同様にして、外郭図形F31についても、ベクトルv32から見て、中心P1の右側にある線分、円弧だけを取り出す。そこで、取り出された線分、円弧を注目領域における設計ルール保持境界線とする。この様にして作成された設計ルール保持境界線が、図14に示されている。図14に示された例では、この設計ルール保持境界線として、F21及びF31で示される。
この様にして取り出された両側の線分、円弧の全ての組に対して、指定した設計ルールを満たす線分・円弧の組を選択するが、全ての組み合わせで、設計ルール以上の間隔になる組が見つからなければ、この領域内には、設計ルールを満たすビアを配置することができないことを意味する。なお、線分・円弧の各終端が一点で接続している場合には、それらの端点を接続し、線分・円弧をそれぞれ結んだ両端点が離れているときには、該両端点間を直線で結び、これらの線分・円弧で作成された領域を、ビア図形配置の検索領域とし、設計ルール保持境界線となる。
次いで、ステップS24において、設計ルール保持境界線が作成されると、ビア再配置可能領域作成部28は、この設計ルール保持境界線に基づいて、ビア配置可能領域に係るビア配置検索範囲を示す図形とする(ステップS25)。そして、このビア配置検索範囲図形に基づいて、ビア図形の中心を再配置のための移動させる範囲を限定するビア配置可能境界線を作成する(ステップS26)。
ここで、設計ルール保持境界線は、近接する配線図形の外形線から設計ルールで指定された距離だけ内方にオフセットされた線である。そのため、この線上にビア図形の外形線が接するように配置した場合には、指定された設計ルールを満たしたビアの配置が可能になる。それ故、設計ルール保持境界線について、当該ビア図形の半径を距離とする内方へのオフセットを行い、ビア配置可能境界図形を作成すれば、この図形の外形線、即ち、境界線の内側のどこに、ビア図形の中心を配置しても、当該ビアは、設計ルールを満たすことになる。
図14に示されるように、ビア配置可能領域作成部28によって作成された配置可能境界図形FOが、設計ルール保持境界線F21とF31で囲まれる領域内に表示される。そこで、ビア再配置決定部29は、作成された配置可能境界図形FOに基づいて、ビア図形V21について、設計ルールを満たす位置に再配置が可能な境界線上の頂点を検索する(ステップS27)。なお、図14の例では、配置可能境界図形FOが作成できた場合が示されているが、配線図形W21とW31との配置間隔が元々狭い場合には、この配置可能境界図形は作成されないので、このときには、ビア再配置決定部29は、ビア再配置の処理を実行しない。
ビア再配置決定部29は、作成された配置可能境界図形FOに基づいて、ビア図形21の再配置を実行する。ところで、前述したように、ビア図形V21については、配置可能境界図形FOの範囲内のどこでも再配置可能であるが、自動的にビアの再配置を実行できるように、配置可能境界図形FOの外形線上に形成された複数の頂点を再配置候補とし、当該ビア図形の最初の中心位置に最も近い箇所にある頂点を選択して、ビア図形の再配置位置と決定することとした。
そこで、ステップS27において、図14の例であれば、配置可能境界図形FOにおけるビア配置可能な頂点p1乃至p5が再配置候補として検出され、頂点p1から順に頂点p5について、ビア図形V2の現在位置との距離が演算される。そして、ビア再配置決定部29は、現在のビア図形V21の中心位置に最も近い箇所にある再配置候補をビアの移動先として、頂点p2を選定し、ビア図形V21の移動先に決定する(ステップS28)。さらに、図15に示されるように、ビア移動処理部22は、決定された移動先である頂点p2に移動処理を実行する。この頂点p2が、再配置後のビア図形V21の中心P2となる。
なお、ステップ27において、各頂点と当該ビア図形との距離を演算し、ステップS28において、この演算された距離に基づいて最も近い位置にある頂点を選定するようにしたが、この手法の代わりに、境界線上の再配置可能な頂点毎に、当該ビア図形の中心を逐一移動させ、その都度、ビア配置可能かをチェックし、該頂点では配置できない場合には、次に近い位置にある頂点でチェックを繰り返すこともできる。これらの頂点の集合の中でビアを配置できない場合には、自動では、ビア再配置を決定できないものとして、ビア再配置処理を終了する。
以上に説明した第2実施形態の処理手順によれば、CADシステムによる配置済みの配線図形及びビア図形の夫々について、設計ルールを満たす外郭図形を作成し、この外郭図形に基づいて設計エラーの発生を検出し、設計エラーが発生しているビア図形を中心にして配線検索範囲を設定し、この検索範囲に含まれる配線図形に係る外郭図形に基づいて設計ルールを満たすビアに関する配置可能境界図形を作成するようにしたので、設計エラーが発生したビア図形について、設計ルールを満たす再配置の位置を、この配置可能境界図形の範囲内において簡単に決定することができ、ビア再配置処理の自動化を図ることが容易となる。
半導体パッケージにおける集積回路の設計例を説明する図である。 設計エラーが発生したビアの移動修正を説明する図である。 本発明の第1実施形態による配線設計方法を実現するための配線設計装置の概略構成を説明する図である。 包絡線を作成するための処理手順を説明するフローチャートである。 包絡線内に発生している設計エラーを解消する処理手順を説明するフローチャートである。 第1実施形態において、基本となる設計された配線及びビアに関する設計ルールを満足する領域を説明する図である。 第1実施形態を適用する場合、複数の配線及びビアが近接配置された場合における設計ルールを満足する領域と包絡線について説明する図である。 図7に示された包絡線内において、設計ルールが満足されない状態が発生していることを説明する図である。 第1実施形態における配線設計方法を適用し場合における設計エラーを解消する手法を説明する図である。 本発明の第2実施形態による配線設計方法を実現するための配線設計装置の概略構成を説明する図である。 図9のフローチャートにおけるビア配置の再設計工程に関する詳細な処理手順を説明するフローチャートである。 設計例に検索範囲を設定した状態を説明する図である。 設計ルール保持境界線を作成する処理について説明する図である。 ビア配置可能領域の境界線の作成について説明する図である。 ビア配置可能領域の境界線に従ってビアを移動は位置した状態を説明する図である。
符号の説明
1 配線設計制御装置
2 制御部
20 配線設計処理部
21 ビア配置設計処理部
22 ビア移動処理部
23 配線変更処理部
24 外郭図形作成部
25 設計エラー検出部
26 包絡図形作成部
27 検索範囲設定部
28 ビア再配置可能領域作成部
29 ビア再配置決定部
3 入力手段
4 表示装置
5、6 記憶手段
A1、A2 配置設計条件範囲
C1〜C3 障害物図形
D1〜D10 移動方向
E 包絡図形
F1〜F3、F11〜F31 外郭図形
FO 配置可能境界図形
p1〜p5 頂点
r1、r2 距離
V1〜V3、V11、V21、V22 ビア図形
W1〜W3、W11〜W31 配線図形

Claims (7)

  1. 複数の配線及び複数のビアを配線基板に配置設計する配線設計方法において、
    配置された前記配線に係る配線図形及び前記ビアに係るビア図形について、前記配線及び前記ビアの配置設計条件を示す距離に基づいた拡大オフセットによって外郭図形を作成するステップと、
    作成された前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットを行うことによって配置可能境界図形を作成するステップと、
    前記配置設計条件を満たさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させ、前記当該ビア図形の中心を前記配置可能境界図形の範囲内の位置に移動配置させるステップと、
    を有することを特徴とするCADシステムによる配線設計装置が実行する配線設計方法。
  2. 指定された当該ビア図形を中心とし、該ビア図形と隣接する他のビア図形との距離を半径とする検索範囲で前記配線図形を検索するステップを有し、
    検索できた前記検索範囲内に含まれ又は交差する前記配線図形の前記外郭図形に基づいて前記抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットを行うことによって前記配置可能境界図形を作成し、
    前記当該ビア図形の中心を前記配置可能境界図形の範囲内の位置に移動配置させることを特徴とする請求項1に記載の配線設計方法。
  3. 前記配置可能境界図形に複数の頂点が存在する場合、当該ビア図形が最初に配置された位置に最も近い前記頂点に当該ビア図形の中心を移動させることを特徴とする請求項2に記載の配線設計方法。
  4. 複数の配線及び複数のビアを配線基板に配置設計する配線設計方法であって、
    配置された前記配線に係る配線図形及び前記ビアに係るビア図形について、前記配線及び前記ビアの配置設計条件を示す距離に基づいた拡大オフセットによって外郭図形を作成するステップと、
    前記配置設計条件を満たさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させるステップと、
    を有することを特徴とする配線設計方法において、
    作成された複数の前記外郭図形のうちで、少なくとも一部が重なる該外郭図形のグループを形成するステップと、
    前記グループ形成された少なくとも2以上の前記外郭図形に対する包絡図形を作成するステップと、
    前記包絡図形の範囲内で、前記配置設計条件を満たさない前記当該ビア図形を移動させるステップと、
    を有することを特徴とするCADシステムによる配線設計装置が実行する配線設計方法。
  5. 前記移動ステップにおいて、前記当該ビア図形を移動したとき、前記包絡図形内の他の配線図形又は他のビア図形との間で前記配置設計条件を満たさない場合に、該他のビア図形を前記包絡図形の範囲内で移動させ、又は該他の配線図形を前記包絡図形の範囲内で変更させることを特徴とする請求項4に記載された配線設計方法。
  6. 複数の配線及び複数のビアを配線基板に配置設計する配線設計装置において、
    前記配線及び前記ビアに係る前記配線基板上での配置設計条件を格納した記憶手段と、
    配線に係る配線図形及びビアに係るビア図形を、配置指示に従って画面上に表示する配置処理手段と、
    配置された前記配線図形及び前記ビア図形について、該当する前記配線及び前記ビアの配置設計条件を示す距離を前記記憶手段から読み出し、該距離に基づいた拡大オフセットによって外郭図形を作成する外郭図形作成手段と、
    作成された前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットによって配置可能境界図形を作成する境界図形作成手段と、
    前記配置設計条件をみたさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させて配置する図形移動手段と、
    指定された当該ビア図形と隣接する他のビア図形との距離を演算し、当該ビア図形を中心とし、前記距離を半径とする検索範囲を設定し、該検索範囲内で前記配線図形を検索する検索手段と、を備え、
    前記境界図形作成手段は、検索できた前記検索範囲内に含まれ又は交差する前記配線図形の前記外郭図形から抽出された外郭線に基づいて抽出図形を作成し、該抽出図形に対して前記当該ビア図形の半径に基づいた縮小オフセットによって前記配置可能境界図形を作成することを特徴とする配線設計装置。
  7. 複数の配線及び複数のビアを配線基板に配置設計する配線設計装置であって、
    前記配線及び前記ビアに係る前記配線基板上での配置設計条件を格納した記憶手段と、
    配線に係る配線図形及びビアに係るビア図形を、配置指示に従って画面上に表示する配置処理手段と、
    配置された前記配線図形及び前記ビア図形について、該当する前記配線及び前記ビアの配置設計条件を示す距離を前記記憶手段から読み出し、該距離に基づいた拡大オフセットによって外郭図形を作成する外郭図形作成手段と、
    前記配置設計条件をみたさない当該ビア図形を、他の配線図形及び他のビア図形について作成された前記外郭図形に重ならない位置に移動させて配置する図形移動手段と、
    作成された複数の前記外郭図形のうちで、少なくとも一部が重なる該外郭図形のグループを形成するグループ形成手段と、
    前記グループ形成された少なくとも2以上の前記外郭図形に対する包絡図形を作成する包絡図形作成手段と、を備え、
    前記移動手段は、前記包絡図形の範囲内で、前記前記ビア図形を移動させたとき、前記包絡図形内の他の配線図形又は他のビア図形が前記配置設計条件を満たさない場合に、該他の配線図形又は他のビア図形を前記包絡図形の範囲内で移動させることを特徴とする配線設計装置。
JP2006115646A 2006-04-19 2006-04-19 配線設計方法及びその設計装置 Expired - Fee Related JP4859513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115646A JP4859513B2 (ja) 2006-04-19 2006-04-19 配線設計方法及びその設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115646A JP4859513B2 (ja) 2006-04-19 2006-04-19 配線設計方法及びその設計装置

Publications (2)

Publication Number Publication Date
JP2007287023A JP2007287023A (ja) 2007-11-01
JP4859513B2 true JP4859513B2 (ja) 2012-01-25

Family

ID=38758719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115646A Expired - Fee Related JP4859513B2 (ja) 2006-04-19 2006-04-19 配線設計方法及びその設計装置

Country Status (1)

Country Link
JP (1) JP4859513B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283771B2 (en) 2008-06-30 2012-10-09 Intel Corporation Multi-die integrated circuit device and method
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
JP5309835B2 (ja) * 2008-09-24 2013-10-09 富士通株式会社 配線情報生成装置、方法、及びプログラム
JP2010198466A (ja) 2009-02-26 2010-09-09 Toshiba Corp 配線基板の配線設計方法
JP5526016B2 (ja) * 2010-12-24 2014-06-18 新光電気工業株式会社 基板設計装置及び基板設計方法
JP5535301B2 (ja) * 2012-12-14 2014-07-02 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065007A (ja) * 1996-08-13 1998-03-06 Matsushita Electron Corp 半導体集積回路の設計装置および設計方法
JP2005228999A (ja) * 2004-02-13 2005-08-25 Sharp Corp 半導体集積回路のレイアウトパターン修正装置、半導体集積回路のレイアウトパターン修正方法、半導体集積装置の製造方法、半導体集積回路のレイアウトパターン修正プログラムおよび可読記録媒体

Also Published As

Publication number Publication date
JP2007287023A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4859513B2 (ja) 配線設計方法及びその設計装置
US7673269B2 (en) Automatic trace determination apparatus and method
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JP2010097468A (ja) 配線方法、自動配線装置、及びプログラム
JP4443450B2 (ja) 自動配線決定装置
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7543263B2 (en) Automatic trace shaping method
JP4311244B2 (ja) 配線経路決定方法及びシステム
US7546569B2 (en) Automatic trace determination method
JP5380969B2 (ja) レイアウト設計方法、及び装置
JP4637043B2 (ja) 自動配線整形方法および自動配線整形装置
JP4663473B2 (ja) 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体
JP2008305243A (ja) 自動配置位置決定方法
JP5900540B2 (ja) レイアウト設計方法及びレイアウト設計支援プログラム
JP5187217B2 (ja) 半導体レイアウトシステム、方法、及び、プログラム
JP4275722B2 (ja) 配線設計方法
JP5672341B2 (ja) レイアウト設計方法、装置及びプログラム
JP2009151619A (ja) 部品配置設計支援装置及び方法
JP4311736B2 (ja) 対話型フロアプランナ装置及びプログラム
JP2009288952A (ja) 自動配線設計方法およびコンピュータプログラム
JP2009025969A (ja) 自動配線整形方法およびそのコンピュータプログラム
JP2009015366A (ja) 自動配線設計方法
JPH11145292A (ja) 階層レイアウト設計手法
JP2006023809A (ja) 半導体集積回路のセル配置方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees